JP2008085212A - 低温焼成セラミック回路基板 - Google Patents
低温焼成セラミック回路基板 Download PDFInfo
- Publication number
- JP2008085212A JP2008085212A JP2006265672A JP2006265672A JP2008085212A JP 2008085212 A JP2008085212 A JP 2008085212A JP 2006265672 A JP2006265672 A JP 2006265672A JP 2006265672 A JP2006265672 A JP 2006265672A JP 2008085212 A JP2008085212 A JP 2008085212A
- Authority
- JP
- Japan
- Prior art keywords
- low
- fired ceramic
- temperature fired
- circuit board
- surface layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Details Of Resistors (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
【課題】表層抵抗体の熱負荷を減らして抵抗値の経時変化を抑えた低温焼成セラミック回路基板を提供すること。
【解決手段】低温焼成セラミック基板1の表層1aに一対の電極3,3間を橋絡する表層抵抗体4が設けられた低温焼成セラミック回路基板において、各電極3の直下に放熱ビア8を設け、熱伝導率が高いAg系導体からなる放熱材7を電極3に導通させると共に、放熱材7の底面を低温焼成セラミック基板1の外方に露出させる。この放熱ビア8は、低温焼成セラミック基板1の貫通孔6内に放熱材7を充填させた構成になっており、多層構造の低温焼成セラミック基板1の各グリーンシートに予め、貫通孔6を輪切りにした大きさの透孔を形成して該透孔内に放熱材7を充填しておくことにより、これらグリーンシートを積層して多層化すると自動的に放熱ビア8が得られる。
【選択図】 図1
【解決手段】低温焼成セラミック基板1の表層1aに一対の電極3,3間を橋絡する表層抵抗体4が設けられた低温焼成セラミック回路基板において、各電極3の直下に放熱ビア8を設け、熱伝導率が高いAg系導体からなる放熱材7を電極3に導通させると共に、放熱材7の底面を低温焼成セラミック基板1の外方に露出させる。この放熱ビア8は、低温焼成セラミック基板1の貫通孔6内に放熱材7を充填させた構成になっており、多層構造の低温焼成セラミック基板1の各グリーンシートに予め、貫通孔6を輪切りにした大きさの透孔を形成して該透孔内に放熱材7を充填しておくことにより、これらグリーンシートを積層して多層化すると自動的に放熱ビア8が得られる。
【選択図】 図1
Description
本発明は、基板表層に表層抵抗体が設けられた低温焼成セラミック回路基板に係り、特に表層抵抗体の放熱対策に関する。
近年、多層基板として好適な低温焼成セラミック(LTCC)基板に配線パターン等を設けてなる低温焼成セラミック回路基板の需要が高まっている。また、かかる低温焼成セラミック回路基板の表層にチップ抵抗器ではなく表層抵抗体を設けて、低コスト化や薄型化を図るという技術も広く知られている(例えば、特許文献1参照)。このような表層抵抗体は、基板表層の配線パターンに接続された一対の電極を橋絡する抵抗体であって、例えばRuO2系の厚膜抵抗ペーストから形成される。また、一般的に表層抵抗体はガラス等からなるオーバーコートによって被覆・保護されている。
特開2000−151103号公報(第3−6頁、図1)
ところで、チップ抵抗器の場合は、アルミナ基台上に抵抗体が形成されていると共に、アルミナ基台の側面に形成された端面電極が実装基板上の配線パターンに半田付けされるため、電力印加時に抵抗体で発生する熱はアルミナ基台や半田フィレットから放出されて該抵抗体に対する過大な熱負荷とはなりにくい。しかしながら、ガラス成分が多くて熱電導率がアルミナ基台よりも低い低温焼成セラミック基板の表層に形成された表層抵抗体の場合は、半田フィレットも存しないため、電力印加時に表層抵抗体で発生する熱が効率良く外部へ放出されずに蓄熱されやすく、それゆえ表層抵抗体の熱負荷が増大して抵抗値の経時変化が大きくなってしまうという問題があった。
本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、表層抵抗体の熱負荷を減らして抵抗値の経時変化を抑えた低温焼成セラミック回路基板を提供することにある。
上記の目的を達成するため、本発明では、低温焼成セラミック基板の表層に一対の電極間を橋絡する表層抵抗体が設けられた低温焼成セラミック回路基板において、前記電極の直下に放熱材を前記低温焼成セラミック基板の貫通孔に充填させた放熱ビアを設け、該電極に導通せしめた前記放熱材を前記表層とは反対側の面に露出させるという構成にした。
このように表層抵抗体に橋絡される両電極の直下に放熱ビアを設け、その放熱材を該電極に導通させると共に低温焼成セラミック基板の外方に露出させておけば、電力印加時に表層抵抗体で発生する熱を電極と放熱材を介して外部へ効率良く放出することができる。そのため、表層抵抗体の熱負荷が減少して抵抗値の経時変化が小さくなり、長期に亘って安定した性能が期待できる。
上記の構成において、放熱材がAg系導体であると、低温焼成セラミック基板用のグリーンシートに配線パターンを形成する際に同じ材料で放熱材を同時に形成できるため、製造工程の煩雑化が回避できて好ましい。
また、上記の構成において、表層抵抗体の直下に前記放熱材と同じ材料からなる放熱材を低温焼成セラミック基板の凹所内に充填させた第2の放熱ビアを設け、前記凹所の閉端を前記表層抵抗体に近接させると共に該凹所内の放熱材と該表層抵抗体とを非導通状態に保ち、かつ、該凹所内の放熱材を前記表層とは反対側の面に露出させておけば、電力印加時に表層抵抗体で発生する熱を該凹所内の放熱材を介して外部へ放出することもできるため、放熱効果が一層高まる。
本発明の低温焼成セラミック回路基板は、表層抵抗体に橋絡される一対の電極の直下に放熱ビアを設け、その放熱材を電極に導通させると共に低温焼成セラミック基板の外方に露出させるというものなので、電力印加時に表層抵抗体で発生する熱を放熱材を介して外部へ効率良く放出することができる。そのため、表層抵抗体の熱負荷が減少して抵抗値の経時変化が小さくなり、長期に亘って安定した性能が期待できる。
発明の実施の形態を図面を参照して説明すると、図1は本発明の第1実施形態例に係る低温焼成セラミック(LTCC)回路基板の要部断面図、図2は図1に対応する平面図である。
これらの図に示す低温焼成セラミック回路基板は、多層基板である低温焼成セラミック基板1に配線パターン(例えば表層配線パターン2)等を設けたものであり、その上面側の表層1aには一対の電極3,3間を橋絡する表層抵抗体4が設けられている。この表層抵抗体4はRuO2系の厚膜抵抗ペーストから形成されたものであり、ガラス等からなるオーバーコート5によって被覆・保護されている(但し図2ではオーバーコート5は図示省略してある)。両電極3は表層配線パターン2に接続されており、低温焼成セラミック基板1には各電極3の直下に円柱状の貫通孔6が複数形成されている。これら貫通孔6内にはAg系導体からなる放熱材7が充填されて放熱ビア8を構成しており、各放熱ビア8の上端側で放熱材7が電極3に導通されている。また、この放熱材7の底面は低温焼成セラミック基板1の下面側の表層1bに露出している。
図1に示すように、低温焼成セラミック基板1は、複数層(例えば5層)のグリーンシートを積層して多層化した後、これを焼成して製造されたものであり、各グリーンシートには予め配線パターン等が形成されている。放熱ビア8の貫通孔6はこの多層構造の低温焼成セラミック基板1の各層を貫通しているが、製造時には各層ごとに予め貫通孔6の一部となる透孔が形成されて、該透孔内に放熱材7が充填されている。つまり、低温焼成セラミック基板1の製造過程で、多層化する前の各グリーンシートの所定位置(電極3の直下に相当する位置)に、貫通孔6を輪切りにした大きさの透孔を形成しておき、さらに該透孔内に放熱材7を充填しておくことにより、これらグリーンシートを積層して多層化すると自動的に放熱ビア8が得られるようになっている。
なお、本実施形態例では、低温焼成セラミック基板1の厚みを0.68mm、両電極3,3の間隔を0.4mm、電極3の幅寸法w1を0.6mm、表層抵抗体4の幅寸法w2を0.4mm、放熱ビア8の直径を0.17mmに設定し、各電極3の直下にそれぞれ6個の放熱ビア8を分散させて配設している。
このように本実施形態例に係る低温焼成セラミック回路基板では、表層抵抗体4に橋絡される一対の電極3の直下に放熱ビア8を設け、熱伝導率が高いAg系導体からなる放熱材7を各電極3に導通させていると共に、この放熱材7の底面を低温焼成セラミック基板1の外方に露出させているので、電力印加時に表層抵抗体4で発生する熱を電極3および放熱材7を介して外部へ効率良く放出することができる。そのため、表層抵抗体4の熱負荷が減少して抵抗値の経時変化が小さくなり、長期に亘って安定した性能が期待できる。具体的には、比較例として、本実施形態例と各部の寸法や材料が同等で放熱ビア8を設けていない低温焼成セラミック回路基板を作製し、この比較例と本実施形態例とに同じ電力を印加したときの表層抵抗体4の温度上昇を測定したところ、印加電力が0.05Wのとき比較例のほうが本実施形態例よりも温度が約3℃高くなった。また、印加電力が0.1Wのときは比較例のほうが本実施形態例よりも温度が約6℃高くなった。したがって、この測定結果からも、放熱ビア8を付設することによって表層抵抗体4の熱負荷が減少することが確認できた。
また、本実施形態例に係る低温焼成セラミック回路基板では、放熱材7がAg系導体であることから、グリーンシートに配線パターンを形成する際に同じ材料で放熱材7を同時に形成することができる。しかも、多層化工程の前に各グリーンシートの所定位置に、貫通孔6を輪切りにした大きさの透孔を形成して該透孔内に放熱材7を充填しておくことにより、これらグリーンシートを積層して多層化すると自動的に放熱ビア8が得られるようになっている。したがって、放熱ビア8を付設しても低温焼成セラミック回路基板の製造工程が煩雑化する虞はなく、よってコスト面で特に不利になることはない。
図3は本発明の第2実施形態例に係る低温焼成セラミック回路基板の要部平面図であって、図2と同等と見なせる部分には同一符号が付してあるため重複する説明は省略する。また、図3においても図2と同様にオーバーコートは図示省略してある。
この第2実施形態例では、放熱ビア8の大きさと個数が前述した第1実施形態例と異なっている。すなわち、図3に示す放熱ビア8は、直径が0.34mmと前記第1実施形態例のものよりも大径であり、この大径な放熱ビア8が各電極3の直下に1個ずつ配設してある。
図4は本発明の第3実施形態例に係る低温焼成セラミック回路基板の要部断面図であって、図1と同等と見なせる部分には同一符号が付してあるため重複する説明は省略する。
この第3実施形態例では、電極3の直下に該電極3と導通させた放熱ビア8が設けてあるだけでなく、表層抵抗体4の直下に該表層抵抗体4に対して非導通かつ近接させて第2の放熱ビア9が設けてあり、この第2の放熱ビア9からも放熱が行えるようにした点が前記第1実施形態例と異なっている。第2の放熱ビア9は低温焼成セラミック基板1に形成された円柱状の凹所10内に放熱材11が充填された構成になっており、凹所10は閉端を表層抵抗体4の底面に近接させて開口端を下に向けているため、放熱材11の底面は低温焼成セラミック基板1の下面側の表層1bに露出している。ただし、凹所10内の放熱材11は貫通孔6内の放熱材7と同じ材料(Ag系導体)からなり、各放熱ビア8と第2の放熱ビア9は同様の手法で一括形成される。すなわち、低温焼成セラミック基板1の製造過程で、多層化する前の最上層を除く各グリーンシートの所定位置(表層抵抗体4の直下に相当する位置)に、凹所10を輪切りにした大きさの透孔を形成して該透孔内に放熱材11を充填しておくことにより、これらグリーンシートを積層して多層化すると自動的に第2の放熱ビア9が得られるようになっている。また、この第2の放熱ビア9と表層抵抗体4との間隔が最上層のグリーンシート1層分の厚み程度に設定されるため、電力印加時に表層抵抗体4で発生する熱が直下に近接する放熱材11に伝達されやすくなっている。
このように第3実施形態例に係る低温焼成セラミック回路基板では、放熱ビア8の放熱効果に第2の放熱ビア9の放熱効果が加味されるため、電力印加時に表層抵抗体4で発生する熱を極めて効率良く外部へ放出することができ、表層抵抗体4の熱負荷を著しく減少させることができる。また、第2の放熱ビア9は放熱ビア8と同様の手法で一括形成できるため、第2の放熱ビア9を付設しても低温焼成セラミック回路基板の製造工程が煩雑化する虞はなく、それゆえコスト面で特に不利になることもない。
1 低温焼成セラミック基板
1a,1b 表層
2 表層配線パターン
3 電極
4 表層抵抗体
6 貫通孔
7 放熱材
8 放熱ビア
9 第2の放熱ビア
10 凹所
11 放熱材
1a,1b 表層
2 表層配線パターン
3 電極
4 表層抵抗体
6 貫通孔
7 放熱材
8 放熱ビア
9 第2の放熱ビア
10 凹所
11 放熱材
Claims (3)
- 低温焼成セラミック基板の表層に一対の電極間を橋絡する表層抵抗体が設けられた低温焼成セラミック回路基板において、
前記電極の直下に放熱材を前記低温焼成セラミック基板の貫通孔に充填させた放熱ビアを設け、該電極に導通せしめた前記放熱材を前記表層とは反対側の面に露出させたことを特徴とする低温焼成セラミック回路基板。 - 請求項1の記載において、前記放熱材がAg系導体であることを特徴とする低温焼成セラミック回路基板。
- 請求項1または2の記載において、前記表層抵抗体の直下に前記放熱材と同じ材料からなる放熱材を前記低温焼成セラミック基板の凹所内に充填させた第2の放熱ビアを設け、前記凹所の閉端を前記表層抵抗体に近接させると共に該凹所内の放熱材と該表層抵抗体とを非導通状態に保ち、かつ、該凹所内の放熱材を前記表層とは反対側の面に露出させたことを特徴とする低温焼成セラミック回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006265672A JP2008085212A (ja) | 2006-09-28 | 2006-09-28 | 低温焼成セラミック回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006265672A JP2008085212A (ja) | 2006-09-28 | 2006-09-28 | 低温焼成セラミック回路基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008085212A true JP2008085212A (ja) | 2008-04-10 |
Family
ID=39355715
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006265672A Pending JP2008085212A (ja) | 2006-09-28 | 2006-09-28 | 低温焼成セラミック回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008085212A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015192135A (ja) * | 2014-03-31 | 2015-11-02 | 日本特殊陶業株式会社 | 多層セラミック配線基板 |
JP2015195233A (ja) * | 2014-03-31 | 2015-11-05 | 日本特殊陶業株式会社 | 多層セラミック配線基板 |
CN105430924A (zh) * | 2015-12-23 | 2016-03-23 | 皆利士多层线路版(中山)有限公司 | 镶嵌散热片的高频高速线路板的制作方法 |
CN107266083A (zh) * | 2017-06-07 | 2017-10-20 | 中国电子科技集团公司第四十八研究所 | 零收缩ltcc多层陶瓷基板的制备方法 |
CN115884526A (zh) * | 2022-09-06 | 2023-03-31 | 珠海越亚半导体股份有限公司 | 一种高散热混合基板制作方法及半导体结构 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63226901A (ja) * | 1987-03-16 | 1988-09-21 | タムラ化研株式会社 | 印刷抵抗体及びその製造方法 |
JPH0366101A (ja) * | 1989-08-04 | 1991-03-20 | Matsushita Electric Ind Co Ltd | 電気回路部品 |
JPH07131161A (ja) * | 1993-10-29 | 1995-05-19 | Kyocera Corp | セラミック回路基板 |
JPH07154073A (ja) * | 1993-11-30 | 1995-06-16 | Kyocera Corp | 積層セラミック基板の製造方法及び積層回路基板 |
JPH09153679A (ja) * | 1995-11-30 | 1997-06-10 | Kyocera Corp | 積層ガラスセラミック回路基板 |
JPH11191665A (ja) * | 1998-10-16 | 1999-07-13 | Hokuriku Electric Ind Co Ltd | 回路基板 |
JP2005033068A (ja) * | 2003-07-08 | 2005-02-03 | Shimada Phys & Chem Ind Co Ltd | 高周波回路用基板の製造方法及び高周波電子装置 |
-
2006
- 2006-09-28 JP JP2006265672A patent/JP2008085212A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63226901A (ja) * | 1987-03-16 | 1988-09-21 | タムラ化研株式会社 | 印刷抵抗体及びその製造方法 |
JPH0366101A (ja) * | 1989-08-04 | 1991-03-20 | Matsushita Electric Ind Co Ltd | 電気回路部品 |
JPH07131161A (ja) * | 1993-10-29 | 1995-05-19 | Kyocera Corp | セラミック回路基板 |
JPH07154073A (ja) * | 1993-11-30 | 1995-06-16 | Kyocera Corp | 積層セラミック基板の製造方法及び積層回路基板 |
JPH09153679A (ja) * | 1995-11-30 | 1997-06-10 | Kyocera Corp | 積層ガラスセラミック回路基板 |
JPH11191665A (ja) * | 1998-10-16 | 1999-07-13 | Hokuriku Electric Ind Co Ltd | 回路基板 |
JP2005033068A (ja) * | 2003-07-08 | 2005-02-03 | Shimada Phys & Chem Ind Co Ltd | 高周波回路用基板の製造方法及び高周波電子装置 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015192135A (ja) * | 2014-03-31 | 2015-11-02 | 日本特殊陶業株式会社 | 多層セラミック配線基板 |
JP2015195233A (ja) * | 2014-03-31 | 2015-11-05 | 日本特殊陶業株式会社 | 多層セラミック配線基板 |
CN105430924A (zh) * | 2015-12-23 | 2016-03-23 | 皆利士多层线路版(中山)有限公司 | 镶嵌散热片的高频高速线路板的制作方法 |
CN107266083A (zh) * | 2017-06-07 | 2017-10-20 | 中国电子科技集团公司第四十八研究所 | 零收缩ltcc多层陶瓷基板的制备方法 |
CN115884526A (zh) * | 2022-09-06 | 2023-03-31 | 珠海越亚半导体股份有限公司 | 一种高散热混合基板制作方法及半导体结构 |
CN115884526B (zh) * | 2022-09-06 | 2023-09-15 | 珠海越亚半导体股份有限公司 | 一种高散热混合基板制作方法及半导体结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8139368B2 (en) | Component-containing module | |
TWI538591B (zh) | Method for manufacturing multilayer ceramic heat dissipation circuit substrate and its product | |
US20130228273A1 (en) | Ceramic circuit board and method of making the same | |
JP6168567B2 (ja) | 印刷回路基板及びその製造方法 | |
JP2012009828A (ja) | 多層回路基板 | |
JP2008172113A (ja) | 配線基板 | |
JP2009200212A (ja) | プリント基板の放熱構造 | |
JP2008085212A (ja) | 低温焼成セラミック回路基板 | |
JP5212359B2 (ja) | 多層配線基板及びその製造方法 | |
JP2011233775A (ja) | 半導体パッケージおよび半導体発光装置 | |
JP5163228B2 (ja) | バリスタ | |
JP4752612B2 (ja) | 突起電極付き回路基板の製造方法 | |
JP3818310B2 (ja) | 多層基板 | |
JP2019054117A (ja) | 配線基板、及びプレーナトランス | |
JP2008085213A (ja) | 低温焼成セラミック回路基板 | |
JP6715024B2 (ja) | 基板内層用チップ抵抗器 | |
JP4721929B2 (ja) | 多層回路基板および電子部品モジュール | |
JP2005277163A (ja) | 配線基板 | |
TWI638592B (zh) | 電路板結構及其製造方法 | |
JP2015141952A (ja) | 半導体パワーモジュール | |
JP2019114737A (ja) | 熱伝導セラミック基板 | |
JP2004006993A (ja) | 多層基板 | |
JP2007234662A (ja) | 複数個取り配線基板 | |
KR102354519B1 (ko) | 인쇄회로기판 | |
JP2023060634A (ja) | 放熱基板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090901 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110726 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110802 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111129 |