CN115884526B - 一种高散热混合基板制作方法及半导体结构 - Google Patents

一种高散热混合基板制作方法及半导体结构 Download PDF

Info

Publication number
CN115884526B
CN115884526B CN202211081914.6A CN202211081914A CN115884526B CN 115884526 B CN115884526 B CN 115884526B CN 202211081914 A CN202211081914 A CN 202211081914A CN 115884526 B CN115884526 B CN 115884526B
Authority
CN
China
Prior art keywords
substrate
manufacturing
heat
circuit layer
heat conducting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211081914.6A
Other languages
English (en)
Other versions
CN115884526A (zh
Inventor
陈先明
徐小伟
黄聚尘
黄高
黄本霞
秦超标
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Yueya Semiconductor Co ltd
Original Assignee
Zhuhai Yueya Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Yueya Semiconductor Co ltd filed Critical Zhuhai Yueya Semiconductor Co ltd
Priority to CN202211081914.6A priority Critical patent/CN115884526B/zh
Publication of CN115884526A publication Critical patent/CN115884526A/zh
Priority to TW112128758A priority patent/TW202412118A/zh
Priority to JP2023132699A priority patent/JP2024037144A/ja
Priority to US18/453,185 priority patent/US20240079287A1/en
Priority to KR1020230112625A priority patent/KR20240034119A/ko
Application granted granted Critical
Publication of CN115884526B publication Critical patent/CN115884526B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本申请公开了一种高散热混合基板制作方法及半导体结构，其中方法包括以下步骤：准备一母基板；所述母基板包括绝缘层以及临时载板；所述绝缘层与所述临时载板压合；在所述母基板上设置若干个第一沟槽以及若干个第一腔体；在所述第一沟槽填充导热材料，形成第一导热块，以及，在所述第一腔体内贴装嵌埋器件并填充导热材料，形成第二导热块；去除所述临时载板，得到半成品基板；在所述半成品基板相对的两侧表面上制作线路层，得到目标母基板；沿着所述区域分割线切割所述目标母基板，得到侧面为导热面的混合基板；本方法可以得到散热性能更好的混合基板；本申请可广泛应用于集成电路制造技术领域内。

Description

一种高散热混合基板制作方法及半导体结构
技术领域
本申请涉及集成电路制造技术领域，尤其是一种高散热混合基板制作方法及半导体结构。
背景技术
混合基板，是指包括线路以及嵌埋封装器件的基板。嵌埋封装技术是把电阻、电容、电感等被动元件甚至是IC芯片等主动器件埋入到封装基板内部；为了满足嵌埋封装技术的散热要求，现有技术中，很多基板在嵌埋封装器件的背面设计导热铜柱和散热铜块，以提高基板的散热能力；但是随着电子技术的不断发展，产品尺寸逐步小型化，基板的集成度越来越高，嵌埋封装器件在基板上会产生更多的热量，基板对于器件散热需求更高，常用嵌埋封装的基板不能满足新的散热需求；因此，亟需一种新的混合基板制作方法。
发明内容
本申请的目的在于至少一定程度上解决现有技术中存在的技术问题之一。
为此，本申请实施例的一个目的在于提供一种高散热混合基板制作方法及半导体结构，该方法可以得到相比传统基板散热性能更好的混合基板。
为了达到上述技术目的，本申请实施例所采取的技术方案包括：准备一母基板；所述母基板包括绝缘层以及临时载板；所述绝缘层与所述临时载板压合；在所述母基板上设置若干个第一沟槽以及若干个第一腔体；所述母基板包括若干个子基板以及区域分割线；所述子基板至少包括一个所述第一腔体；所述第一沟槽横跨两个相邻的所述子基板设置；所述区域分割线用于将所述第一沟槽在垂直于所述母基板方向上的投影图形分割为两部分；所述第一沟槽以及所述第一腔体在垂直于所述母基板的方向上均贯穿所述绝缘层；在所述第一沟槽填充导热材料，形成第一导热块，以及，在所述第一腔体内贴装嵌埋器件并填充导热材料，形成第二导热块；去除所述临时载板，得到半成品基板；在所述半成品基板相对的两侧表面上制作线路层，得到目标母基板；沿着所述区域分割线切割所述目标母基板，得到侧面为导热面的混合基板。
另外，根据本发明中上述实施例的一种高散热混合基板制作的方法，还可以有以下附加的技术特征：
进一步地，本申请实施例中，所述在所述第一沟槽填充导热材料，形成第一导热块这一步骤，具体包括：采用丝印的方式在所述第一沟槽填充导热材料，以形成第一导热块或者将干膜型的高导热材料进行压合后填充至所述第一沟槽，以形成第一导热块。
进一步地，本申请实施例中，所述在所述半成品基板相对的两侧表面上制作线路层，得到目标母基板这一步骤，具体包括：制作第一导通孔；所述第一导通孔用于导通所述半成品基板的两侧表面上的第一线路层以及第二线路层；在所述半成品基板的一侧表面上制作所述第一线路层，以及制作与所述第一线路层导通的第三线路层；在所述半成品基板与一侧表面相对的另一侧表面上制作所述第二线路层，以及制作与所述第二线路层导通的第四线路层。
进一步地，本申请实施例中，所述在所述半成品基板的一侧表面上制作所述第一线路层这一步骤，具体包括：制作第一金属种子层；在所述第一金属种子层上压合光阻材料；对所述光阻材料进行曝光显影以及蚀刻工艺，得到第一线路层。
进一步地，本申请实施例中，所述导热材料包括氧化铝、氧化铍、氮化铝以及氮化硅中的一种或者多种导热材料的组合。
进一步地，本申请实施例中，所述嵌埋器件包括芯片、有源器件或者无源器件中的一种。
另一方面，本申请实施例还提供一种高散热混合基板，根据上述任一项实施例所述的混合基板制作方法得到，包括第一导热块、第二导热块、嵌埋器件以及线路层；所述第一导热块设置于所述混合基板侧面；第二导热块设置于所述嵌埋器件以及所述线路层之间。
进一步地，本申请实施例中，所述嵌埋器件包括一个或者多个。
进一步地，本申请实施例中，所述第一导热块包括一个或者多个。
另一方面，本申请实施例还提供一种半导体结构，其特征在于，包括至少一个上述任一项实施例所述的一种高散热混合基板。
本申请的优点和有益效果将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到：
本申请可以在包括若干个子基板以及区域分割线的母基板上设置第一沟槽以及可以嵌埋器件的第一腔体，并对第一沟槽以及第一腔体填充导热材料，并在填充了导热材料的母基板上制作线路，最终对母基板沿着区域分割线进行切割得到侧面为导热面的混合基板，混合基板侧面的导热面可以为基板上的线路层散热，而第二腔体填充的第二导热块可以将嵌埋器件产生的热量传导至基板上的线路层，再通过混合基板侧面的导热面将线路层的热量快速传导到外界环境，从而可以提高混合基板整体的散热效率。
附图说明
图1为本发明中一种具体实施例中一种高散热混合基板制作方法的步骤示意图；
图2为本发明中一种具体实施例中在所述半成品基板相对的两侧表面上制作线路层，得到目标母基板的步骤示意图；
图3为本发明中一种具体实施例中在所述半成品基板的一侧表面上制作所述第一线路层的步骤示意图；
图4为本发明中一种具体实施例中母基板的结构示意图；
图5为本发明中一种具体实施例中带第一沟槽和第一腔体的母基板的结构示意图；
图6为本发明中一种具体实施例中带第一沟槽和第一腔体的母基板的俯视图；
图7为本发明中一种具体实施例中填充导热材料以及嵌埋器件后的母基板的结构示意图；
图8为本发明中一种具体实施例中填充导热材料以及嵌埋器件后的母基板的俯视图；
图9为本发明中一种具体实施例中半成品基板的结构示意图；
图10为本发明中一种具体实施例中在半成品基板上得到目标母基板的结构变化示意图；
图11为本发明中一种具体实施例中混合基板的结构示意图。
具体实施方式
下面结合附图详细描述本发明的实施例对本发明实施例中的混合基板制作方法、混合基板以及半导体结构的原理和过程作以下说明。
参照图1，本发明一种高散热混合基板制作方法，包括以下步骤：
S1、准备一母基板；
可选地，在本申请的母基板可以包括绝缘层以及临时载板；其中绝缘层与临时载板可以压合，粘合以及其他形式的物理结合，临时载板在后续工艺中需要物理去除，因此临时载板可以选用可热剥离的材料，也可以是带粘性的材料，如高温胶带；而绝缘层可以选择玻纤材料，或者其他的绝缘材料。具体地，临时载板选用高温胶带，高温胶带具有热稳定性，在高温下不容易产生物理和化学性质的变化，而且由于混合基板需要嵌埋器件，高温胶带具有粘性也可以固定嵌埋器件。
S2、在所述母基板上设置若干个第一沟槽以及若干个第一腔体；
在本申请的一些实施例中，第一沟槽和第一腔体可以通过铣或者锣等物理方式设置，也可以通过化学腐蚀等化学方式设置；母基板可以包括若干个子基板以及区域分割线；若干个子基板在垂直于母基板方向上的投影面积可以相同，也可以是部分相同，还可以是两两子基板各不相同，而第一沟槽可以用于填充导热材料，第一沟槽可以横跨任意两个子基板设置，第一沟槽的；区域分割线可以沿着垂直于所述母基板方向将第一沟槽分割为两部分；分割后的两部分在垂直于母基板方向的投影面积可以相同，也可以不同；而第一腔体可以用于贴装嵌埋器件，第一腔体设置在每一个子基板的任意位置，可以设置在子基板的中心，也可以设置在第一沟槽附近，也可以是和第一沟槽相连，第一腔体和第一沟槽沿着垂直于基板的方向均可以贯穿母基板绝缘层。
S3、在所述第一沟槽填充导热材料，形成第一导热块，以及，在所述第一腔体内贴装嵌埋器件并填充导热材料，形成第二导热块；
在本申请的一些实施例中，第一沟槽可以填充导热材料使导热材料形成第一导热块，而第一腔体需要先贴装嵌埋器件后才能填充导热材料，使导热材料形成第二导热块，第一导热块可以用于混合基板的线路层的散热，而第二导热块可以用于嵌埋在第一腔体内的器件的散热，由于第一导热块以及第二导热块均不参与混合基板的层间导通，导热块可以使用具有高导热性能的绝缘材料，
S4、去除所述临时载板，得到半成品基板；
在本申请的一些实施例中，临时载板在混合基板的制作中可以使导热材料固定不至于在填充导热材料过程中导热材料沿着与填充方向相反的方向溢出；由于临时载板与绝缘层是贴合或者是压合的方式连接在一起，在去除临时载板是可以选用物理去除的方式，需要说明的是，去除临时载板也可以使用化学去除的方式，如使用可以腐蚀临时载板的化学试剂进行去除，此时该化学试剂需不腐蚀导热块以及绝缘层。
S5、在所述半成品基板相对的两侧表面上制作线路层，得到目标母基板；
在本申请的一些实施例中，在得到半成品基板后，需要在半成品基板上制作线路层，在制作线路层前，由于导热材料填充的过程中可能存在不均匀或者溢出的情况下，需要对半成品基板的填充导热材料一侧的表面进行平整处理，可以采用机器研磨或者蚀刻的方式；完成平整化处理后，可以半成品基板相对的两侧表面上制作线路层，最终得到目标母基板，需要说明的是，目标母基板可以包括线路层以及半成品基板线路层，而线路层可以是单层线路层也可以是多层的线路层，具体的线路层的层数可以根据具体的功能选择。
S6、沿着所述区域分割线切割所述目标母基板，得到侧面为导热面的混合基板。
在本申请的一些实施例中，得到带线路层的目标母基板后，可以沿着区域分割线切割目标母基板，使目标母基板分为若干个混合基板；由于区域分割线可以将母基板方向上的投影图形分割为两部分，在沿着区域分割线切割后的混合基板的侧面为导热面，导热面可以将线路层产生的热量快速传导至外界环境中，从而达到散热的效果，而第一腔体在混合基板的内第二导热块可以将嵌埋器件的产生的热量传导至线路层，进而通过导热面传导至外界环境。
进一步地，所述在所述第一沟槽填充导热材料，形成第一导热块这一步骤，具体可以包括：采用丝印的方式在所述第一沟槽填充导热材料，以形成第一导热块或者将干膜型的高导热材料进行压合后填充至所述第一沟槽，以形成第一导热块。
在本申请的一些实施例中，在填充导热材料时，可以采用丝印的方式在第一沟槽中填充导热材料，此时导热材料可以是绝缘导热的填料油墨，通过热固后形成第一导热块，或者采用干膜性高导热新材料进行压合后填充至第一沟槽中，形成第一导热块；第一导热块可以传导线路层的热量，避免高温影响线路功能的实现。
此外，需要说明的是，对于第二导热块，也可以采用丝印的方式在已经贴装嵌埋器件的第一腔体中填充导热材料，此时导热材料可以是绝缘导热的填料油墨，通过热固后形成第二导热块，或者采用干膜性高导热新材料进行压合后填充至第一腔体中，形成第二导热块；第二导热块可以传导器件产生的热量，避免高温影响器件的寿命。
进一步地，参照图2，所述在所述半成品基板相对的两侧表面上制作线路层，得到目标母基板这一步骤，具体可以包括：
S101、制作第一导通孔；
在本申请的一些实施例中，第一导通孔可以是使半成品基板两侧表面上的线路层相互导通的导通孔；第一导通孔的数量可以是一个或者多个，第一导通孔可以设置于绝缘层的任意位置；第一导通孔可以沿着垂直于半成品基板的方向贯穿半成品基板的绝缘层；在制作第一导通孔时，可以先对半成品基板钻孔，形成过孔，然后对过孔进行金属化，孔金属化工艺可以采用电镀工艺。
S102、在所述半成品基板的一侧表面上制作所述第一线路层，以及制作与所述第一线路层导通的第三线路层；
在本申请的一些实施例中，第一线路层为半成品基板一侧表面的线路层，而第三线路层可以是与第一线路层连接的线路层，第三线路层可以是一层或者是多层的线路层，制作完第一线路层后，可以在第一线路层的基础上继续制作与第一线路层导通的第三线路层。
S103、在所述半成品基板与一侧表面相对的另一侧表面上制作所述第二线路层，以及制作与所述第二线路层导通的第四线路层。
在本申请的一些实施例中，第二线路层为半成品基板与一侧表面相对的另一侧表面的线路层，而第四线路层可以是与第二线路层连接的线路层，第四线路层可以是一层或者是多层的线路层，制作完第二线路层后，可以在第二线路层的基础上继续制作与第二线路层导通的第四线路层，最终形成基板两侧多层线路相互导通的目标母基板。
进一步地，参照图3，所述在所述半成品基板的一侧表面上制作所述第一线路层这一步骤，具体可以包括：
S201、制作第一金属种子层；
在本申请的一些实施例中，第一金属种子层可以作为第一线路层制作的基础，第一金属种子层可以通过电镀工艺得到，第一金属种子层可以完全覆盖半成品基板的一侧表面。
S202、在所述第一金属种子层上压合光阻材料；
在本申请的一些实施例中，得到第一金属种子层后，可以在种子层上压合光阻材料，光阻材料可以保护不需进行蚀刻的线路层。
S203、对所述光阻材料进行曝光显影以及蚀刻工艺，得到第一线路层；
在本申请的一些实施例中，可以对光阻材料进行曝光显影后得到需要蚀刻部分的电路显影图像，通过蚀刻工艺可以去掉曝光显影后的电路层，从而得到第一线路层。
需要说明的是，第二线路层的制作步骤可以与第一线路层的制作步骤相同，也是通过种子层制作，通过曝光显影蚀刻得到第二线路层，或者可以通过其他现有的工艺得到第二线路层。
进一步地，在本申请的一些实施例中，导热材料可以包括氧化铝、氧化铍、氮化铝以及氮化硅中的一种或者多种导热材料的组合，氧化铝、氧化铍、氮化铝以及氮化硅均为具有良好导热性能的材料，可以高效传导热量，从而可以实现基板的高效散热，而且可以增加基板刚性，可有效改善产品的翘曲。
进一步，在本申请的一些实施例中，混合基板的嵌埋器件可以包括芯片、有源器件或者无源器件中的一种，嵌埋器件的数量也可以是一个或者多个，具体数量可以根据实际应用设置。
具体地，参照图4-图11，对本申请的混合基板制作方法以及原理进行说明：
首先，需要准备一块母基板2000，参照图4，母基板2000是一个两层结构包括绝缘层2002和临时载板2003，绝缘层2002和临时载板2003粘合形成母基板2000。
然后，在母基板2000上设置若干个第一沟槽2004和第一腔体2005，第一沟槽2004和第一腔体2005的设置可以参照图5和图6，在图5和图6中，母基板2000包括多个子基板2001以及区域分割线L1和L2，子基板2001至少包括一个第一腔体2005；第一沟槽2004横跨两个相邻的子基板2001设置；区域分割线L1和L2可以用于将第一沟槽2004在垂直于母基板2000方向上的投影图形分割为两部分；第一沟槽2004以及第一腔体2005在垂直于母基板2000的方向上均贯穿绝缘层2002。
然后，参照图7和图8，在第一沟槽2004填充导热材料，形成第一导热块2006，以及，在第一腔体2005内贴装嵌埋器件2006并填充导热材料，形成第二导热块2007
然后，参照图9，去除临时载板2003，得到半成品基板2009；
然后，参照图10，在半成品基板2009相对的两侧表面上制作相互导通的第一线路层2010和第二线路层2011，然后在第一线路层2010上制作第三线路层2012，在第二线路层2011上制作第四线路层2013，最终得到多层线路的目标母基板2014；
最后，参照图11，沿着区域分割线L1和L2切割目标母基板2014，将第一导热块2006分割为两部分，最终得到侧面为导热面的混合基板2015；
此外、本申请的实施例中还提供一种高散热混合基板，该混合基板可以由上述任一实施例所述的混合基板制作方法制作得到，包括：第一导热块、第二导热块、嵌埋器件以及线路层；第一导热块可以设置于混合基板的侧面；第二导热块可以设置在嵌埋器件以及线路层之间，第一导热块可以将混合基板的线路层产生的热量及时传导至外界环境中，从而达到快速散热的效果，而第二导热块设置于嵌埋器件以及线路层之间，可以将嵌埋器件产生的热量及时传导至线路层，并通过第一导热块完成嵌埋器件的散热，最终使混合基板具备高效的散热性能。
进一步地，本申请的一些实施中，混合基板的嵌埋器件的数量可以是一个或者多个，通常一个混合基板的嵌埋器件可以存在多个，为了保持整体的散热功能每个嵌埋器件与线路层之间均需设置对应的导热块，使整个基板上的所有嵌埋器件均可以及时进行散热，进而可以使基板的嵌埋器件具有较高的使用寿命，而嵌埋器件具体的数量可根据实际基板所实现的电路功能以及作用确定。
进一步地，本申请的一些实施中，第一导热块的数量可以包括一个或者多个，由于第一导热块可以用于基板上线路层的散热，第一导热块可以设置在基板的侧面，基板的存在4个侧面，每个侧面均可以设置一个导热块，导热块可以通过侧面与外界环境实现热传导，而第一导热块在垂直于基板的方向上又可以与基板上的线路层连接，通过第一导热块不仅可以实现线路层的散热，还可以将嵌埋器件传导至线路层的热量传导至外界，从而实现嵌埋器件的散热。
本申请实施例还提供了一种半导体结构，该半导体结构可以包括至少一个上述实施例所述的混合基板。由于具有至少一个具有高效散热性能的混合基板，该半导体结构也可以实现高效的器件和线路的散热，可以避免半导体结构在实现电路功能时器件或者线路过热而减少半导体结构的使用寿命，可以提高半导体器件的稳定性的同时还可以节约成本。
在一些可选择的实施例中，在方框图中提到的功能/操作可以不按照操作示图提到的顺序发生。例如，取决于所涉及的功能/操作，连续示出的两个方框实际上可以被大体上同时地执行或所述方框有时能以相反顺序被执行。此外，在本申请的流程图中所呈现和描述的实施例以示例的方式被提供，目的在于提供对技术更全面的理解。所公开的方法不限于本文所呈现的操作和逻辑流程。可选择的实施例是可预期的，其中各种操作的顺序被改变以及其中被描述为较大操作的一部分的子操作被独立地执行。
此外，虽然在功能性模块的背景下描述了本申请，但应当理解的是，除非另有相反说明，功能和/或特征中的一个或多个可以被集成在单个物理装置和/或软件模块中，或者一个或多个功能和/或特征可以在单独的物理装置或软件模块中被实现。还可以理解的是，有关每个模块的实际实现的详细讨论对于理解本申请是不必要的。更确切地说，考虑到在本文中公开的装置中各种功能模块的属性、功能和内部关系的情况下，在工程师的常规技术内将会了解该模块的实际实现。因此，本领域技术人员运用普通技术就能够在无需过度试验的情况下实现在权利要求书中所阐明的本申请。还可以理解的是，所公开的特定概念仅仅是说明性的，并不意在限制本申请的范围，本申请的范围由所附权利要求书及其等同方案的全部范围来决定。
在本说明书的上述描述中，参考术语“一个实施方式/实施例”、“另一实施方式/实施例”或“某些实施方式/实施例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
尽管已经示出和描述了本申请的实施方式，本领域的普通技术人员可以理解：在不脱离本申请的原理和宗旨的情况下可以对这些实施方式进行多种变化、修改、替换和变型，本申请的范围由权利要求及其等同物限定。
以上是对本申请的较佳实施进行了具体说明，但本申请并不限于所述实施例，熟悉本领域的技术人员在不违背本申请精神的前提下还可做作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

Claims (9)

1.一种高散热混合基板制作方法，其特征在于，包括以下步骤：
准备一母基板；所述母基板包括绝缘层以及临时载板；所述绝缘层与所述临时载板压合；
在所述母基板上设置若干个第一沟槽以及若干个第一腔体；所述母基板包括若干个子基板以及区域分割线；所述子基板至少包括一个所述第一腔体；所述第一沟槽横跨两个相邻的所述子基板设置；所述区域分割线用于将所述第一沟槽在垂直于所述母基板方向上的投影图形分割为两部分；所述第一沟槽以及所述第一腔体在垂直于所述母基板的方向上均贯穿所述绝缘层；
在所述第一沟槽填充导热材料，形成第一导热块，以及，在所述第一腔体内贴装嵌埋器件并填充导热材料，形成第二导热块；其中，所述导热材料包括氧化铝、氧化铍、氮化铝以及氮化硅中的一种或者多种导热材料的组合；
去除所述临时载板，得到半成品基板；
在所述半成品基板相对的两侧表面上制作线路层，得到目标母基板；
沿着所述区域分割线切割所述目标母基板，得到侧面为导热面的混合基板。
2.根据权利要求1所述一种高散热混合基板制作方法，其特征在于，所述在所述第一沟槽填充导热材料，形成第一导热块这一步骤，具体包括：
采用丝印的方式在所述第一沟槽填充导热材料，以形成第一导热块或者将干膜型的高导热材料进行压合后填充至所述第一沟槽，以形成第一导热块。
3.根据权利要求1所述一种高散热混合基板制作方法，其特征在于，所述在所述半成品基板相对的两侧表面上制作线路层，得到目标母基板这一步骤，具体包括：
制作第一导通孔；所述第一导通孔用于导通所述半成品基板的两侧表面上的第一线路层以及第二线路层；
在所述半成品基板的一侧表面上制作所述第一线路层，以及制作与所述第一线路层导通的第三线路层；
在所述半成品基板与一侧表面相对的另一侧表面上制作所述第二线路层，以及制作与所述第二线路层导通的第四线路层。
4.根据权利要求3所述一种高散热混合基板制作方法，其特征在于，所述在所述半成品基板的一侧表面上制作所述第一线路层这一步骤，具体包括：
制作第一金属种子层；
在所述第一金属种子层上压合光阻材料；
对所述光阻材料进行曝光显影以及蚀刻工艺，得到第一线路层。
5.根据权利要求1所述一种高散热混合基板制作方法，其特征在于，所述嵌埋器件包括有源器件或者无源器件中的一种。
6.一种高散热混合基板，其特征在于，根据上述权利要求1-5任一项所述的混合基板制作方法得到，包括第一导热块、第二导热块、嵌埋器件以及线路层；所述第一导热块设置于所述混合基板侧面，以形成混合基板的侧面为导热面；第二导热块设置于所述嵌埋器件以及所述线路层之间。
7.根据权利要求6所述一种高散热混合基板，其特征在于，所述嵌埋器件包括一个或者多个。
8.根据权利要求6所述一种高散热混合基板，其特征在于，所述第一导热块包括一个或者多个。
9.一种半导体结构，其特征在于，包括至少一个上述权利要求6-8任一项所述的一种高散热混合基板。
CN202211081914.6A 2022-09-06 2022-09-06 一种高散热混合基板制作方法及半导体结构 Active CN115884526B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202211081914.6A CN115884526B (zh) 2022-09-06 2022-09-06 一种高散热混合基板制作方法及半导体结构
TW112128758A TW202412118A (zh) 2022-09-06 2023-08-01 高散熱混合基板製作方法及半導體結構
JP2023132699A JP2024037144A (ja) 2022-09-06 2023-08-16 高放熱性ハイブリッド基板の作製方法及び半導体構造
US18/453,185 US20240079287A1 (en) 2022-09-06 2023-08-21 Method for manufacturing high-heat-dissipation mixed substrate, and semiconductor structure
KR1020230112625A KR20240034119A (ko) 2022-09-06 2023-08-28 고방열 하이브리드 기판의 제작 방법 및 반도체 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211081914.6A CN115884526B (zh) 2022-09-06 2022-09-06 一种高散热混合基板制作方法及半导体结构

Publications (2)

Publication Number Publication Date
CN115884526A CN115884526A (zh) 2023-03-31
CN115884526B true CN115884526B (zh) 2023-09-15

Family

ID=85769747

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211081914.6A Active CN115884526B (zh) 2022-09-06 2022-09-06 一种高散热混合基板制作方法及半导体结构

Country Status (5)

Country Link
US (1) US20240079287A1 (zh)
JP (1) JP2024037144A (zh)
KR (1) KR20240034119A (zh)
CN (1) CN115884526B (zh)
TW (1) TW202412118A (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041286A (ja) * 2004-07-28 2006-02-09 Kyocera Corp 多数個取りセラミック基板およびその製造方法ならびに多数個取り電子部品収納用パッケージおよび電子装置
JP2008085212A (ja) * 2006-09-28 2008-04-10 Koa Corp 低温焼成セラミック回路基板
JP2008294330A (ja) * 2007-05-28 2008-12-04 Shinko Electric Ind Co Ltd チップ内蔵基板
WO2010066128A1 (zh) * 2008-12-11 2010-06-17 上海恒烁光电科技有限公司 Led小功率发光芯片的封装模块
CN103383983A (zh) * 2012-05-02 2013-11-06 茂邦电子有限公司 发光二极管封装及所使用的pcb式散热基板与其制法
WO2014171004A1 (ja) * 2013-04-19 2014-10-23 株式会社メイコー プリント配線板及びその製造方法、並びに伝熱体
CN104423082A (zh) * 2013-08-29 2015-03-18 业鑫科技顾问股份有限公司 液晶面板及基板的制造方法
CN107567181A (zh) * 2017-09-08 2018-01-09 苏州晶品新材料股份有限公司 一种金属填充的陶瓷基板制备方法
JP2019009180A (ja) * 2017-06-21 2019-01-17 カルソニックカンセイ株式会社 基板モジュール
CN110636690A (zh) * 2019-10-23 2019-12-31 昆山沪利微电有限公司 一种散热基板结构及其制作方法
CN111463178A (zh) * 2020-06-22 2020-07-28 珠海越亚半导体股份有限公司 一种散热嵌埋封装方法
CN111883431A (zh) * 2020-06-15 2020-11-03 珠海越亚半导体股份有限公司 一种具有高效散热结构的封装基板及其制造方法
CN114078792A (zh) * 2020-08-21 2022-02-22 株式会社村田制作所 半导体封装件、半导体装置、半导体封装件搭载设备、以及半导体装置搭载设备

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI578416B (zh) * 2015-09-18 2017-04-11 Subtron Technology Co Ltd 封裝載板及其製作方法
TWI722533B (zh) * 2019-08-12 2021-03-21 旭德科技股份有限公司 散熱基板及其製作方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041286A (ja) * 2004-07-28 2006-02-09 Kyocera Corp 多数個取りセラミック基板およびその製造方法ならびに多数個取り電子部品収納用パッケージおよび電子装置
JP2008085212A (ja) * 2006-09-28 2008-04-10 Koa Corp 低温焼成セラミック回路基板
JP2008294330A (ja) * 2007-05-28 2008-12-04 Shinko Electric Ind Co Ltd チップ内蔵基板
WO2010066128A1 (zh) * 2008-12-11 2010-06-17 上海恒烁光电科技有限公司 Led小功率发光芯片的封装模块
CN103383983A (zh) * 2012-05-02 2013-11-06 茂邦电子有限公司 发光二极管封装及所使用的pcb式散热基板与其制法
WO2014171004A1 (ja) * 2013-04-19 2014-10-23 株式会社メイコー プリント配線板及びその製造方法、並びに伝熱体
CN104423082A (zh) * 2013-08-29 2015-03-18 业鑫科技顾问股份有限公司 液晶面板及基板的制造方法
JP2019009180A (ja) * 2017-06-21 2019-01-17 カルソニックカンセイ株式会社 基板モジュール
CN107567181A (zh) * 2017-09-08 2018-01-09 苏州晶品新材料股份有限公司 一种金属填充的陶瓷基板制备方法
CN110636690A (zh) * 2019-10-23 2019-12-31 昆山沪利微电有限公司 一种散热基板结构及其制作方法
CN111883431A (zh) * 2020-06-15 2020-11-03 珠海越亚半导体股份有限公司 一种具有高效散热结构的封装基板及其制造方法
CN111463178A (zh) * 2020-06-22 2020-07-28 珠海越亚半导体股份有限公司 一种散热嵌埋封装方法
CN114078792A (zh) * 2020-08-21 2022-02-22 株式会社村田制作所 半导体封装件、半导体装置、半导体封装件搭载设备、以及半导体装置搭载设备

Also Published As

Publication number Publication date
CN115884526A (zh) 2023-03-31
KR20240034119A (ko) 2024-03-13
TW202412118A (zh) 2024-03-16
JP2024037144A (ja) 2024-03-18
US20240079287A1 (en) 2024-03-07

Similar Documents

Publication Publication Date Title
KR101053419B1 (ko) 다층 배선 회로 모듈 및 그 제조 방법
US7622805B2 (en) Semiconductor module including circuit component and dielectric film, manufacturing method thereof, and application thereof
KR100792352B1 (ko) 패키지 온 패키지의 바텀기판 및 그 제조방법
US10595413B2 (en) Board having electronic element, method for manufacturing the same, and electronic element module including the same
US7839649B2 (en) Circuit board structure having embedded semiconductor element and fabrication method thereof
JP6669586B2 (ja) 半導体装置、半導体装置の製造方法
US20060145328A1 (en) Three dimensional package structure with semiconductor chip embedded in substrate and method for fabricating the same
KR101730650B1 (ko) 실장 기판 및 반도체 모듈
TW202123785A (zh) 封裝核心組件及製造方法
CN104103596A (zh) 包括玻璃焊接掩模层的集成电路封装组件
TW201312713A (zh) 半導體裝置、垂直堆疊有該半導體裝置之半導體模組構造及其製造方法
US9324580B2 (en) Process for fabricating a circuit substrate
JPH0758254A (ja) マルチチップモジュール及びその製造方法
US20060193108A1 (en) Circuit device and manufacturing method thereof
US6808643B2 (en) Hybrid interconnect substrate and method of manufacture thereof
CN115884526B (zh) 一种高散热混合基板制作方法及半导体结构
TW201618631A (zh) 內埋式元件封裝結構及其製作方法
JP2005019754A (ja) 複合部品及びその製造方法
US6602739B1 (en) Method for making multichip module substrates by encapsulating electrical conductors and filling gaps
CN115332187A (zh) 一种基于中介层的封装
JP2007243079A (ja) 放熱型プリント配線板及びその製造方法
JP2006049762A (ja) 部品内蔵基板及び部品内蔵基板の製造方法
CN113964093A (zh) 封装结构及其制备方法
WO2021234849A1 (ja) 半導体装置およびその製造方法
CN117038652A (zh) 一种半导体功率器件埋入载板的结构及其制备方法和应用

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant