TW202412118A - 高散熱混合基板製作方法及半導體結構 - Google Patents

高散熱混合基板製作方法及半導體結構 Download PDF

Info

Publication number
TW202412118A
TW202412118A TW112128758A TW112128758A TW202412118A TW 202412118 A TW202412118 A TW 202412118A TW 112128758 A TW112128758 A TW 112128758A TW 112128758 A TW112128758 A TW 112128758A TW 202412118 A TW202412118 A TW 202412118A
Authority
TW
Taiwan
Prior art keywords
substrate
circuit layer
manufacturing
thermally conductive
semi
Prior art date
Application number
TW112128758A
Other languages
English (en)
Inventor
陳先明
徐小偉
黃聚塵
黃高
黃本霞
秦超標
Original Assignee
大陸商珠海越亞半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商珠海越亞半導體股份有限公司 filed Critical 大陸商珠海越亞半導體股份有限公司
Publication of TW202412118A publication Critical patent/TW202412118A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本發明公開了一種高散熱混合基板製作方法及半導體結構，其中製作方法包括以下步驟：準備一母基板；所述母基板包括絕緣層以及臨時載板；所述絕緣層與所述臨時載板壓合；在所述母基板上設置若干個第一溝槽以及若干個第一腔體；在所述第一溝槽填充導熱材料，形成第一導熱塊，以及，在所述第一腔體內貼裝嵌埋器件並填充導熱材料，形成第二導熱塊；去除所述臨時載板，得到半成品基板；在所述半成品基板相對的兩側表面上製作線路層，得到目標母基板；沿著所述區域分割線切割所述目標母基板，得到側面為導熱面的混合基板。

Description

高散熱混合基板製作方法及半導體結構
本發明涉及積體電路製造技術領域，尤其是一種高散熱混合基板製作方法及半導體結構。
混合基板，是指包括線路以及嵌埋封裝器件的基板。嵌埋封裝技術是把電阻、電容、電感等被動元件甚至是IC晶片等主動器件埋入到封裝基板內部；為了滿足嵌埋封裝技術的散熱要求，現有技術中，很多基板在嵌埋封裝器件的背面設計導熱銅柱和散熱銅塊，以提高基板的散熱能力；但是隨著電子技術的不斷發展，產品尺寸逐步小型化，基板的集成度越來越高，嵌埋封裝器件在基板上會產生更多的熱量，基板對於器件散熱需求更高，常用嵌埋封裝的基板不能滿足新的散熱需求；因此，亟需一種新的混合基板製作方法。
本發明的目的在於至少一定程度上解決現有技術中存在的技術問題之一。
為此，本發明實施例的一個目的在於提供一種高散熱混合基板製作方法及半導體結構，該方法可以得到相比傳統基板散熱性能更好的混合基板。
為了達到上述技術目的，本發明實施例所採取的技術方案包括：準備一母基板；所述母基板包括絕緣層以及臨時載板；所述絕緣層與所述臨時載板壓合；在所述母基板上設置若干個第一溝槽以及若干個第一腔體；所述母基板包括若干個子基板以及區域分割線；所述子基板至少包括一個所述第一腔體；所述第一溝槽橫跨兩個相鄰的所述子基板設置；所述區域分割線用於將所述第一溝槽在垂直於所述母基板方向上的投影圖形分割為兩部分；所述第一溝槽以及所述第一腔體在垂直於所述母基板的方向上均貫穿所述絕緣層；在所述第一溝槽填充導熱材料，形成第一導熱塊，以及，在所述第一腔體內貼裝嵌埋器件並填充導熱材料，形成第二導熱塊；去除所述臨時載板，得到半成品基板；在所述半成品基板相對的兩側表面上製作線路層，得到目標母基板；沿著所述區域分割線切割所述目標母基板，得到側面為導熱面的混合基板。
另外，根據本發明中上述實施例的一種高散熱混合基板製作的方法，還可以有以下附加的技術特徵：
進一步地，本發明實施例中，所述在所述第一溝槽填充導熱材料，形成第一導熱塊這一步驟，具體包括：採用絲印的方式在所述第一溝槽填充導熱材料，以形成第一導熱塊或者將幹膜型的高導熱材料進行壓合後填充至所述第一溝槽，以形成第一導熱塊。
進一步地，本發明實施例中，所述在所述半成品基板相對的兩側表面上製作線路層，得到目標母基板這一步驟，具體包括：製作第一導通孔；所述第一導通孔用於導通所述半成品基板的兩側表面上的第一線路層以及第二線路層；在所述半成品基板的一側表面上製作所述第一線路層，以及製作與所述第一線路層導通的第三線路層；在所述半成品基板與一側表面相對的另一側表面上製作所述第二線路層，以及製作與所述第二線路層導通的第四線路層。
進一步地，本發明實施例中，所述在所述半成品基板的一側表面上製作所述第一線路層這一步驟，具體包括：製作第一金屬種子層；在所述第一金屬種子層上壓合光阻材料；對所述光阻材料進行曝光顯影以及蝕刻工藝，得到第一線路層。
進一步地，本發明實施例中，所述導熱材料包括氧化鋁、氧化鈹、氮化鋁以及氮化矽中的一種或者多種導熱材料的組合。
進一步地，本發明實施例中，所述嵌埋器件包括晶片、有源器件或者無源器件中的一種。
另一方面，本發明實施例還提供一種高散熱混合基板，根據上述任一項實施例所述的混合基板製作方法得到，包括第一導熱塊、第二導熱塊、嵌埋器件以及線路層；所述第一導熱塊設置於所述混合基板側面；第二導熱塊設置於所述嵌埋器件以及所述線路層之間。
進一步地，本發明實施例中，所述嵌埋器件包括一個或者多個。
進一步地，本發明實施例中，所述第一導熱塊包括一個或者多個。
另一方面，本發明實施例還提供一種半導體結構，其中，包括至少一個上述任一項實施例所述的一種高散熱混合基板。
本發明的優點和有益效果將在下面的描述中部分給出，部分將從下面的描述中變得明顯，或通過本申請的實踐瞭解到：
本發明可以在包括若干個子基板以及區域分割線的母基板上設置第一溝槽以及可以嵌埋器件的第一腔體，並對第一溝槽以及第一腔體填充導熱材料，並在填充了導熱材料的母基板上製作線路，最終對母基板沿著區域分割線進行切割得到側面為導熱面的混合基板，混合基板側面的導熱面可以為基板上的線路層散熱，而第二腔體填充的第二導熱塊可以將嵌埋器件產生的熱量傳導至基板上的線路層，再通過混合基板側面的導熱面將線路層的熱量快速傳導到外界環境，從而可以提高混合基板整體的散熱效率。
下面結合附圖詳細描述本發明的實施例對本發明實施例中的混合基板製作方法、混合基板以及半導體結構的原理和過程作以下說明。
參照圖1，本發明一種高散熱混合基板製作方法，包括以下步驟：
步驟S1、準備一母基板；
可選地，在本發明的母基板可以包括絕緣層以及臨時載板；其中絕緣層與臨時載板可以壓合，黏合以及其他形式的物理結合，臨時載板在後續工藝中需要物理去除，因此臨時載板可以選用可熱剝離的材料，也可以是帶黏性的材料，如高溫膠帶；而絕緣層可以選擇玻璃纖維材料，或者其他的絕緣材料。具體地，臨時載板選用高溫膠帶，高溫膠帶具有熱穩定性，在高溫下不容易產生物理和化學性質的變化，而且由於混合基板需要嵌埋器件，高溫膠帶具有黏性也可以固定嵌埋器件。
步驟S2、在所述母基板上設置若干個第一溝槽以及若干個第一腔體；
在本發明的一些實施例中，第一溝槽和第一腔體可以通過銑或者鑼等物理方式設置，也可以通過化學腐蝕等化學方式設置；母基板可以包括若干個子基板以及區域分割線；若干個子基板在垂直於母基板方向上的投影面積可以相同，也可以是部分相同，還可以是兩兩子基板各不相同，而第一溝槽可以用於填充導熱材料，第一溝槽可以橫跨任意兩個子基板設置，第一溝槽的區域分割線可以沿著垂直於所述母基板方向將第一溝槽分割為兩部分；分割後的兩部分在垂直於母基板方向的投影面積可以相同，也可以不同；而第一腔體可以用於貼裝嵌埋器件，第一腔體設置在每一個子基板的任意位置，可以設置在子基板的中心，也可以設置在第一溝槽附近，也可以是和第一溝槽相連，第一腔體和第一溝槽沿著垂直於基板的方向均可以貫穿母基板絕緣層。
步驟S3、在所述第一溝槽填充導熱材料，形成第一導熱塊，以及，在所述第一腔體內貼裝嵌埋器件並填充導熱材料，形成第二導熱塊；
在本發明的一些實施例中，第一溝槽可以填充導熱材料使導熱材料形成第一導熱塊，而第一腔體需要先貼裝嵌埋器件後才能填充導熱材料，使導熱材料形成第二導熱塊，第一導熱塊可以用於混合基板的線路層的散熱，而第二導熱塊可以用於嵌埋在第一腔體內的器件的散熱，由於第一導熱塊以及第二導熱塊均不參與混合基板的層間導通，導熱塊可以使用具有高導熱性能的絕緣材料。
步驟S4、去除所述臨時載板，得到半成品基板；
在本發明的一些實施例中，臨時載板在混合基板的製作中可以使導熱材料固定不至於在填充導熱材料過程中導熱材料沿著與填充方向相反的方向溢出；由於臨時載板與絕緣層是貼合或者是壓合的方式連接在一起，在去除臨時載板是可以選用物理去除的方式，需要說明的是，去除臨時載板也可以使用化學去除的方式，如使用可以腐蝕臨時載板的化學試劑進行去除，此時該化學試劑需不腐蝕導熱塊以及絕緣層。
步驟S5、在所述半成品基板相對的兩側表面上製作線路層，得到目標母基板；
在本發明的一些實施例中，在得到半成品基板後，需要在半成品基板上製作線路層，在製作線路層前，由於導熱材料填充的過程中可能存在不均勻或者溢出的情況下，需要對半成品基板的填充導熱材料一側的表面進行平整處理，可以採用機器研磨或者蝕刻的方式；完成平整化處理後，可以半成品基板相對的兩側表面上製作線路層，最終得到目標母基板，需要說明的是，目標母基板可以包括線路層以及半成品基板線路層，而線路層可以是單層線路層也可以是多層的線路層，具體的線路層的層數可以根據具體的功能選擇。
步驟S6、沿著所述區域分割線切割所述目標母基板，得到側面為導熱面的混合基板。
在本發明的一些實施例中，得到帶線路層的目標母基板後，可以沿著區域分割線切割目標母基板，使目標母基板分為若干個混合基板；由於區域分割線可以將母基板方向上的投影圖形分割為兩部分，在沿著區域分割線切割後的混合基板的側面為導熱面，導熱面可以將線路層產生的熱量快速傳導至外界環境中，從而達到散熱的效果，而在混合基板的第一腔體內的第二導熱塊可以將嵌埋器件的產生的熱量傳導至線路層，進而通過導熱面傳導至外界環境。
進一步地，所述在所述第一溝槽填充導熱材料，形成第一導熱塊這一步驟，具體可以包括：採用絲印的方式在所述第一溝槽填充導熱材料，以形成第一導熱塊或者將幹膜型的高導熱材料進行壓合後填充至所述第一溝槽，以形成第一導熱塊。
在本發明的一些實施例中，在填充導熱材料時，可以採用絲印的方式在第一溝槽中填充導熱材料，此時導熱材料可以是絕緣導熱的填料油墨，通過熱固後形成第一導熱塊，或者採用幹膜性高導熱新材料進行壓合後填充至第一溝槽中，形成第一導熱塊；第一導熱塊可以傳導線路層的熱量，避免高溫影響線路功能的實現。
此外，需要說明的是，對於第二導熱塊，也可以採用絲印的方式在已經貼裝嵌埋器件的第一腔體中填充導熱材料，此時導熱材料可以是絕緣導熱的填料油墨，通過熱固後形成第二導熱塊，或者採用幹膜性高導熱新材料進行壓合後填充至第一腔體中，形成第二導熱塊；第二導熱塊可以傳導器件產生的熱量，避免高溫影響器件的壽命。
進一步地，參照圖2，所述在所述半成品基板相對的兩側表面上製作線路層，得到目標母基板這一步驟，具體可以包括：
步驟S101、製作第一導通孔；
在本發明的一些實施例中，第一導通孔可以是使半成品基板兩側表面上的線路層相互導通的導通孔；第一導通孔的數量可以是一個或者多個，第一導通孔可以設置於絕緣層的任意位置；第一導通孔可以沿著垂直於半成品基板的方向貫穿半成品基板的絕緣層；在製作第一導通孔時，可以先對半成品基板鑽孔，形成過孔，然後對過孔進行金屬化，孔金屬化工藝可以採用電鍍工藝。
步驟S102、在所述半成品基板的一側表面上製作所述第一線路層，以及製作與所述第一線路層導通的第三線路層；
在本發明的一些實施例中，第一線路層為半成品基板一側表面的線路層，而第三線路層可以是與第一線路層連接的線路層，第三線路層可以是一層或者是多層的線路層，製作完第一線路層後，可以在第一線路層的基礎上繼續製作與第一線路層導通的第三線路層。
步驟S103、在所述半成品基板與一側表面相對的另一側表面上製作所述第二線路層，以及製作與所述第二線路層導通的第四線路層。
在本發明的一些實施例中，第二線路層為半成品基板與一側表面相對的另一側表面的線路層，而第四線路層可以是與第二線路層連接的線路層，第四線路層可以是一層或者是多層的線路層，製作完第二線路層後，可以在第二線路層的基礎上繼續製作與第二線路層導通的第四線路層，最終形成基板兩側多層線路相互導通的目標母基板。
進一步地，參照圖3，所述在所述半成品基板的一側表面上製作所述第一線路層這一步驟，具體可以包括：
步驟S201、製作第一金屬種子層；
在本發明的一些實施例中，第一金屬種子層可以作為第一線路層製作的基礎，第一金屬種子層可以通過電鍍工藝得到，第一金屬種子層可以完全覆蓋半成品基板的一側表面。
步驟S202、在所述第一金屬種子層上壓合光阻材料；
在本發明的一些實施例中，得到第一金屬種子層後，可以在種子層上壓合光阻材料，光阻材料可以保護不需進行蝕刻的線路層。
步驟S203、對所述光阻材料進行曝光顯影以及蝕刻工藝，得到第一線路層；
在本發明的一些實施例中，可以對光阻材料進行曝光顯影後得到需要蝕刻部分的電路顯影圖像，通過蝕刻工藝可以去掉曝光顯影後的電路層，從而得到第一線路層。
需要說明的是，第二線路層的製作步驟可以與第一線路層的製作步驟相同，也是通過種子層製作，通過曝光顯影蝕刻得到第二線路層，或者可以通過其他現有的工藝得到第二線路層。
進一步地，在本發明的一些實施例中，導熱材料可以包括氧化鋁、氧化鈹、氮化鋁以及氮化矽中的一種或者多種導熱材料的組合，氧化鋁、氧化鈹、氮化鋁以及氮化矽均為具有良好導熱性能的材料，可以高效傳導熱量，從而可以實現基板的高效散熱，而且可以增加基板剛性，可有效改善產品的翹曲。
進一步，在本發明的一些實施例中，混合基板的嵌埋器件可以包括晶片、有源器件或者無源器件中的一種，嵌埋器件的數量也可以是一個或者多個，具體數量可以根據實際應用設置。
具體地，參照圖4至圖11，對本發明的混合基板2015製作方法以及原理進行說明：
首先，需要準備一塊母基板2000，參照圖5，母基板2000是一個兩層結構，包括絕緣層2002和臨時載板2003，絕緣層2002和臨時載板2003黏合形成母基板2000。
然後，在母基板2000上設置若干個第一溝槽2004和第一腔體2005，第一溝槽2004和第一腔體2005的設置可以參照圖5和圖6，在圖5和圖6中，母基板2000包括多個子基板2001以及區域分割線L1、L2，子基板2001至少包括一個第一腔體2005；第一溝槽2004橫跨兩個相鄰的子基板2001設置；區域分割線L1、L2可以用於將第一溝槽2004在垂直於母基板2000方向上的投影圖形分割為兩部分；第一溝槽2004以及第一腔體2005在垂直於母基板2000的方向上均貫穿絕緣層2002。
然後，參照圖7和圖8，在第一溝槽2004填充導熱材料，形成第一導熱塊2006，以及，在第一腔體2005內貼裝嵌埋器件2007並填充導熱材料，形成第二導熱塊2008；
然後，參照圖9，去除臨時載板2003，得到半成品基板2009；
然後，參照圖10a及圖10b，在半成品基板2009相對的兩側表面上製作相互導通的第一線路層2010和第二線路層2011，然後在第一線路層2010上製作第三線路層2012，在第二線路層2011上製作第四線路層2013，最終得到多層線路的目標母基板2014；
最後，參照圖11，沿著區域分割線L1、L2切割目標母基板2014，將第一導熱塊2006分割為兩部分，最終得到側面為導熱面的混合基板2015；
此外、本發明的實施例中還提供一種高散熱混合基板2015，該混合基板2015可以由上述任一實施例所述的混合基板2015製作方法製作得到，包括：第一導熱塊2006、第二導熱塊2008、嵌埋器件2007以及線路層；第一導熱塊2006可以設置於混合基板2015的側面；第二導熱塊2008可以設置在嵌埋器件2007以及線路層之間，第一導熱塊2006可以將混合基板2015的線路層產生的熱量及時傳導至外界環境中，從而達到快速散熱的效果，而第二導熱塊2008設置於嵌埋器件2007以及線路層之間，可以將嵌埋器件2007產生的熱量及時傳導至線路層，並通過第一導熱塊2006完成嵌埋器件2007的散熱，最終使混合基板2015具備高效的散熱性能。
進一步地，本發明的一些實施例中，混合基板2015的嵌埋器件2007的數量可以是一個或者多個，通常一個混合基板2015的嵌埋器件2007可以存在多個，為了保持整體的散熱功能，每個嵌埋器件2007與線路層之間均需設置對應的導熱塊，使整個基板上的所有嵌埋器件2007均可以及時進行散熱，進而可以使基板的嵌埋器件2007具有較高的使用壽命，而嵌埋器件2007具體的數量可根據實際基板所實現的電路功能以及作用確定。
進一步地，本發明的一些實施例中，第一導熱塊2006的數量可以包括一個或者多個，由於第一導熱塊2006可以用於基板上線路層的散熱，第一導熱塊2006可以設置在基板的側面，基板存在4個側面，每個側面均可以設置一個導熱塊，導熱塊可以通過側面與外界環境實現熱傳導，而第一導熱塊2006在垂直於基板的方向上又可以與基板上的線路層連接，通過第一導熱塊2006不僅可以實現線路層的散熱，還可以將嵌埋器件2007傳導至線路層的熱量傳導至外界，從而實現嵌埋器件2007的散熱。
本發明實施例還提供了一種半導體結構，該半導體結構可以包括至少一個上述實施例所述的混合基板2015。由於具有至少一個具有高效散熱性能的混合基板2015，該半導體結構也可以實現高效的器件和線路的散熱，可以避免半導體結構在實現電路功能時器件或者線路過熱而減少半導體結構的使用壽命，可以提高半導體器件的穩定性的同時還可以節約成本。
在一些可選擇的實施例中，在方框圖中提到的功能/操作可以不按照操作示圖提到的順序發生。例如，取決於所涉及的功能/操作，連續示出的兩個方框實際上可以被大體上同時地執行或所述方框有時能以相反順序被執行。此外，在本發明的流程圖中所呈現和描述的實施例以示例的方式被提供，目的在於提供對技術更全面的理解。所公開的方法不限於本文所呈現的操作和邏輯流程。可選擇的實施例是可預期的，其中各種操作的順序被改變以及其中被描述為較大操作的一部分的子操作被獨立地執行。
此外，雖然在功能性模組的背景下描述了本發明，但應當理解的是，除非另有相反說明，功能和/或特徵中的一個或多個可以被集成在單個物理裝置和/或軟體模組中，或者一個或多個功能和/或特徵可以在單獨的物理裝置或軟體模組中被實現。還可以理解的是，有關每個模組的實際實現的詳細討論對於理解本發明是不必要的。更確切地說，考慮到在本文中公開的裝置中各種功能模組的屬性、功能和內部關係的情況下，在工程師的常規技術內將會瞭解該模組的實際實現。因此，本領域技術人員運用普通技術就能夠在無需過度試驗的情況下實現在申請專利範圍中所闡明的本發明。還可以理解的是，所公開的特定概念僅僅是說明性的，並不意在限制本發明的範圍，本發明的範圍由所附申請專利範圍及其等同方案的全部範圍來決定。
在本說明書的上述描述中，參考術語「一個實施方式/實施例」、「另一實施方式/實施例」或「某些實施方式/實施例」等的描述意指結合實施方式或示例描述的具體特徵、結構、材料或者特點包含於本發明的至少一個實施方式或示例中。在本說明書中，對上述術語的示意性表述不一定指的是相同的實施方式或示例。而且，描述的具體特徵、結構、材料或者特點可以在任何的一個或多個實施方式或示例中以合適的方式結合。
儘管已經示出和描述了本發明的實施方式，本領域的普通技術人員可以理解：在不脫離本發明的原理和宗旨的情況下可以對這些實施方式進行多種變化、修改、替換和變型，本發明的範圍由申請專利範圍及其等同物限定。
以上是對本發明的較佳實施例進行了具體說明，但本發明並不限於所述實施例，熟悉本領域的技術人員在不違背本發明精神的前提下還可做作出種種的等同變形或替換，這些等同的變形或替換均包含在本發明申請專利範圍所限定的範圍內。
2000:母基板 2001:子基板 2002:絕緣層 2003:臨時載板 2004:第一溝槽 2005:第一腔體 2006:第一導熱塊 2007:嵌埋器件 2008:第二導熱塊 2009:半成品基板 2010:第一線路層 2011:第二線路層 2012:第三線路層 2013:第四線路層 2014:目標母基板 2015:混合基板 L1,L2:區域分割線 S1~S6:步驟 S101~S103:步驟 S201~S203:步驟
圖1係為本發明一種具體實施例中高散熱混合基板製作方法的步驟示意圖。 圖2係為本發明中一種具體實施例中在半成品基板相對的兩側表面上製作線路層，得到目標母基板的步驟示意圖。 圖3係為本發明一種具體實施例中在半成品基板的一側表面上製作第一線路層的步驟示意圖。 圖4係為本發明一種具體實施例中母基板的結構示意圖。 圖5係為本發明一種具體實施例中帶第一溝槽和第一腔體的母基板的結構示意圖。 圖6係為本發明一種具體實施例中帶第一溝槽和第一腔體的母基板的俯視示意圖。 圖7係為本發明一種具體實施例中填充導熱材料以及嵌埋器件後的母基板的結構示意圖。 圖8係為本發明一種具體實施例中填充導熱材料以及嵌埋器件後的母基板的俯視示意圖。 圖9係為本發明一種具體實施例中半成品基板的結構示意圖。 圖10a及圖10b係為本發明一種具體實施例中在半成品基板上得到目標母基板的結構變化示意圖。 圖11係為本發明一種具體實施例中混合基板的結構示意圖。
S1~S6:步驟

Claims (10)

  1. 一種高散熱混合基板製作方法，其中，包括以下步驟： 準備一母基板；所述母基板包括絕緣層以及臨時載板；所述絕緣層與所述臨時載板壓合； 在所述母基板上設置若干個第一溝槽以及若干個第一腔體；所述母基板包括若干個子基板以及區域分割線；所述子基板至少包括一個所述第一腔體；所述第一溝槽橫跨兩個相鄰的所述子基板設置；所述區域分割線用於將所述第一溝槽在垂直於所述母基板方向上的投影圖形分割為兩部分；所述第一溝槽以及所述第一腔體在垂直於所述母基板的方向上均貫穿所述絕緣層； 在所述第一溝槽填充導熱材料，形成第一導熱塊，以及，在所述第一腔體內貼裝嵌埋器件並填充導熱材料，形成第二導熱塊； 去除所述臨時載板，得到半成品基板； 在所述半成品基板相對的兩側表面上製作線路層，得到目標母基板； 沿著所述區域分割線切割所述目標母基板，得到側面為導熱面的混合基板。
  2. 如請求項1所述之高散熱混合基板製作方法，其中，所述在所述第一溝槽填充導熱材料，形成第一導熱塊這一步驟，具體包括： 採用絲印的方式在所述第一溝槽填充導熱材料，以形成第一導熱塊或者將幹膜型的高導熱材料進行壓合後填充至所述第一溝槽，以形成第一導熱塊。
  3. 如請求項1所述之高散熱混合基板製作方法，其中，所述在所述半成品基板相對的兩側表面上製作線路層，得到目標母基板這一步驟，具體包括： 製作第一導通孔；所述第一導通孔用於導通所述半成品基板的兩側表面上的第一線路層以及第二線路層； 在所述半成品基板的一側表面上製作所述第一線路層，以及製作與所述第一線路層導通的第三線路層； 在所述半成品基板與一側表面相對的另一側表面上製作所述第二線路層，以及製作與所述第二線路層導通的第四線路層。
  4. 如請求項3所述之高散熱混合基板製作方法，其中，所述在所述半成品基板的一側表面上製作所述第一線路層這一步驟，具體包括： 製作第一金屬種子層； 在所述第一金屬種子層上壓合光阻材料； 對所述光阻材料進行曝光顯影以及蝕刻工藝，得到第一線路層。
  5. 如請求項2所述之高散熱混合基板製作方法，其中，所述導熱材料包括氧化鋁、氧化鈹、氮化鋁以及氮化矽中的一種或者多種導熱材料的組合。
  6. 如請求項1所述之高散熱混合基板製作方法，其中，所述嵌埋器件包括晶片、有源器件或者無源器件中的一種。
  7. 一種高散熱混合基板，其中，由如請求項1至6中任一項所述的混合基板製作方法得到，包括第一導熱塊、第二導熱塊、嵌埋器件以及線路層；所述第一導熱塊設置於所述混合基板側面，以形成混合基板的側面為導熱面；第二導熱塊設置於所述嵌埋器件以及所述線路層之間。
  8. 如請求項7所述之高散熱混合基板，其中，所述嵌埋器件包括一個或者多個。
  9. 如請求項7所述之高散熱混合基板，其中，所述第一導熱塊包括一個或者多個。
  10. 一種半導體結構，其中，包括至少一個如請求項7至9中任一項所述的一種高散熱混合基板。
TW112128758A 2022-09-06 2023-08-01 高散熱混合基板製作方法及半導體結構 TW202412118A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202211081914.6A CN115884526B (zh) 2022-09-06 2022-09-06 一种高散热混合基板制作方法及半导体结构
CN2022110819146 2022-09-06

Publications (1)

Publication Number Publication Date
TW202412118A true TW202412118A (zh) 2024-03-16

Family

ID=85769747

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112128758A TW202412118A (zh) 2022-09-06 2023-08-01 高散熱混合基板製作方法及半導體結構

Country Status (5)

Country Link
US (1) US20240079287A1 (zh)
JP (1) JP2024037144A (zh)
KR (1) KR20240034119A (zh)
CN (1) CN115884526B (zh)
TW (1) TW202412118A (zh)

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4476064B2 (ja) * 2004-07-28 2010-06-09 京セラ株式会社 多数個取り電子部品収納用パッケージおよび電子装置
JP2008085212A (ja) * 2006-09-28 2008-04-10 Koa Corp 低温焼成セラミック回路基板
JP5128180B2 (ja) * 2007-05-28 2013-01-23 新光電気工業株式会社 チップ内蔵基板
CN101749553B (zh) * 2008-12-11 2012-07-11 上海恒烁光电科技有限公司 Led小功率发光芯片的封装模块
CN103383983A (zh) * 2012-05-02 2013-11-06 茂邦电子有限公司 发光二极管封装及所使用的pcb式散热基板与其制法
WO2014171004A1 (ja) * 2013-04-19 2014-10-23 株式会社メイコー プリント配線板及びその製造方法、並びに伝熱体
CN104423082A (zh) * 2013-08-29 2015-03-18 业鑫科技顾问股份有限公司 液晶面板及基板的制造方法
TWI578416B (zh) * 2015-09-18 2017-04-11 Subtron Technology Co Ltd 封裝載板及其製作方法
JP2019009180A (ja) * 2017-06-21 2019-01-17 カルソニックカンセイ株式会社 基板モジュール
CN107567181A (zh) * 2017-09-08 2018-01-09 苏州晶品新材料股份有限公司 一种金属填充的陶瓷基板制备方法
TWI722533B (zh) * 2019-08-12 2021-03-21 旭德科技股份有限公司 散熱基板及其製作方法
CN110636690B (zh) * 2019-10-23 2020-12-11 昆山沪利微电有限公司 一种散热基板结构及其制作方法
CN111883431B (zh) * 2020-06-15 2021-09-21 珠海越亚半导体股份有限公司 一种具有高效散热结构的封装基板及其制造方法
CN111463178B (zh) * 2020-06-22 2020-10-09 珠海越亚半导体股份有限公司 一种散热嵌埋封装方法
JP2022035806A (ja) * 2020-08-21 2022-03-04 株式会社村田製作所 半導体パッケージ、半導体装置、半導体パッケージ搭載機器、及び半導体装置搭載機器

Also Published As

Publication number Publication date
US20240079287A1 (en) 2024-03-07
KR20240034119A (ko) 2024-03-13
CN115884526A (zh) 2023-03-31
JP2024037144A (ja) 2024-03-18
CN115884526B (zh) 2023-09-15

Similar Documents

Publication Publication Date Title
RU2146067C1 (ru) Органический кристаллодержатель для интегральных схем с проволочными соединениями
KR101730650B1 (ko) 실장 기판 및 반도체 모듈
JPH0758254A (ja) マルチチップモジュール及びその製造方法
TW202123785A (zh) 封裝核心組件及製造方法
TWI538591B (zh) Method for manufacturing multilayer ceramic heat dissipation circuit substrate and its product
TW200901409A (en) Packaging substrate with embedded chip and buried heatsink
TW201312713A (zh) 半導體裝置、垂直堆疊有該半導體裝置之半導體模組構造及其製造方法
JP2017212376A (ja) 半導体装置、半導体装置の製造方法
US7222419B2 (en) Method of fabricating a ceramic substrate with a thermal conductive plug of a multi-chip package
TWI690246B (zh) 內建縱向散熱陶瓷塊印刷電路板及具該電路板的電路組件
US20100290193A1 (en) Stacked-chip packaging structure and fabrication method thereof
US9324580B2 (en) Process for fabricating a circuit substrate
TWI602481B (zh) 嵌入電子元件之印刷電路板及其製造方法
TW202412118A (zh) 高散熱混合基板製作方法及半導體結構
TW201909348A (zh) 封裝結構及其製造方法
TW202046463A (zh) 半導體封裝基板及其製法與電子封裝件
TWI721898B (zh) 半導體封裝結構
TWI392071B (zh) 封裝結構及其製法
WO2021217361A1 (zh) 一种芯片封装、电子设备及芯片封装的制备方法
JP4483123B2 (ja) ３次元半導体チップ及びその製造方法
JP2007243079A (ja) 放熱型プリント配線板及びその製造方法
WO2018098651A1 (zh) 集成电路系统及封装方法
TWI714296B (zh) 封裝基板及其製作方法
TWI726567B (zh) 發光元件散熱結構及其製作方法
CN115188723A (zh) 一种系统级封装结构及其制作方法