JP2017212376A - 半導体装置、半導体装置の製造方法 - Google Patents

半導体装置、半導体装置の製造方法 Download PDF

Info

Publication number
JP2017212376A
JP2017212376A JP2016105602A JP2016105602A JP2017212376A JP 2017212376 A JP2017212376 A JP 2017212376A JP 2016105602 A JP2016105602 A JP 2016105602A JP 2016105602 A JP2016105602 A JP 2016105602A JP 2017212376 A JP2017212376 A JP 2017212376A
Authority
JP
Japan
Prior art keywords
radiator
semiconductor element
sealing resin
adhesive
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016105602A
Other languages
English (en)
Other versions
JP6669586B2 (ja
JP2017212376A5 (ja
Inventor
健 宮入
Takeshi Miyairi
健 宮入
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2016105602A priority Critical patent/JP6669586B2/ja
Priority to US15/600,010 priority patent/US9922902B2/en
Publication of JP2017212376A publication Critical patent/JP2017212376A/ja
Publication of JP2017212376A5 publication Critical patent/JP2017212376A5/ja
Application granted granted Critical
Publication of JP6669586B2 publication Critical patent/JP6669586B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08245—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

【課題】放熱効率の低下を抑制すること。
【解決手段】半導体装置１の放熱体３０は、半導体素子２０より大きな矩形の板状に形成され、その下面３１の中央に矩形状に開口する収容凹部３３を有している。収容凹部３３には、半導体素子２０が収容されている。放熱体３０は、半導体素子２０の上面２２と接し、側面２３を覆うように形成されている。放熱器６０は、放熱体３０の上面３２に接着剤７０を介して接続される。封止樹脂４０は、放熱体３０の下面３１と収容凹部３３の内側面と半導体素子２０の下面２１及び側面２３とを覆う。この封止樹脂４０は、放熱体３０の側面３５と接し、側面３５を下端から少なくとも半導体素子２０の上面２２と同一の高さまでを覆う被覆部４１を有している。
【選択図】図１

Description

本発明は、半導体装置、半導体装置の製造方法に関する。
ＣＰＵ（Central Processing Unit）等の半導体装置に使用される半導体素子は、その動作により発熱する。半導体素子の発熱量は、半導体素子の高性能化・高速度化に伴って増大している。この発熱量の増大に伴って半導体素子の温度が上昇すると、動作速度の低下や故障などの問題が生じる。このような問題の発生を回避するために、半導体素子の熱を外部へと放熱する構造を有する半導体装置が様々提案されている。例えば、半導体素子と熱的に接続され、上面が露出された放熱板を有する半導体装置がある（例えば、特許文献１）。更に、放熱板の上面に接合された放熱フィンを有する半導体装置がある（例えば、特許文献２参照）。
特開２００９−１９４３２２号公報 特開２００７−１６５４８６号公報
ところで、上記のように放熱構造を有する半導体装置において、放熱効率の低下を抑制することが求められる。
本発明の一観点によれば、半導体装置は、下面に電極端子を有する半導体素子と、矩形の板状であり、下面に開口して前記半導体素子を収容する収容凹部を有し、前記収容凹部の底面が前記収容凹部に収容された前記半導体素子の上面と熱的に接続された放熱体と、前記放熱体の上面に接着剤を介して接続された放熱器と、前記放熱体の前記下面と前記収容凹部の内側面と前記半導体素子の前記下面及び側面とを覆う封止樹脂と、前記封止樹脂の下面に形成され、前記封止樹脂とは反対側に露出する外部端子を有し、前記半導体素子と電気的に接続され、上面が前記封止樹脂により覆われた配線構造体と、を有し、前記封止樹脂は、前記配線構造体から少なくとも前記半導体素子の上面と同一の高さまで延びる被覆部を有し、前記放熱器の前記接着剤が接着される下面は前記放熱体の上面よりも大きく形成され、前記放熱体の側面は、前記被覆部が接して前記被覆部により覆われた下側面と、前記被覆部により覆われていない上側面とを含み、前記接着剤は前記放熱体の上側面に接着している。
また、本発明の別の一観点によれば、半導体装置の製造方法は、半導体素子を該半導体素子の電極端子が設けられた面が露出されるように支持体に配置する工程と、前記半導体素子の前記電極端子が設けられた面を覆うように封止樹脂を形成する工程と、前記支持体を剥離する工程と、前記支持体を剥離した面に、前記半導体素子を囲むように前記封止樹脂に凹部を形成する工程と、めっき法により前記凹部に充填されるとともに前記半導体素子を覆うめっき層を形成し、前記めっき層をエッチングして放熱体を形成する工程と、前記支持体を剥離した面と反対側の前記封止樹脂の表面に、絶縁層と配線層を含む配線構造体を形成する工程と、を有する。
本発明の一観点によれば、放熱効率の低下を抑制することができる。
一実施形態の半導体装置を示す概略断面図。 （ａ）〜（ｃ）は、半導体装置の製造方法を示す概略断面図。 （ａ）〜（ｄ）は、半導体装置の製造方法を示す概略断面図。 （ａ）〜（ｄ）は、半導体装置の製造方法を示す概略断面図。 （ａ）〜（ｄ）は、半導体装置の製造方法を示す概略断面図。 （ａ）〜（ｃ）は、半導体装置の製造方法を示す概略断面図。 変形例１の半導体装置を示す概略断面図。 （ａ），（ｂ）は、図７の半導体装置の製造方法を示す概略断面図。 変形例２の半導体装置を示す概略断面図。 （ａ），（ｂ）は、図９の半導体装置の製造方法を示す概略断面図。 変形例３の半導体装置を示す概略断面図。
以下、各形態を説明する。
なお、添付図面は、理解を容易にするために構成要素を拡大して示している場合がある。構成要素の寸法比率は実際のものと、または別の図面中のものと異なる場合がある。また、断面図では、理解を容易にするために、一部の構成要素のハッチングを省略している場合がある。
以下、一実施形態を図１〜図６に従って説明する。
図１に示すように、半導体装置１は、半導体パッケージ１０と、放熱器６０と、半導体パッケージ１０の上に放熱器６０を接続する接着剤７０とを有している。
半導体パッケージ１０は、放熱対象の半導体素子２０と、放熱体３０と、封止樹脂４０と、配線構造体５０とを有している。
半導体素子２０は、半導体パッケージ１０の電気的な機能を有している。半導体素子２０は、半導体パッケージ１０の内部（略中心）に配置されている。半導体素子２０は、例えば、シリコン（Ｓｉ）等からなる薄板化された半導体基板からなる。半導体素子２０には、機能を提供するための半導体集積回路が形成されている。本実施形態では、半導体素子２０の下面２１に半導体集積回路が形成されている。この下面２１を回路形成面と呼び、同じ符号を付す場合がある。半導体素子２０の上面２２は、主として半導体素子２０にて発する熱を放熱する放熱面として機能する。また、この上面２２を背面と呼ぶことがある。下面２１には、半導体集積回路を半導体素子２０の外部と電気的に接続するための電極端子２４が形成されている。この電極端子２４の材料としては、例えば銅や銅合金を用いることができる。
半導体素子２０としては、例えばＣＰＵ（Central Processing Unit）チップやＧＰＵ（Graphics Processing Unit）チップなどのロジックチップを用いることができる。また、半導体素子２０としては、例えばＤＲＡＭ（Dynamic Random Access Memory）チップ、ＳＲＡＭ（Static Random Access Memory）チップやフラッシュメモリチップなどのメモリチップを用いることができる。
放熱体３０は、半導体素子２０より大きな矩形の板状に形成されている。放熱体３０は、その下面３１の中央に矩形状に開口する収容凹部３３を有している。収容凹部３３は、放熱体３０において、下面３１から上方に向かって凹設されている。収容凹部３３には、半導体素子２０が収容されている。つまり、放熱体３０の上面３２は、半導体素子２０の上面２２よりも大きく設定されている。その半導体素子２０の上面２２は、収容凹部３３の底面３４と熱的に接続されている。そして、この放熱体３０は、半導体素子２０の上面２２と接し、側面２３を覆うように形成されている。従って、放熱体３０は、半導体素子２０の上面２２が接続された板状部３０Ｐと、その板状部と一体的に形成され半導体素子２０の側部に配置された矩形環状部３０Ｒとを有している。
放熱体３０の材料としては、熱伝導率の良好な材料であることが好ましく、例えば銅（Ｃｕ）、銀（Ａｇ）、アルミニウム（Ａｌ）又はそれらの合金等を用いることができる。放熱体３０は、半導体素子２０が発する熱の密度を分散させる機能を有している。このような放熱体３０は、ヒートスプレッダとも呼ばれる。
封止樹脂４０は、半導体素子２０の回路形成面（下面）２１及び側面２３を覆っている。この封止樹脂４０は、放熱体３０の一部を覆うように形成されている。詳述すると、封止樹脂４０は、放熱体３０の収容凹部３３内に充填されている。また、封止樹脂４０は、放熱体３０の下面３１と後述する配線構造体５０の上面との間に充填されている。さらに、封止樹脂４０は、放熱体３０の側面３５において、その側面３５の下端から、少なくとも半導体素子２０の上面（放熱面）２２と同一の高さまでを覆うように形成されている。従って、放熱体３０の側面３５は、封止樹脂４０から露出する上側面３５ａと、封止樹脂４０と接してその封止樹脂４０により覆われた下側面３５ｂとを有している。
封止樹脂４０において、この放熱体３０の側面３５を覆う部分を被覆部４１とする。この被覆部４１は、放熱体３０の側面３５に沿って枠状に形成されている。その被覆部４１の上面４２は、半導体素子２０の上面２２と同一平面上に位置している。被覆部４１は、封止樹脂４０の下面、つまり配線構造体５０から少なくとも半導体素子２０の上面２２まで延びるように形成されている。放熱体３０において、その収容凹部３３の底面３４は、半導体素子２０の上面２２に接続されている。したがって、収容凹部３３の底面３４と半導体素子２０の上面２２は、同一平面上に位置している。このため、封止樹脂４０の被覆部４１の上面４２は、放熱体３０の収容凹部３３の底面３４と同一平面上に位置している。
封止樹脂４０の下面４３は平坦面である。封止樹脂４０の材料としては、例えば、熱硬化性を有するエポキシ系の絶縁性樹脂を用いることができる。なお、絶縁性樹脂としては、熱硬化性を有する樹脂に限定されず、感光性を有する絶縁性樹脂を用いることができる。
封止樹脂４０には、その下面４３から封止樹脂４０を貫通して半導体素子２０の電極端子２４の下面の一部を露出するビアホール４４が形成されている。また、封止樹脂４０には、その下面４３から封止樹脂４０を貫通して放熱体３０の下面３１の一部を露出するビアホール４５が形成されている。
封止樹脂４０の下面には、配線構造体５０が形成されている。
配線構造体５０は、配線層５１、絶縁層５２、配線層５３、絶縁層５４、配線層５５を有している。配線層５１、絶縁層５２、配線層５３。絶縁層５４、配線層５５は、封止樹脂４０の下面４３から下方に向かってこの順番で積層されている。
配線層５１は、封止樹脂４０の下面に形成された配線パターンと、封止樹脂４０のビアホール４４，４５に形成され電極端子２４、放熱体３０に接続されたビア配線とを有している。なお、放熱体３０に接続されるビア配線が省略されてもよい。絶縁層５２は、封止樹脂４０の下面に、配線層５１を覆うように形成されている。配線層５３は、絶縁層５２の下面に形成されている。配線層５３は、絶縁層５２を厚さ方向に貫通するビア配線と、そのビア配線を介して配線層５１と電気的に接続され、絶縁層５２の下面に形成された配線パターンとを有している。絶縁層５４は、絶縁層５２の下面に、配線層５３を覆うように形成されている。配線層５５は、絶縁層５４を厚さ方向に貫通するビア配線と、そのビア配線を介して配線層５３と電気的に接続され、絶縁層５４の下面に形成された配線パターンとを有している。
配線層５１，５３，５５の材料としては、例えば、銅（Ｃｕ）や銅合金を用いることができる。絶縁層５２，５４の材料としては、例えば、エポキシ樹脂やポリイミド樹脂などの絶縁性樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。また、絶縁層５２，５４の材料としては、例えば、ガラス、アラミド、ＬＣＰ（Liquid Crystal Polymer）繊維の織布や不織布などの補強材に、エポキシ樹脂やポリイミド樹脂等を主成分とする熱硬化性樹脂を含浸させた補強材入りの絶縁性樹脂を用いることもできる。なお、絶縁層５２，５４の材料としては、熱硬化性を有する絶縁性樹脂や感光性を有する絶縁性樹脂を用いることができる。
絶縁層５４の下面には、配線層５５の一部を被覆するソルダレジスト層５６が形成されている。ソルダレジスト層５６には、配線層５５の下面の一部を外部接続端子Ｐ１として露出する開口部５６Ｘが形成されている。
ソルダレジスト層５６の材料として、例えば感光性のドライフィルムレジスト又は液状のフォトレジスト（例えばノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等が用いられる。例えば感光性のドライフィルムレジストを用いる場合には、絶縁層５４の下面及び配線層５５を、熱圧着したドライフィルムによりラミネートし、そのドライフィルムをフォトリソグラフィ法によりパターニングして開口部５６Ｘを有するソルダレジスト層５６を形成する。また、液状のフォトレジストを用いる場合にも、同様の工程を経て、ソルダレジスト層５６が形成される。
外部接続端子Ｐ１の下面には、はんだバンプ５７が形成されている。はんだバンプ５７は、半導体装置１、つまり半導体パッケージ１０を他の基板（例えばマザーボード等の実装基板）に実装する際に使用される外部接続端子である。なお、外部接続端子として、はんだボール、リードピン、スタッドバンプ、等を用いることもできる。また、はんだバンプ５７が省略されてもよい。
上記の放熱体３０の上面３２は、この半導体パッケージ１０の上面となる。この放熱体３０の上面３２には、接着剤７０を介して放熱器６０が接続されている。放熱器６０は、熱を大気中に効率よく発散させるためのフィン構造を有する、所謂放熱フィンである。放熱器６０の材料としては、アルミニウムまたはその合金が用いられる。これらの材料は、軽量で加工がし易く、しかも低コストであるという点で好適である。本実施形態において、放熱器６０の下面の面積は、放熱体３０の上面の面積よりも大きく設定されている。これにより、放熱体３０から放熱器６０へ熱が伝わり易く、その放熱器６０において熱を大気中に放熱する。
接着剤７０としては、例えば熱伝導部材（Thermal Interface Material：ＴＩＭ）等の高熱伝導性を有する部材を用いることができる。熱伝導部材の材料としては、例えば、インジウム（Ｉｎ）、銀（Ａｇ）等の軟質金属、シリコンゲル、或いは金属フィラー、グラファイト等を含有した有機系の樹脂バインダー等を用いることができる。このような接着剤７０は、放熱体３０と放熱器６０のそれぞれの表面の凹凸を吸収しながらそれらの間の熱抵抗を低減し、放熱体３０から放熱器６０への熱伝導を円滑に行わせる。この接着剤７０は、放熱体３０と放熱器６０とを接着する機能と、放熱体３０と放熱器６０とを熱的に接続する機能とを有している。
次に、上記の半導体装置の製造方法を説明する。
なお、各図の説明に必要な部材について符号を付し、説明しない部材については符号を省略する場合がある。
また、説明の便宜上、最終的に半導体装置の各構成要素となる部分には、最終的な構成要素の符号を付して説明する。
図２（ａ）に示すように、板状の支持体１０１の上面１０１ａに、接着剤１０２によって、半導体素子２０をフェイスアップ状態で配置する。
支持体１０１の材料としては、例えばシリコン、ガラス、金属（例えば、銅）などの剛性の高い板状材料を用いることができる。
接着剤１０２の材料としては、例えばエポキシ系の接着剤を用いることができる。接着剤１０２を、例えば半導体素子２０の上面２２に塗布し、その半導体素子２０を支持体１０１の上面に載置し、支持体１０１の上面１０１ａに半導体素子２０を接着する。半導体素子２０は、電極端子２４が設けられた回路形成面２１を上側にしたフェイスアップ状態にて支持体１０１の上面１０１ａに接着される。
図２（ｂ）に示すように、半導体素子２０の回路形成面２１及び側面２３と支持体１０１の上面１０１ａを覆うように、封止樹脂４０を形成する。
図２（ｃ）に示すように、支持体１０１（図２（ｂ）参照）を除去する。
図３（ａ）に示すように、半導体素子２０の上面２２側の封止樹脂４０の面４０ａ（図３（ａ）では上面）に、所定の位置に開口部１０３Ｘを有するレジスト膜１０３を形成する。開口部１０３Ｘは、図１に示す放熱体３０の形状に応じて形成される。なお、図３（ａ）は、図２（ｃ）に対して上下を反転して示している。
レジスト膜１０３は、半導体素子２０に応じて、その半導体素子２０の側面を覆う封止樹脂４０を残すように形成された部分１０３ｂと、図１に示す封止樹脂４０の被覆部４１に応じた部分１０３ｃとを有している。半導体素子２０に応じた部分は、例えば平面視において矩形状に形成される。被覆部４１に応じた部分１０３ｃは、例えば平面視において、図１に示す半導体パッケージ１０に応じた大きさ（ピッチ）の格子状に形成される。
レジスト膜１０３の材料としては、例えば次工程のエッチング処理に対して耐エッチング性がある材料を用いることができる。例えば、レジスト膜１０３の材料としては、感光性のドライフィルムレジスト又は液状のフォトレジスト（例えば、ノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等を用いることができる。
図３（ｂ）に示すように、レジスト膜１０３をエッチングマスクとして、封止樹脂４０をドライエッチングし、封止樹脂４０に凹部４０ｂを形成する。この凹部４０ｂは、封止樹脂４０に埋設された半導体素子２０を囲むように矩形の環状に形成される。
図３（ｃ）に示すように、レジスト膜１０３（図３（ｂ）参照）を例えばアルカリ性の剥離液により除去する。
図３（ｄ）に示すように、接着剤１０２を例えばドライエッチングにより除去する。
図４（ａ）に示すように、封止樹脂４０の表面及び半導体素子２０の上面２２を連続的に被覆するシード層１０４を形成する。シード層１０４の材料としては、例えば銅や銅合金を用いることができる。シード層１０４は、例えばスパッタ法や無電解めっき法によって形成することができる。
図４（ｂ）に示すように、シード層１０４（図４（ａ）参照）をめっき給電層に使用する電解めっき法（例えば電解銅めっき法）を施し、めっき層１０５を形成する。
図４（ｃ）に示すように、めっき層１０５の上面に、開口部１０６Ｘを有するレジスト膜１０６を形成する。開口部１０６Ｘは、図１に示す封止樹脂４０の被覆部４１に応じて形成される。開口部１０６Ｘは、例えば平面視において、図１に示す半導体パッケージ１０に応じた大きさ（ピッチ）の格子状に形成される。
レジスト膜１０６の材料としては、例えば次工程のエッチング処理に対して耐エッチング性がある材料を用いることができる。例えば、レジスト膜１０６の材料としては、感光性のドライフィルムレジスト又は液状のフォトレジスト（例えば、ノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等を用いることができる。例えば、ドライフィルムレジストをフォトリソグラフィ法によりパターニングし、上記の開口部１０６Ｘを有するレジスト膜１０６を形成する。
図４（ｄ）に示すように、レジスト膜１０６をエッチングマスクとして例えばドライエッチングによってめっき層１０５をエッチングし、封止樹脂４０を開口部１０６Ｘから露出させる。なお、ウエットエッチングによりめっき層１０５をエッチングしてもよい。このエッチング処理により、めっき層１０５から、分離された放熱体３０が形成される。以下の説明において、放熱体３０を用いる。そして、レジスト膜１０６を例えばアルカリ性の剥離液により除去する。
図５（ａ）に示すように、放熱体３０の上面３２を覆う保護層１０７を形成する。なお、図５（ａ）は、図４（ｃ）に対して上下を反転して示している。保護層１０７の材料としては、例えば後述するめっき処理やエッチング処理に対して耐性を有する材料を用いることができる。例えば、保護層１０７の材料としては、感光性のドライフィルムレジスト（例えば、ノボラック系樹脂やアクリル系樹脂等のドライフィルムレジスト）等を用いることができる。放熱体３０の上面３２にドライフィルムを熱圧着によりラミネートして保護層１０７を形成してもよい。
図５（ｂ）に示すように、封止樹脂４０を薄化する。薄化処理として、例えば研磨やドライエッチングを用いることができる。
図５（ｃ）に示すように、半導体素子２０の電極端子２４の下面の一部が露出されるように封止樹脂４０の所定箇所にビアホール４４を形成する。同様に、放熱体３０の下面３１の一部が露出されるように封止樹脂４０の所定箇所にビアホール４５を形成する。これらのビアホール４４，４５は、例えばＣＯ２レーザやＵＶ−ＹＡＧレーザ等によるレーザ加工法によって形成することができる。なお、必要に応じてデスミア処理を行い、残渣（樹脂スミア）を除去する。また、封止樹脂４０が感光性樹脂を用いて形成されている場合には、例えばフォトリソグラフィ法によって所要のビアホール４４，４５を形成するようにしてもよい。
そして、図１に示す配線構造体５０を形成する。配線構造体５０は、例えばビルドアップ法により形成される。
先ず、図５（ｄ）に示すように、封止樹脂４０のビアホール４４，４５にビア導体を充填してビア配線を形成するとともに、そのビア配線を介して電極端子２４，放熱体３０に電気的に接続される配線パターンを含む配線層５１を形成する。この配線層５１は、例えばセミアディティブ法やサブトラクティブ法などの各種の配線形成方法を用いて形成することができる。
次に、図６（ａ）に示すように、絶縁層５２、配線層５３、絶縁層５４、配線層５５、ソルダレジスト層５６を形成する。
例えば、封止樹脂４０の上に樹脂フィルムを真空ラミネートし、その樹脂フィルムを加熱硬化させ、絶縁層５２を形成する。なお、ペースト状又は液状の樹脂の塗布と加熱により絶縁層５２を形成してもよい。続いて、絶縁層５２に開口部を形成し、必要に応じてデスミア処理した後、例えばセミアディティブ法により配線層５３を形成する。同様に、絶縁層５４及び配線層５５を形成する。
次いで、絶縁層５４の下面に、開口部５６Ｘを有するソルダレジスト層５６を形成する。ソルダレジスト層５６は、例えば、感光性のソルダレジストフィルムをラミネートし、又は液状のソルダレジストを塗布し、当該レジストをフォトリソグラフィ法により露光・現像して所要の形状にパターニングすることにより得られる。
図６（ｂ）に示すように、外部接続端子Ｐ１に接続されたはんだバンプ５７を形成する。はんだバンプ５７は、例えば外部接続端子Ｐ１に配置されたはんだボールやはんだペーストをリフロー処理して形成される。そして、保護層１０７（図６（ａ）参照）を除去する。
次に、図６（ｂ）に示す構造体を一点鎖線にて示す位置にてダイシングブレード等によって切断する。これにより、図６（ｃ）に示すように、個片化された半導体パッケージ１０が得られる。
このとき、図６（ｂ）に示す構造体では、切断位置に放熱体３０が配置されていない。このため、半導体パッケージ１０を個片化する処理において、切断面におけるバリ（ここでは、メタルバリ）の発生が抑制される。
上記のように形成された半導体パッケージ１０に対して、図１に示す放熱器６０が接続される。図１に示すように、半導体パッケージ１０の上面、つまり放熱体３０の上面３２に、接着剤７０を塗布する。そして、放熱器６０を半導体パッケージ１０に向かって押圧し、接着剤７０によって半導体パッケージ１０の上面に放熱器６０を接続する。
次に、上記の半導体装置１の作用を説明する。
放熱体３０の側面３５の下部は、封止樹脂４０の被覆部４１により覆われている。詳述すると、被覆部４１は、少なくとも半導体素子２０の上面２２と同じ高さまで放熱体３０の側面３５を覆っている。
接着剤７０は、熱伝導部材（ＴＩＭ）であり、軟性を有している。そして、放熱器６０は、放熱体３０の上面３２よりも大きい。このため、接着剤７０は、放熱体３０と放熱器６０との間から溢れ出る場合がある。そして、溢れ出た接着剤７０は、放熱体３０の側面３５を伝って流れ落ちる。そして、接着剤７０は、放熱体３０の側面３５において、封止樹脂４０の被覆部４１の上面４２まで流れ落ちる。封止樹脂４０は、接着剤７０に対する濡れ性が低い。このため、流れ落ちた接着剤７０は、封止樹脂４０の被覆部４１の上面４２に流れ出ない。
半導体素子２０の熱は、半導体素子２０から放熱体３０を介して放熱器へと伝達される。半導体素子２０にて発する熱は、放熱体３０の中心部から端部へと発散し、放熱器６０へと伝わる。このような熱の伝達経路として、放熱体３０の板状部分が作用する。
放熱体３０の側面３５の全体が封止樹脂４０により覆われていない場合、放熱体３０と放熱器６０との間から溢れ出た接着剤７０は、放熱体３０の側面３５の下端まで流れ落ちる。放熱体３０の下部は、熱の伝達経路としての寄与が少ない。このように、接着剤７０が、熱の伝達に対する寄与が少ない側面に付着するため、接着剤７０の使用量に対して、熱の伝達効率が低下する場合がある。
これに対し、本実施形態では、被覆部４１によって、放熱体３０の側面３５において、寄与が少ない部分への接着剤７０の付着が防止され、熱の伝達経路として接着剤７０を効率良く使用することができ、熱の伝達効率、つまり放熱効率の低下が抑制される。
そして、伝達経路として多く寄与する部分（放熱体３０の板状部）の上側面３５ａに留まることで、その上側面３５ａからも放熱器６０へと熱が伝達される。このため、放熱体３０の上面３２のみを放熱器６０に接着する場合と比べ、放熱体３０の上面３２と上側面３５ａとが放熱に寄与することとなり、放熱効率が良い。
封止樹脂４０は、放熱体３０の側面３５において、少なくとも半導体素子２０の上面２２と略同一の高さまで下方から覆う被覆部４１を有している。つまり、封止樹脂４０は、放熱体３０の板状部３０Ｐを除く部分であり、半導体素子２０の側方に配置された矩形環状の部分３０Ｒの下面と外側側面及び内側側面、つまり下面３１と収容凹部３３の内側面と側面３５とを覆うように形成されている。従って、板状部のみを有する放熱体と比べ、放熱体３０と封止樹脂４０との間の接触面積が大きい。このため、放熱体３０が封止樹脂４０から剥離し難い。
放熱体３０は、配線構造体５０の配線層５１，５３，５５と外部接続端子Ｐ１を介してはんだバンプ５７に接続される。このため、この半導体装置１が実装される基板において、放熱体３０に接続されるはんだバンプ５７を所定電位の配線パターン（例えばグランド配線）に接続することで、電磁シールドとして機能する。このように、放熱体３０を電磁シールドとすることにより、この放熱体３０に囲まれた半導体素子２０に対する電磁的な影響を低減することができる。
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）半導体装置１は、半導体パッケージ１０と、放熱器６０と、半導体パッケージ１０の上に放熱器６０を接続する接着剤７０とを有している。半導体パッケージ１０は、放熱対象の半導体素子２０と、放熱体３０と、封止樹脂４０と、配線構造体５０とを有している。
放熱体３０は、半導体素子２０より大きな矩形の板状に形成され、その下面３１の中央に矩形状に開口する収容凹部３３を有している。収容凹部３３には、半導体素子２０が収容されている。放熱体３０は、半導体素子２０の上面２２と接し、側面２３を覆うように形成されている。放熱器６０は、放熱体３０の上面３２に接着剤７０を介して接続される。封止樹脂４０は、放熱体３０の下面３１と収容凹部３３の内側面と半導体素子２０の下面２１及び側面２３とを覆う。この封止樹脂４０は、放熱体３０の側面３５と接し、側面３５を下端から少なくとも半導体素子２０の上面２２と同一の高さまでを覆う被覆部４１を有している。
接着剤７０は、熱伝導部材（ＴＩＭ）であり、軟性を有している。そして、放熱器６０は、放熱体３０の上面３２よりも大きい。このため、接着剤７０は、放熱体３０と放熱器６０との間から溢れ出る場合がある。そして、溢れ出た接着剤７０は、放熱体３０の側面３５を伝って流れ落ちる。放熱体３０の下部は、熱の伝達経路としての寄与が少ない。このように、接着剤７０が、熱の伝達に対する寄与が少ない側面に付着するため、接着剤７０の使用量に対して、熱の伝達効率が低下する場合がある。これに対し、本実施形態では、被覆部４１によって、放熱体３０の側面３５において、寄与が少ない部分への接着剤７０の付着が防止され、熱の伝達経路として接着剤７０を効率良く使用することができ、熱の伝達効率、つまり放熱効率の低下を抑制することができる。
（２）接着剤７０は、伝達経路として多く寄与する部分（放熱体３０の板状部）の上側面３５ａに留まることで、その上側面３５ａからも放熱器６０へと熱が伝達される。このため、放熱体３０の上面３２のみを放熱器６０に接着する場合と比べ、放熱体３０の上面３２と上側面３５ａとが放熱に寄与することとなり、放熱効率の向上を図ることができる。
（３）封止樹脂４０は、放熱体３０の側面３５において、少なくとも半導体素子２０の上面２２と略同一の高さまで下方から覆う被覆部４１を有している。つまり、封止樹脂４０は、放熱体３０の板状部３０Ｐを除く部分であり、半導体素子２０の側方に配置された矩形環状の部分３０Ｒの下面と外側側面及び内側側面、つまり下面３１と収容凹部３３の内側面と側面３５とを覆うように形成されている。従って、板状部のみを有する放熱体と比べ、放熱体３０と封止樹脂４０との間の接触面積が大きい。このため、放熱体３０が封止樹脂４０から剥離し難く、剥離を低減することができる。
＜変形例＞
次に、上記実施形態に対する変形例を説明する。
なお、以下に示す各変形例において、上記した一実施形態と同じ部材については同じ符号を付してその説明の一部または全てを省略する。
＜変形例１＞
図７に示すように、半導体装置１ａは、半導体パッケージ１０ａと、放熱器６０と、半導体パッケージ１０ａの上に放熱器６０を接続する接着剤７０とを有している。
半導体パッケージ１０ａは、放熱対象の半導体素子２０と、放熱体３０ａと、封止樹脂４０と、配線構造体５０とを有している。
放熱体３０ａは、半導体素子２０より大きな矩形の板状に形成されている。放熱体３０ａは、その下面３１の中央に矩形状に開口する収容凹部３３を有している。収容凹部３３は、放熱体３０ａにおいて、下面３１から上方に向かって凹設されている。収容凹部３３には、半導体素子２０が収容されている。
変形例１において、放熱体３０ａは、外周部上端が断面矩形状に切り欠かれて中央部上面の高さと端部上面との高さとが異なる段差部３６を有している。この変形例１において、段差部３６の底面３６ａは、封止樹脂４０の被覆部４１の上面４２と同一平面上に形成されている。また、段差部３６の側面３６ｂは、封止樹脂４０の被覆部４１が接する下側面３５ｂよりも放熱体３０ａの内側に位置している。この側面３６ｂは、被覆部４１により覆われていない。なお、段差部３６の底面３６ａも同様に被覆部４１には覆われていない。
上記の実施形態と同様に、放熱器６０を接着する際に、放熱器６０と放熱体３０ａの間から溢れ出る接着剤７０は、段差部３６の側面３６ｂを伝い落ち、段差部３６の底面３６ａに接する。このように、接着剤７０は、段差部３６の側面３６ｂ及び底面３６ａに接着される。このように、段差部３６の側面３６ｂと底面３６ａは、接着剤７０が接着される放熱体３０ａの上側面として機能する。そして、接着剤７０の端部は、放熱体３０に接続される。このため、接着剤７０の端部が放熱体３０から離れにくい、つまり密着性を向上することができる。
この半導体装置１（半導体パッケージ１０）の製造方法を説明する。
図８（ａ）に示す構造体１１０が、上記の一実施形態において、図２（ａ）から図４（ｂ）に示す工程によって、形成される。この構造体１１０は、封止樹脂４０と、封止樹脂４０に埋設された半導体素子２０と、半導体素子２０の上面２２に接続されためっき層１０５とを有している。
この構造体１１０において、めっき層１０５の上面に、開口部１１１Ｘを有するレジスト膜１１１を形成する。開口部１１１Ｘは、封止樹脂４０の被覆部４１に応じて、被覆部４１よりも半導体素子２０側にオフセットして形成される。開口部１１１Ｘは、例えば平面視において、図１に示す半導体パッケージ１０に応じた大きさ（ピッチ）の格子状に形成される。
レジスト膜１１１の材料としては、例えば次工程のエッチング処理に対して耐エッチング性がある材料を用いることができる。例えば、レジスト膜１１１の材料としては、感光性のドライフィルムレジスト又は液状のフォトレジスト（例えば、ノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等を用いることができる。例えば、ドライフィルムレジストをフォトリソグラフィ法によりパターニングし、上記の開口部１１１Ｘを有するレジスト膜１１１を形成する。
図８（ｂ）に示すように、レジスト膜１１１をエッチングマスクとして例えばドライエッチングによってめっき層１０５をエッチングし、封止樹脂４０を開口部１１１Ｘから露出させる。この工程において、開口部１１１Ｘが封止樹脂４０の被覆部４１よりも半導体素子２０側にオフセットされているため、放熱体３０の外周部上端が断面矩形状にエッチングされて段差部３６が形成される。なお、ウエットエッチングによりめっき層１０５をエッチングしてもよい。このエッチング処理により、めっき層１０５から、分離された放熱体３０ａが形成される。
この後、上記の一実施形態と同様に、図７に示す配線構造体５０が形成される。そして、放熱体３０ａの上面３２に、放熱器６０が接着剤７０を介して接続される。
なお、図７に示す半導体装置１ａに対して、段差部３６の底面３６ａの位置を、封止樹脂４０の被覆部４１の上面４２よりも下側（配線構造体５０側）に位置するようにしてもよい。この場合、段差部３６の底面３６ａよりも被覆部４１の上面４２が高くなる。このため、放熱体３０と接着剤７０との間の接触面積が上記の変形例１よりも大きくなる。また、放熱体３０ａにおいて、段差部３６の側面３６ｂを伝い落ちる接着剤７０が被覆部４１に溜まり、封止樹脂４０への流れ出すことを防ぐことができる。
＜変形例２＞
図９に示すように、半導体装置１ｂは、半導体パッケージ１０ｂと、放熱器６０と、半導体パッケージ１０ｂの上に放熱器６０を接続する接着剤７０とを有している。
半導体パッケージ１０ｂは、放熱対象の半導体素子２０と、放熱体３０ｂと、封止樹脂４０と、配線構造体５０とを有している。
放熱体３０ｂは、半導体素子２０より大きな矩形の板状に形成されている。放熱体３０ｂは、その下面３１の中央に矩形状に開口する収容凹部３３を有している。収容凹部３３は、放熱体３０ｂにおいて、下面３１から上方に向かって凹設されている。収容凹部３３には、半導体素子２０が収容されている。
変形例２において、放熱体３０ｂは、上側面３５ａから外側に向かって延びる薄板環状の延出部３７を有している。この延出部３７は、封止樹脂４０の被覆部４１の上面４２を覆い、その上面４２と接するように形成されている。そして、延出部３７の上面３７ａは、放熱体３０の中央部の上面３２より下に位置し、段差部を形成している。従って、放熱体３０ｂの上端から延出部３７までの上側面３５ａは、封止樹脂４０の被覆部４１に覆われていない。
上記各形態と同様に、放熱器６０を接着する際に、放熱器６０と放熱体３０ｂの間から溢れ出る接着剤７０は、上側面３５ａを伝い落ち、延出部３７の上面３７ａに接する。つまり、接着剤７０の端部は、放熱体３０の延出部３７の上面３７ａに接続される。このように、接着剤７０は、上側面３５ａと、延出部３７の上面３７ａに接着される。このように、上側面３５ａと上面３７ａは、接着剤７０が接着される上側面として機能する。このため、接着剤７０の端部が放熱体３０から離れにくい、つまり密着性を向上することができる。
このような延出部３７を設けることにより、放熱体３０と接着剤７０との間の接触面積を、例えば上記の一実施形態よりも大きくすることができる。また、放熱体３０の熱は、延出部３７からも接着剤７０を介して放熱器６０へと伝わる。従って、放熱体３０と放熱器６０との間の熱的な接触面積が上記の一実施形態や変形例１と比べて大きくなり、効率良く放熱を行うことができる。
この半導体装置１（半導体パッケージ１０）の製造方法を説明する。
図１０（ａ）に示す構造体１１０が、上記の一実施形態において、図２（ａ）から図４（ｂ）に示す工程によって、形成される。この構造体１１０は、封止樹脂４０と、封止樹脂４０に埋設された半導体素子２０と、半導体素子２０の上面２２に接続されためっき層１０５とを有している。
この構造体１１０において、めっき層１０５の上面に、開口部１０６Ｘを有するレジスト膜１０６を形成する。開口部１０６Ｘは、封止樹脂４０の被覆部４１に応じて形成される。開口部１０６Ｘは、例えば平面視において、図１に示す半導体パッケージ１０に応じた大きさ（ピッチ）の格子状に形成される。
レジスト膜１０６の材料としては、例えば次工程のエッチング処理に対して耐エッチング性がある材料を用いることができる。例えば、レジスト膜１０６の材料としては、感光性のドライフィルムレジスト又は液状のフォトレジスト（例えば、ノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等を用いることができる。例えば、ドライフィルムレジストをフォトリソグラフィ法によりパターニングし、上記の開口部１０６Ｘを有するレジスト膜１０６を形成する。
図１０（ｂ）に示すように、レジスト膜１０６をエッチングマスクとして例えばドライエッチングによってめっき層１０５をエッチングする。エッチングの処理時間を上記の一実施形態に対して調整（短く）し、封止樹脂４０の上に延出部３７を残すようにする。この工程において、なお、ウエットエッチングによりめっき層１０５をエッチングしてもよい。
この後、上記の一実施形態と同様に、図９に示す配線構造体５０が形成される。そして、放熱体３０ｂの上面３２に、放熱器６０が接着剤７０を介して接続される。
＜変形例３＞
図１１に示すように、半導体装置１ｃは、半導体パッケージ１０ｃと、放熱器６０と、半導体パッケージ１０ｃの上に放熱器６０を接続する接着剤７０とを有している。
半導体パッケージ１０ｃは、放熱対象の半導体素子２０と、放熱体３０と、封止樹脂４０と、配線構造体５０と、接続部材８０とを有している。
放熱体３０は、半導体素子２０より大きな矩形の板状に形成されている。放熱体３０は、その下面３１の中央に矩形状に開口する収容凹部３３を有している。収容凹部３３は、放熱体３０において、下面３１から上方に向かって凹設されている。収容凹部３３には、半導体素子２０が収容されている。半導体素子２０の上面２２は、接続部材８０を介して収容凹部３３の底面３４と熱的に接続されている。この接続部材８０は、熱伝導性を有し、例えば熱伝導部材（ＴＩＭ）よりなる。接続部材８０は、例えば、半導体素子２０を支持体１０１（図２（ａ）参照）に配置するために用いられる。
この半導体装置１ｃでは、接続部材８０を介して半導体素子２０と放熱体３０とが熱的に接続され、半導体素子２０の熱が接着剤を介して放熱体３０へと伝達される。接続部材８０を、半導体素子２０を支持体１０１（図２（ａ）参照）に配置するために用いることで、上記の一実施形態における図３（ｄ）に示す工程を省略することができる。このため、半導体パッケージ１０の製造工程の数が上記の一実施形態と比べて少なくなり、製造時間の短縮を図ることができる。
尚、上記一実施形態及び各変形例は、以下の態様で実施してもよい。
・上記一実施形態では、放熱体３０を形成した後に配線構造体５０を形成したが、配線構造体５０を形成した後に放熱体３０を形成するようにしてもよい。各変形例においても同様に、配線構造体５０を形成した後に放熱体３０を形成するようにしてもよい。
・上記変形例２において、延出部３７より上側の側面の位置を、封止樹脂４０により覆われた部分の側面の位置に対して外側又は中央側にオフセットする、つまり放熱体３０の上面の大きさを適宜変更してもよい。
・上記一実施形態及び各変形例において、配線構造体５０の構成は一例であり、配線層及び絶縁層の層数を適宜変更してもよい。
・上記一実施形態において、封止樹脂４０を薄化する際に、半導体素子２０の電極端子２４を露出させるようにしてもよい。この場合、封止樹脂４０の表面と半導体素子２０の電極端子２４の表面とが面一となる。
・上記一実施形態及び上記各変形例の放熱器６０として、ヒートパイプやベーパチャンバなどの各種冷却・放熱手段を設けるようにしてもよい。
１，１ａ〜１ｃ 半導体装置
１０，１０ａ〜１０ｃ 半導体パッケージ
３０，３０ａ，３０ｂ 放熱体
３２ 収容凹部
３５ 側面
３５ａ 上側面
３５ｂ 下側面
３６ 段差部
３６ａ 底面
３６ｂ 側面
３７ 延出部
３７ａ 上面
４０ 封止樹脂
４１ 被覆部
５０ 配線構造体
６０ 放熱器
７０ 接着剤

Claims (10)

  1. 下面に電極端子を有する半導体素子と、
    矩形の板状であり、下面に開口して前記半導体素子を収容する収容凹部を有し、前記収容凹部の底面が前記収容凹部に収容された前記半導体素子の上面と熱的に接続された放熱体と、
    前記放熱体の上面に接着剤を介して接続された放熱器と、
    前記放熱体の前記下面と前記収容凹部の内側面と前記半導体素子の前記下面及び側面とを覆う封止樹脂と、
    前記封止樹脂の下面に形成され、前記封止樹脂とは反対側に露出する外部端子を有し、前記半導体素子と電気的に接続され、上面が前記封止樹脂により覆われた配線構造体と、
    を有し、
    前記封止樹脂は、前記配線構造体から少なくとも前記半導体素子の上面と同一の高さまで延びる被覆部を有し、
    前記放熱器の前記接着剤が接着される下面は前記放熱体の上面よりも大きく形成され、
    前記放熱体の側面は、前記被覆部が接して前記被覆部により覆われた下側面と、前記被覆部により覆われていない上側面とを含み、
    前記接着剤は前記放熱体の上側面に接着していること、
    を特徴とする半導体装置。
  2. 前記放熱体の上側面は外周部が断面矩形状に切り欠かれた段差部を有し、前記段差部の底面及び側面に前記接着剤が接着していること、
    を特徴とする請求項１に記載の半導体装置。
  3. 前記放熱体の上側面は前記被覆部の上面を覆う延出部を含み、前記放熱体の上側面と前記延出部の上面に前記接着剤が接着していること、
    を特徴とする請求項１に記載の半導体装置。
  4. 前記半導体素子の上面と前記放熱体の前記収容凹部の前記底面との間に配設され、熱伝導性を有し、前記半導体素子と前記放熱体とを接続する接続部材を有すること、を特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
  5. 半導体素子を該半導体素子の電極端子が設けられた面が露出されるように支持体に配置する工程と、
    前記半導体素子の前記電極端子が設けられた面を覆うように封止樹脂を形成する工程と、
    前記支持体を剥離する工程と、
    前記支持体を剥離した面に、前記半導体素子を囲むように前記封止樹脂に凹部を形成する工程と、
    めっき法により前記凹部に充填されるとともに前記半導体素子を覆うめっき層を形成し、前記めっき層をエッチングして放熱体を形成する工程と、
    前記支持体を剥離した面と反対側の前記封止樹脂の表面に、絶縁層と配線層を含む配線構造体を形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
  6. 前記放熱体を形成する工程は、
    前記めっき層の上面に、所望の位置に開口部を有するレジスト層を形成する工程と、
    前記開口部から前記めっき層をエッチングして前記放熱体を形成する工程と、
    を含むことを特徴とする請求項５に記載の半導体装置の製造方法。
  7. 前記レジスト層の開口部を、前記凹部の外側端部の位置と等しく形成し、前記めっき層をエッチングして前記封止樹脂を露出することにより、前記放熱体を形成すること、
    を特徴とする請求項６に記載の半導体装置の製造方法。
  8. 前記レジスト層の開口部を、前記凹部の外側端部よりも前記半導体素子側にオフセットして形成し、前記めっき層をエッチングして封止樹脂を露出することにより、中央部上面の高さと端部上面との高さとが異なる段差部を有する前記放熱体を形成すること、
    を特徴とする請求項６に記載の半導体装置の製造方法。
  9. 前記レジスト層の開口部を、前記凹部の外側端部の位置と等しく形成し、前記めっき層をエッチングして前記開口部における前記めっき層を所定の厚さにて残すことにより、前記封止樹脂の上面を覆う延出部を有する前記放熱体を形成すること、
    を特徴とする請求項６に記載の半導体装置の製造方法。
  10. 前記放熱体の上面に接着剤を介して放熱器を接続し、前記接着剤を前記放熱体の側面に接着する工程を有することを特徴とする請求項５〜９のいずれか１項に記載の半導体装置の製造方法。
JP2016105602A 2016-05-26 2016-05-26 半導体装置、半導体装置の製造方法 Active JP6669586B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016105602A JP6669586B2 (ja) 2016-05-26 2016-05-26 半導体装置、半導体装置の製造方法
US15/600,010 US9922902B2 (en) 2016-05-26 2017-05-19 Semiconductor device and semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016105602A JP6669586B2 (ja) 2016-05-26 2016-05-26 半導体装置、半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2017212376A true JP2017212376A (ja) 2017-11-30
JP2017212376A5 JP2017212376A5 (ja) 2019-01-24
JP6669586B2 JP6669586B2 (ja) 2020-03-18

Family

ID=60418965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016105602A Active JP6669586B2 (ja) 2016-05-26 2016-05-26 半導体装置、半導体装置の製造方法

Country Status (2)

Country Link
US (1) US9922902B2 (ja)
JP (1) JP6669586B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020017582A1 (ja) * 2018-07-20 2020-01-23 株式会社村田製作所 モジュール

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3358925A4 (en) * 2015-09-29 2019-05-22 Hitachi Automotive Systems, Ltd. ELECTRONIC CONTROL DEVICE
CN107993991A (zh) * 2017-12-20 2018-05-04 合肥矽迈微电子科技有限公司 一种芯片封装结构及其制造方法
US11682599B2 (en) * 2018-06-27 2023-06-20 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure with molding layer and method for forming the same
SG10201809987YA (en) * 2018-11-09 2020-06-29 Delta Electronics Int’L Singapore Pte Ltd Package structure and packaging process
JP7098574B2 (ja) * 2019-05-28 2022-07-11 矢崎総業株式会社 放熱構造
CN110504231B (zh) * 2019-09-18 2021-03-02 北京大学东莞光电研究院 一种半导体功率器件的制备方法
US10861766B1 (en) * 2019-09-18 2020-12-08 Delta Electronics, Inc. Package structures
US11296005B2 (en) * 2019-09-24 2022-04-05 Analog Devices, Inc. Integrated device package including thermally conductive element and method of manufacturing same
US11557525B2 (en) * 2021-05-25 2023-01-17 Nxp Usa, Inc. Semiconductor package thermal spreader having integrated RF/EMI shielding and antenna elements

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03180054A (ja) * 1989-12-08 1991-08-06 Matsushita Electron Corp 樹脂封止型半導体装置
JPH05259330A (ja) * 1992-03-11 1993-10-08 Hitachi Ltd 半導体装置およびその製造方法
JPH06268111A (ja) * 1993-03-15 1994-09-22 Hitachi Ltd 半導体装置
US7119434B1 (en) * 2005-07-05 2006-10-10 Delphi Technologies, Inc. Efficiency CPU cooling arrangement
JP2010263080A (ja) * 2009-05-07 2010-11-18 Denso Corp 半導体装置
JP2012004358A (ja) * 2010-06-17 2012-01-05 Denso Corp 半導体モジュール実装構造
JP2013012520A (ja) * 2011-06-28 2013-01-17 Nissan Motor Co Ltd 半導体装置
JP2014013878A (ja) * 2012-06-04 2014-01-23 Denso Corp 電子装置
JP2016225413A (ja) * 2015-05-28 2016-12-28 株式会社ジェイテクト 半導体モジュール

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165486A (ja) 2005-12-12 2007-06-28 Shinko Electric Ind Co Ltd 放熱板及び半導体装置
JP5224845B2 (ja) 2008-02-18 2013-07-03 新光電気工業株式会社 半導体装置の製造方法及び半導体装置
JP5898919B2 (ja) * 2011-10-31 2016-04-06 新光電気工業株式会社 半導体装置
US20130119529A1 (en) * 2011-11-15 2013-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having lid structure and method of making same

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03180054A (ja) * 1989-12-08 1991-08-06 Matsushita Electron Corp 樹脂封止型半導体装置
JPH05259330A (ja) * 1992-03-11 1993-10-08 Hitachi Ltd 半導体装置およびその製造方法
JPH06268111A (ja) * 1993-03-15 1994-09-22 Hitachi Ltd 半導体装置
US7119434B1 (en) * 2005-07-05 2006-10-10 Delphi Technologies, Inc. Efficiency CPU cooling arrangement
JP2010263080A (ja) * 2009-05-07 2010-11-18 Denso Corp 半導体装置
JP2012004358A (ja) * 2010-06-17 2012-01-05 Denso Corp 半導体モジュール実装構造
JP2013012520A (ja) * 2011-06-28 2013-01-17 Nissan Motor Co Ltd 半導体装置
JP2014013878A (ja) * 2012-06-04 2014-01-23 Denso Corp 電子装置
JP2016225413A (ja) * 2015-05-28 2016-12-28 株式会社ジェイテクト 半導体モジュール

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020017582A1 (ja) * 2018-07-20 2020-01-23 株式会社村田製作所 モジュール
JPWO2020017582A1 (ja) * 2018-07-20 2021-06-24 株式会社村田製作所 モジュール
US11419215B2 (en) 2018-07-20 2022-08-16 Murata Manufacturing Co., Ltd. Module
US11716813B2 (en) 2018-07-20 2023-08-01 Murata Manufacturing Co., Ltd. Module

Also Published As

Publication number Publication date
US9922902B2 (en) 2018-03-20
JP6669586B2 (ja) 2020-03-18
US20170345736A1 (en) 2017-11-30

Similar Documents

Publication Publication Date Title
JP6669586B2 (ja) 半導体装置、半導体装置の製造方法
US7671466B2 (en) Semiconductor package having heat dissipating device with cooling fluid
US8410614B2 (en) Semiconductor device having a semiconductor element buried in an insulating layer and method of manufacturing the same
TWI602270B (zh) 晶片埋入式印刷電路板及應用印刷電路板之半導體封裝及其製造方法
JP5183949B2 (ja) 半導体装置の製造方法
JP2007123524A (ja) 電子部品内蔵基板
US20060087037A1 (en) Substrate structure with embedded chip of semiconductor package and method for fabricating the same
JP2009194322A (ja) 半導体装置の製造方法、半導体装置及び配線基板
TWI694612B (zh) 半導體模組
JP2005217225A (ja) 半導体装置及びその製造方法
JP2005506678A (ja) 集積型ヒートシンク及びビルドアップ層を有する超小型電子パッケージ
JP2017212377A (ja) 半導体装置、半導体装置の製造方法
JP2008270810A (ja) ヒートシンクおよびアースシールドの機能を向上させるための半導体デバイスパッケージ
US8330050B2 (en) Wiring board having heat intercepting member
WO2013047520A1 (ja) 部品内蔵基板実装体及びその製造方法並びに部品内蔵基板
KR100976201B1 (ko) 인쇄회로기판 및 그 제조 방법
JP2017174849A (ja) 半導体装置及び半導体装置の製造方法
JP2008210912A (ja) 半導体装置及びその製造方法
JP4983386B2 (ja) Ｃｏｆ用配線基板
TW201513280A (zh) Ic載板、具有該ic載板的半導體器件及製作方法
JP2007335740A (ja) 半導体装置および半導体装置の製造方法
JP6994342B2 (ja) 電子部品内蔵基板及びその製造方法
JP2006228897A (ja) 半導体装置
JP2022145713A (ja) ベーパーチャンバー製造用金属部材
JP2019029622A (ja) 放熱基板及び放熱基板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181207

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190917

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200227

R150 Certificate of patent or registration of utility model

Ref document number: 6669586

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150