JP5898919B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5898919B2 JP5898919B2 JP2011239377A JP2011239377A JP5898919B2 JP 5898919 B2 JP5898919 B2 JP 5898919B2 JP 2011239377 A JP2011239377 A JP 2011239377A JP 2011239377 A JP2011239377 A JP 2011239377A JP 5898919 B2 JP5898919 B2 JP 5898919B2
- Authority
- JP
- Japan
- Prior art keywords
- heat
- protrusion
- heat sink
- heat radiating
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
- H01L23/4093—Snap-on arrangements, e.g. clips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Cooling Or The Like Of Electrical Apparatus (AREA)
Description
図1(a)に示すように、半導体装置1は、PGA(Pin Grid Array)型の配線基板10と、その配線基板10上に実装された半導体素子20と、半導体素子20の上方に配置された放熱板30と、放熱板30の上方に配置されたヒートシンク40とを有している。
ヒートシンク40は、板状に形成されたベース部41と、ベース部41の上面から上方に突出する複数の放熱フィン42と、ベース部41から側方に突出された取付部43とを有している。このようなヒートシンク40の製造は、例えば鍛造加工や機械切削などにより行うことができる。
図1(b)に示すように、放熱板30のベース部31には、そのベース部31の各辺の中心付近に取付部33が形成されている。すなわち、ベース部31には、4つの取付部33が形成されている。各取付部33の平面形状は、矩形状に形成されている。また、各取付部33には、一側面から取付部33の内側中途まで延びる上記溝部34が形成されている。この溝部34の幅は、上記突起部44の直径と略同じ長さに設定されている。具体的には、溝部34の幅は、突起部44の側面が溝部34の側壁に当接しながら突起部44が溝部34内を移動可能な幅に設定されている。これら複数の取付部33及び溝部34は、放熱板30を平面視した状態で、放熱板30の中心点(ベース部31の中心点)C1を中心にして同心円となる円周上に設けられている。具体的には、複数の取付部33及び溝部34は、放熱板30を平面視した状態で、放熱板30の中心点C1を中心にして点対称となるように設けられている。
まず、図2(a)に示すように、放熱板30の中心点C1とヒートシンク40の中心点C2を一致させ、且つ突起部44が取付部33に干渉しない位置に配置されるように、ヒートシンク40を放熱板30の上面に載置する。このとき、ヒートシンク40の下面が放熱板30の上面に接触されている。続いて、各突起部44を各溝部34の開口端に向かって移動させるように、中心点C2を回転中心にしてヒートシンク40を図中の矢印方向に回転させる。すると、各突起部44が、各取付部33の一側面に形成された開口端から溝部34に侵入し、その溝部34に沿って該溝部34の側壁に当接しながら移動(回転)する。換言すると、上記溝部34は、中心点C1,C2を一致させて矢印方向にヒートシンク40を回転させた場合における突起部44の軌道上に沿って形成されている。そして、図2(b)に示すように、各突起部44が各溝部34の終端部に当接すると、各突起部44が各溝部34の終端部に嵌入(嵌挿)されることになる。このとき、突起部44の侵入方向(図2(a)の実線矢印参照)への移動は、上記終端部を構成する溝部34の側壁によって規制される。また、突起部44の側面と溝部34の側壁とが当接されているため、これら側面及び側壁の間の摩擦力により、各突起部44の上下方向及び侵入方向とは反対方向(破線矢印参照)への移動も抑制される。このように、ヒートシンク40を所定方向に回転させるという簡便な操作によって、ヒートシンク40が放熱板30に取り付けられる(固定される)。このため、ヒートシンク40と放熱板30との取り付けに際して、取り付けのための特別な部品・道具が不要となる。
(1)ヒートシンク40を放熱板30に直接固定するようにした。このため、マザーボード等の実装基板にヒートシンク40を固定するための領域を確保する必要がなくなる。これにより、半導体装置1の小型化を図ることができる。また、ヒートシンク40と放熱板30との接触状態がマザーボードの反りの影響を受けない。このため、仮にマザーボード等の実装基板に反りが生じた場合であっても、放熱板30とヒートシンク40とを面接触させることができる。これにより、放熱板30とヒートシンク40との接触面積を広く確保することができるため、放熱板30からヒートシンク40に効率良く熱を伝導させることができる。この結果、半導体素子20から発生する熱を効率良く放熱することができるため、半導体素子20の温度上昇を好適に抑制することができる。
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・図3(a)に示されるように、突起部44の形状を断面T字状に変更するようにしてもよい。すなわち、例えば取付部43の下面に第1突起部44Aが形成され、その第1突起部44Aの下面に該第1突起部44Aよりも幅の狭い(小径の)第2突起部44Bが形成されている。このとき、図3(b),(c)に示されるように、溝部34の終端部を構成する溝部34の側壁34Sに、上記第1突起部44Aが嵌合される凹部34Aを形成するようにしてもよい。すなわち、凹部34Aの開口径は第1突起部44Aの直径と略同じ長さであり、凹部34Aの深さは第1突起部44Aの厚さと略同じ長さである。ここで、図3(a)は、溝部34の終端部における断面構造を示しており、凹部34Aに第1突起部44Aが嵌合された状態を示している。この図3(a)を参照して上記終端部周辺の構造について詳述すると、溝部34の終端部には、上記凹部34Aと、その凹部34Aの下側に上記第2突起部44Bが嵌挿される溝部34Bとが形成されている。この場合には、上記終端部以外の溝部34の幅は、第1突起部44Aの直径よりも短い長さに設定され、第2突起部44Bの直径と略同じ長さに設定される。このため、図3(c)に示すように、第1突起部44Aが凹部34Aに嵌合されると、その第1突起部44Aの側面が上記終端部以外の溝部34を構成する側壁34Sに当接される。これにより、第1突起部44Aを凹部34Aに嵌合させた後、つまりヒートシンク40を放熱板30に取り付けた後には、ヒートシンク40を回転させようとする外力が加わっても、突起部44(第1突起部44A)の移動が規制される。この結果、ヒートシンク40が放熱板30から抜けることを好適に抑制することができる。
10 配線基板
20 半導体素子
30 放熱板(第1放熱手段)
33 取付部
34 溝部
34A 凹部
34B 溝部
34S 側壁
40 ヒートシンク(第2放熱手段)
42 放熱フィン
43 取付部
44 突起部
44A 第1突起部
44B 第2突起部
44X 凹部
C1,C2 中心点
Claims (6)
- 配線基板と、
前記配線基板上に実装された半導体素子と、
前記半導体素子の上方に配置され、前記半導体素子と熱的に接続され、前記配線基板上に接合された第1放熱手段と、
前記第1放熱手段の上方に配置され、前記第1放熱手段と熱的に接続された第2放熱手段と、を有し、
前記第1放熱手段及び前記第2放熱手段の一方の放熱手段には、前記第1放熱手段及び前記第2放熱手段の他方の放熱手段に向かって突出する突起部が、前記一方の放熱手段を平面視した状態で、前記一方の放熱手段の中心点に対して同心円となる円周上に複数形成され、
前記他方の放熱手段には、内部を前記突起部が移動可能なように形成された溝部が、前記他方の放熱手段を平面視した状態で、前記他方の放熱手段の中心点に対して同心円となる円周上に複数形成され、
前記突起部は、前記一方の放熱手段の一面から突出する第1突起部と、前記第1突起部の一面から突出し、前記第1突起部よりも幅の狭い第2突起部とを有し、
前記溝部の終端部を構成する前記溝部の側壁には、前記第1突起部が嵌合する凹部が形成され、
前記凹部以外の前記溝部の幅は、前記第1突起部の幅よりも狭く設定され、
前記第2放熱手段は、該第2放熱手段の中心点が前記第1放熱手段の中心点に一致した状態で、且つ、前記第1突起部が前記凹部に嵌合された状態で前記第1放熱手段に取り付けられていることを特徴とする半導体装置。 - 前記第1放熱手段には、ベース部と側壁部とによって凹部が形成され、
前記凹部と前記配線基板とによって形成された収容部に前記半導体素子が収容されていることを特徴とする請求項1に記載の半導体装置。 - 前記一方の放熱手段は、前記突起部を有する取付部を有し、
前記他方の放熱手段は、前記溝部を有する取付部を有することを特徴とする請求項1又は2に記載の半導体装置。 - 前記一方の放熱手段は第1ベース部を有し、前記突起部を有する取付部は前記第1ベース部から側方に突出して形成され、
前記他方の放熱手段は第2ベース部を有し、前記溝部を有する取付部は前記第2ベース部から側方に突出して形成されていることを特徴とする請求項3に記載の半導体装置。 - 前記複数の突起部は、前記一方の放熱手段を平面視した状態で、前記一方の放熱手段の中心点に対して点対称となる位置に形成され、
前記複数の溝部は、前記他方の放熱手段を平面視した状態で、前記他方の放熱手段の中心点に対して点対称となる位置に形成されていることを特徴とする請求項1〜4のいずれか1つに記載の半導体装置。 - 前記第2放熱手段は、前記半導体素子から離間する方向に延びるように形成された複数の放熱フィンを有することを特徴とする請求項1〜5のいずれか1つに記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011239377A JP5898919B2 (ja) | 2011-10-31 | 2011-10-31 | 半導体装置 |
US13/661,233 US8648461B2 (en) | 2011-10-31 | 2012-10-26 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011239377A JP5898919B2 (ja) | 2011-10-31 | 2011-10-31 | 半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2013098328A JP2013098328A (ja) | 2013-05-20 |
JP2013098328A5 JP2013098328A5 (ja) | 2014-09-25 |
JP5898919B2 true JP5898919B2 (ja) | 2016-04-06 |
Family
ID=48171545
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011239377A Active JP5898919B2 (ja) | 2011-10-31 | 2011-10-31 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8648461B2 (ja) |
JP (1) | JP5898919B2 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2727445A4 (en) * | 2011-06-28 | 2015-04-15 | Ericsson Telefon Ab L M | ELECTRONIC DEVICE HAVING A HEAT DISSIPATION STRUCTURE |
US9507391B2 (en) * | 2011-11-28 | 2016-11-29 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Heat sink with orientable fins |
WO2013089677A1 (en) * | 2011-12-13 | 2013-06-20 | Intel Corporation | Heat dissipation device loading mechanisms |
JP6036433B2 (ja) * | 2013-03-18 | 2016-11-30 | 富士通株式会社 | 放熱器 |
JP6237006B2 (ja) * | 2013-08-30 | 2017-11-29 | 富士通株式会社 | ヒートシンク及び基板ユニット |
JP6201532B2 (ja) * | 2013-08-30 | 2017-09-27 | 富士電機株式会社 | 半導体装置 |
US9269694B2 (en) | 2013-12-11 | 2016-02-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packages with thermal management features for reduced thermal crosstalk and methods of forming same |
US20150255365A1 (en) * | 2014-03-05 | 2015-09-10 | Nvidia Corporation | Microelectronic package plate with edge recesses for improved alignment |
DE102014205957A1 (de) * | 2014-03-31 | 2015-10-01 | Lemförder Electronic GmbH | Treiberbaugruppe |
JP2016012621A (ja) * | 2014-06-27 | 2016-01-21 | 三星ダイヤモンド工業株式会社 | 光ファイバ保持装置及びこれを有するレーザ発振器 |
JP6217884B2 (ja) * | 2015-09-29 | 2017-10-25 | 三菱電機株式会社 | 半導体装置とその製造方法 |
JP6669586B2 (ja) * | 2016-05-26 | 2020-03-18 | 新光電気工業株式会社 | 半導体装置、半導体装置の製造方法 |
JP6867243B2 (ja) * | 2017-06-26 | 2021-04-28 | 新光電気工業株式会社 | 放熱板及びその製造方法と電子部品装置 |
JP7334433B2 (ja) * | 2019-03-19 | 2023-08-29 | 日本電気株式会社 | 放熱構造及び電子部品 |
FR3103582B1 (fr) * | 2019-11-21 | 2022-12-16 | Safran Electronics & Defense | Calculateur embarqué avec entreproseur sur la puce microprocesseur |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01127250U (ja) * | 1988-02-23 | 1989-08-31 | ||
JPH0265349U (ja) * | 1988-11-04 | 1990-05-16 | ||
JP2501583Y2 (ja) * | 1990-03-23 | 1996-06-19 | 日本電気株式会社 | Lsiのヒ―トシンク取付構造 |
JPH04137062U (ja) * | 1991-06-12 | 1992-12-21 | 株式会社ゼクセル | パワートランジスタユニツト |
JPH04137061U (ja) * | 1991-06-17 | 1992-12-21 | 日本電気株式会社 | ヒートシンクの取付構造 |
JP2902531B2 (ja) * | 1992-12-25 | 1999-06-07 | 富士通株式会社 | 半導体装置の放熱装置 |
JP3249777B2 (ja) * | 1998-04-20 | 2002-01-21 | 富士通株式会社 | ヒートシンク |
JP3149847B2 (ja) * | 1998-04-20 | 2001-03-26 | 富士通株式会社 | ヒートシンク |
US6093961A (en) * | 1999-02-24 | 2000-07-25 | Chip Coolers, Inc. | Heat sink assembly manufactured of thermally conductive polymer material with insert molded metal attachment |
KR100457220B1 (ko) * | 2002-02-27 | 2004-11-16 | 잘만테크 주식회사 | 칩셋 냉각용 히트싱크장치 |
US7190586B2 (en) * | 2004-03-03 | 2007-03-13 | Hewlett-Packard Development Company, L.P. | Heat sink retention assembly and related methods |
JP4986435B2 (ja) * | 2005-10-12 | 2012-07-25 | 株式会社ソニー・コンピュータエンタテインメント | 半導体装置、半導体装置の作成方法 |
JP2007165486A (ja) * | 2005-12-12 | 2007-06-28 | Shinko Electric Ind Co Ltd | 放熱板及び半導体装置 |
US7564687B2 (en) * | 2007-03-22 | 2009-07-21 | Fu Zhun Precision Industry (Shen Zhen) Co., Ltd. | Heat dissipation device having a fixing base |
JP5009085B2 (ja) | 2007-08-09 | 2012-08-22 | 新光電気工業株式会社 | 半導体装置 |
CN102938997A (zh) * | 2011-08-16 | 2013-02-20 | 鸿富锦精密工业(深圳)有限公司 | 散热装置 |
-
2011
- 2011-10-31 JP JP2011239377A patent/JP5898919B2/ja active Active
-
2012
- 2012-10-26 US US13/661,233 patent/US8648461B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20130105964A1 (en) | 2013-05-02 |
JP2013098328A (ja) | 2013-05-20 |
US8648461B2 (en) | 2014-02-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5898919B2 (ja) | 半導体装置 | |
JP5779042B2 (ja) | 半導体装置 | |
JP5733893B2 (ja) | 電子部品装置 | |
US7361986B2 (en) | Heat stud for stacked chip package | |
KR101550847B1 (ko) | 열 분산기를 구비한 멀티-다이 반도체 패키지 | |
JP5081578B2 (ja) | 樹脂封止型半導体装置 | |
CN106057747B (zh) | 包括散热器的半导体封装件及其制造方法 | |
US10770435B2 (en) | Apparatuses and methods for semiconductor die heat dissipation | |
TWI506743B (zh) | 半導體裝置的熱能管理結構及其製造方法 | |
JP2016092300A (ja) | 半導体装置及び半導体装置の製造方法 | |
CN113035786A (zh) | 半导体结构及其制造方法 | |
US20140118951A1 (en) | Interposer and package on package structure | |
TW202203394A (zh) | 半導體封裝 | |
JP2008016653A (ja) | 半導体パッケージ、その製造方法、プリント基板及び電子機器 | |
KR101069288B1 (ko) | 반도체 패키지 | |
KR20200033131A (ko) | 반도체 패키지 시스템 | |
KR20220077194A (ko) | 반도체 패키지 | |
KR101459566B1 (ko) | 히트슬러그, 그 히트슬러그를 포함한 반도체 패키지 및 그 제조방법 | |
JP2011249398A (ja) | 回路装置 | |
US11973000B2 (en) | Heat dissipation plate and semiconductor device | |
TWI790054B (zh) | 天線整合式封裝結構 | |
KR20240035240A (ko) | 반도체 패키지 | |
CN118486660A (zh) | 电子封装件及其制法 | |
CN117855163A (zh) | 封装结构及其形成方法 | |
JP2012256935A (ja) | 樹脂封止型半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140808 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140808 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150917 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150929 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160223 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160307 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5898919 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |