JP2022035806A - 半導体パッケージ、半導体装置、半導体パッケージ搭載機器、及び半導体装置搭載機器 - Google Patents

半導体パッケージ、半導体装置、半導体パッケージ搭載機器、及び半導体装置搭載機器 Download PDF

Info

Publication number
JP2022035806A
JP2022035806A JP2020140366A JP2020140366A JP2022035806A JP 2022035806 A JP2022035806 A JP 2022035806A JP 2020140366 A JP2020140366 A JP 2020140366A JP 2020140366 A JP2020140366 A JP 2020140366A JP 2022035806 A JP2022035806 A JP 2022035806A
Authority
JP
Japan
Prior art keywords
metal
metal film
module substrate
surface portion
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020140366A
Other languages
English (en)
Inventor
将夫 近藤
Masao Kondo
健次 佐々木
Kenji Sasaki
茂樹 小屋
Shigeki Koya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2020140366A priority Critical patent/JP2022035806A/ja
Priority to US17/370,953 priority patent/US11984380B2/en
Priority to CN202110953784.XA priority patent/CN114078792A/zh
Publication of JP2022035806A publication Critical patent/JP2022035806A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H01L2224/17519—Bump connectors having different functions including bump connectors providing primarily thermal dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/16153—Cap enclosing a plurality of side-by-side cavities [e.g. E-shaped cap]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/1631—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/1632—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/164—Material
    • H01L2924/165—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Dispersion Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

【課題】半導体チップからの放熱性を高めることが可能な半導体パッケージを提供する。【解決手段】相互に反対方向を向く上面及び下面を有するモジュール基板と、複数のバンプが設けられた半導体チップが、モジュール基板の上面にバンプを介して実装されている。モジュール基板は、下面及び内層の少なくとも一方に配置された第１金属膜を含む。第１金属膜は、バンプに電気的に接続されるとともに、モジュール基板の側面まで達している。金属部材の天面部が、モジュール基板の上面を高さの基準として半導体チップより高い位置に配置されている。天面部は、平面視において半導体チップを包含している。金属部材は、天面部からモジュール基板に向かって延びる側面部を有する。側面部は、モジュール基板の側面において第１金属膜に熱結合している。【選択図】図１

Description

本発明は、半導体パッケージ、半導体装置、半導体パッケージ搭載機器、及び半導体装置搭載機器に関する。
携帯端末等の送信回路のパワーアンプに半導体パッケージが用いられる。半導体パッケージは、モジュール基板と、それに実装された半導体チップ及び表面実装部品等を含む。半導体チップは、トランジスタ等のデバイス形成面に設けられた複数のバンプを介してモジュール基板に実装される。半導体パッケージは、親基板に実装されて、電源や他の電子回路に接続される。
半導体チップに形成されたトランジスタは増幅動作によって自己発熱し、温度の上昇とともにトランジスタの性能が劣化する。トランジスタの性能の劣化を抑制するために、発熱源であるトランジスタから半導体チップ及び半導体パッケージの外に効率的に放熱することが好ましい。半導体パッケージを親基板（ベース基板）に実装した構成では、半導体チップで発生した熱がモジュール基板を通って親基板まで伝導され、親基板から放熱される。
特開２００６－１２０９９６号公報
増幅回路の出力が高くなり、かつ動作周波数が高くなると、トランジスタからの発熱量が大きくなるため、半導体チップからの放熱性をさらに高めることが望まれる。一般に、半導体チップからの熱は、殆どが親基板を経由して放熱されるので、親基板から外部、すなわち装置の筐体や環境への放熱性を高めることが重要となっている。
しかし、一般の携帯端末等では、親基板と筐体との間で十分な熱伝導が得られるような設計がなされているとはいえない。また、親基板は、筐体内の狭い空間に閉じ込められているため、空気の対流による十分な放熱量を確保することも困難である。
本発明の目的は、半導体チップからの放熱性を高めることが可能な半導体パッケージ、半導体装置、半導体パッケージ搭載機器、及び半導体装置搭載機器を提供することである。
本発明の一観点によると、
相互に反対方向を向く上面及び下面を有するモジュール基板と、
複数のバンプが設けられ、前記モジュール基板の上面に前記バンプを介して実装された半導体チップと
を備え、
前記モジュール基板は、前記モジュール基板の下面及び内層の少なくとも一方に配置された第１金属膜を含み、前記第１金属膜は、前記バンプに電気的に接続されるとともに、前記モジュール基板の側面まで達しており、
さらに、
前記モジュール基板の上面を高さの基準として前記半導体チップより高い位置に配置され、平面視において前記半導体チップを包含している天面部、及び前記天面部から前記モジュール基板に向かって延びる側面部を有する金属部材を備え、
前記側面部は、前記モジュール基板の側面において前記第１金属膜に熱結合している半導体パッケージが提供される。
本発明の他の観点によると、
相互に反対方向を向く上面及び下面を有するモジュール基板と、
複数のバンプが設けられ、前記モジュール基板の上面に前記バンプを介して実装された半導体チップと
を備え、
前記モジュール基板は、
平面視において前記半導体チップと重ならない領域の上面に配置された金属パッドと、
前記モジュール基板の下面及び内層の少なくとも一方に配置された第１金属膜と、
平面視において前記半導体チップと重なる位置に配置され、前記モジュール基板の上面から下面まで達し、前記バンプに電気的に接続されたビア導体と
を含み、
前記金属パッドは、前記第１金属膜を介して前記ビア導体に電気的に接続されており、
さらに、
前記モジュール基板の上面を高さの基準として前記半導体チップより高い位置に配置され、平面視において前記半導体チップを包含している天面部、及び前記天面部から前記モジュール基板に向かって延びる側面部を有する金属部材を備え、
前記側面部は、前記金属パッドに熱結合している半導体パッケージが提供される。
本発明のさらに他の観点によると、
相互に反対方向を向く上面及び下面を有するモジュール基板、及び前記モジュール基板の上面に実装された半導体チップを含む半導体パッケージと、
相互に反対方向を向く上面及び下面を有し、上面に前記半導体パッケージを実装する親基板と
を備え、
前記親基板は、上面のうち前記半導体パッケージと重ならない領域に配置された金属パッドと、前記親基板の下面及び内層の少なくとも一方に配置された第２金属膜とを含み、前記半導体パッケージと前記金属パッドとは前記第２金属膜を介して電気的に接続されており、
さらに、
前記親基板の上面を高さの基準として前記半導体パッケージより高い位置に配置され、かつ平面視において前記半導体パッケージを包含している天面部、及び前記天面部から前記親基板に向かって延びる側面部を有する金属部材を備え、
前記側面部は、前記金属パッドに熱結合している半導体装置が提供される。
本発明のさらに他の観点によると、
上述の半導体パッケージと、
前記半導体パッケージを収容する筐体と、
前記天面部を前記筐体に熱結合させる熱結合部材と
を備えた半導体パッケージ搭載機器が提供される。
本発明のさらに他の観点によると、
上述の半導体装置と、
前記半導体装置を収容する筐体と、
前記天面部を前記筐体に熱結合させる熱結合部材と
を備えた半導体装置搭載機器が提供される。
半導体チップから第１金属膜または第２金属膜、及び金属部材の側面部を経由して天面部まで至る伝熱経路が形成される。天面部を、半導体チップからヒートシンクに至る伝熱経路の一部として利用することが可能になる。その結果、半導体チップからの放熱性を高めることができる。
図１は、第１実施例による半導体パッケージの断面図である。 図２は、第１実施例による半導体パッケージの各構成要素の平面視における位置関係を示す図である。 図３は、第１実施例による半導体パッケージを搭載した半導体パッケージ搭載機器の部分断面図である。 図４は、第１実施例の変形例による半導体パッケージの断面図である。 図５は、第１実施例の他の変形例による半導体パッケージの概略斜視図である。 図６は、第２実施例による半導体パッケージの断面図である。 図７は、第２実施例の変形例による半導体パッケージの断面図である。 図８は、第３実施例による半導体パッケージの断面図である。 図９は、第３実施例による半導体パッケージの各構成要素の平面視における位置関係を示す図である。 図１０は、第４実施例による半導体パッケージの断面図である。 図１１は、第４実施例による半導体パッケージを親基板に実装し、筐体に収容した状態の断面図である。 図１２は、第５実施例による半導体パッケージの断面図である。 図１３は、第６実施例による半導体パッケージの断面図である。 図１４は、第７実施例による半導体装置の断面図である。 図１５は、第７実施例の変形例による半導体装置の断面図である。 図１６は、第７実施例の他の変形例による半導体装置の断面図である。 図１７は、第８実施例による半導体装置の断面図である。 図１８は、第８実施例の変形例による半導体装置の断面図である。 図１９は、第９実施例による半導体パッケージ搭載機器の断面図である。 図２０は、第９実施例の変形例による半導体パッケージ搭載機器の断面図である。 図２１は、第１０実施例による半導体装置搭載機器の断面図である。 図２２は、第１１実施例による半導体装置搭載機器の断面図である。 図２３は、第１２実施例による増幅回路のブロック図である。
［第１実施例］
図１から図３までの図面を参照して、第１実施例による半導体パッケージ、及び半導体パッケージ搭載機器について説明する。
図１は、第１実施例による半導体パッケージ１０の断面図である。第１実施例による半導体パッケージ１０は、モジュール基板１２、複数の半導体チップ１４、及び金属部材３０を含む。モジュール基板１２は、相互に反対方向を向く上面１２Ｕ及び下面１２Ｌを有する。複数の半導体チップ１４の各々のデバイス形成面に複数のバンプ１５が設けられている。複数の半導体チップ１４は、複数のバンプ１５を介してモジュール基板１２の上面１２Ｕにフェイスダウン実装されている。半導体チップ１４のデバイス形成面に複数のトランジスタが形成されており、複数のトランジスタが発熱源１７となる。
なお、１つの半導体チップ１４をモジュール基板１２に実装した構成としてもよい。モジュール基板１２の上面１２Ｕに、さらに、インダクタ、キャパシタ等の複数の表面実装部品１６が実装されている。
モジュール基板１２の上面１２Ｕに、複数の金属パッド２０、２１が設けられている。半導体チップ１４の複数のバンプ１５は、複数の金属パッド２０にハンダ等により接続されている。複数の表面実装部品１６は、他の複数の金属パッド２１にハンダ等により接続されている。
モジュール基板１２の内層に、グランドプレーンとしての複数の第１金属膜２２が配置されている。モジュール基板１２として、例えば、多層プリント基板が用いられる。モジュール基板１２の内層には、第１金属膜２２以外の他の複数の金属配線、金属膜等も配置されている。
複数の第１金属膜２２は、平面視において半導体チップ１４と重なる領域内で、モジュール基板１２内に配置された複数のビア導体２３を介して一部の金属パッド２０に接続されている。すなわち、第１金属膜２２は、半導体チップ１４の一部のバンプ１５に電気的に接続されている。第１金属膜２２が電気的に接続されているバンプ１５は、例えば、半導体チップ１４のグランド用のバンプである。第１金属膜２２は、平面視において半導体チップ１４と重なる位置から、表面実装部品１６と重なる領域を通過して、モジュール基板１２の側面まで広がっており、第１金属膜２２の端面がモジュール基板１２の側面に露出している。
モジュール基板１２の下面１２Ｌに、金属パッド２５、２６が設けられている。第１金属膜２２と半導体チップ１４のバンプ１５とを接続するビア導体２３は、モジュール基板１２の上面１２Ｕから下面１２Ｌまで達し、下面１２Ｌに設けられた金属パッド２５に接続されている。複数の第１金属膜２２は、モジュール基板１２の側面の近傍で、複数のビア導体２４によって相互に接続されている。複数のビア導体２４は、モジュール基板１２の上面１２Ｕ及び下面１２Ｌまで達し、上面１２Ｕ及び下面１２Ｌのそれぞれに配置された金属膜に接続されている。
複数のビア導体２３、２４は、例えばモジュール基板１２を貫通するスルーホールビアを埋め込む金属部材で形成してもよいし、モジュール基板１２内の配線層と、配線層間の絶縁膜に設けられたインナービアを埋め込む金属部材とで形成してもよい。第１金属膜２２、上面１２Ｕの金属パッド２０、２１、下面１２Ｌの金属パッド２５、２６、ビア導体２３、２４、及びその他の金属配線や金属膜には、例えば銅を用いることができる。
第１金属膜２２をモジュール基板１２の下面１２Ｌに配置してもよいし、複数の第１金属膜２２を、モジュール基板１２の内層と下面１２Ｌとの両方に配置してもよい。すなわち、第１金属膜２２は、モジュール基板１２の内層及び下面１２Ｌの少なくとも一方に配置すればよい。
複数の半導体チップ１４及び複数の表面実装部品１６が、封止樹脂１９で封止されている。モジュール基板１２の側面に、側面金属膜２７が配置されている。側面金属膜２７は、例えば、銅をメッキすることにより形成される。側面金属膜２７は、モジュール基板１２の側面において第１金属膜２２に接続されている。
キャップ状の金属部材３０が、封止樹脂１９側からモジュール基板１２に被せられている。金属部材３０は、モジュール基板１２の上面１２Ｕを高さの基準として半導体チップ１４より高い位置に配置された天面部３０Ｔ、及び天面部３０Ｔからモジュール基板１２に向かって延びる側面部３０Ｓを有する。平面視において、天面部３０Ｔは複数の半導体チップ１４を包含している。
金属部材３０の側面部３０Ｓが、熱伝導接合材３２によって側面金属膜２７に固定されている。熱伝導接合材３２として、例えばハンダ、熱伝導ペースト等を用いることができる。これにより、金属部材３０の側面部３０Ｓは、モジュール基板１２の側面において、熱伝導接合材３２及び側面金属膜２７を介して第１金属膜２２に熱結合する。ここで、「熱結合する」とは、２つの部材が、モジュール基板１２の絶縁層や封止樹脂等の絶縁材料を介することなく、絶縁材料に比べて熱伝導率が十分高い材料を介して結合すること、または直接結合することを意味する。例えば、２つの部材が、熱伝導率が１０Ｗ／ｍ・Ｋ以上の材料のみを介して結合している場合、この２つの部材は熱結合しているということができる。また、２つの導電部材が電気的に接続されている場合、この２つの導電部材は熱結合しているといえる。
図２は、第１実施例による半導体パッケージ１０の各構成要素の平面視における位置関係を示す図である。図２において、信号配線の記載を省略しており、金属部材３０の側面部３０Ｓ、及び第１金属膜２２にハッチングを付している。なお、図２には、図１に示した３層の第１金属膜２２のうち１層の第１金属膜２２を示している。長方形のモジュール基板１２の内層に第１金属膜２２が配置されている。第１金属膜２２は、モジュール基板１２の４つの頂点に対応する位置で正方形状に切り落された外形を有し、切り落とされた箇所以外の縁は、モジュール基板１２の４つ側面に露出している。第１金属膜２２の中央に、長方形状の開口２２Ａが設けられている。開口２２Ａの内部に、例えば信号配線が配置される。
平面視において開口２２Ａを挟むように２つの半導体チップ１４が配置されている。さらに、モジュール基板１２に複数の表面実装部品１６が実装されている。例えば、１つの表面実装部品１６は開口２２Ａ内に配置されており、他の複数の表面実装部品１６は、第１金属膜２２と重なる位置に配置されている。半導体チップ１４に複数のバンプ１５が設けられている。平面視において半導体チップ１４の内側に複数のビア導体２３が配置されており、モジュール基板１２の側面のやや内側に、複数のビア導体２４が配置されている。一部のバンプ１５は、それぞれ平面視においてビア導体２３と重なる位置に配置されている。
モジュール基板１２の４つの側面に、それぞれ側面金属膜２７が配置されている。側面金属膜２７は、第１金属膜２２に接続されている。金属部材３０の側面部３０Ｓは、平面視においてモジュール基板１２を四方から取り囲んでいる。側面部３０Ｓは、モジュール基板１２の４つの側面において、熱伝導接合材３２により側面金属膜２７に接続されている。
図３は、第１実施例による半導体パッケージ１０を搭載した半導体パッケージ搭載機器の部分断面図である。半導体パッケージ搭載機器は、例えば携帯端末である。親基板６０が、相互に反対方向を向く上面６０Ｕ及び下面６０Ｌを有する。親基板６０の上面６０Ｕに複数の金属パッド６５、６６、６７が設けられている。金属パッド６５は、平面視において半導体チップ１４と重なり、金属パッド６７は、平面視においてモジュール基板１２の側面と重なる。
モジュール基板１２に設けられた複数の金属パッド２５が、親基板６０の上面６０Ｕの金属パッド６５にハンダ７０により接続されている。さらに、半導体パッケージ１０の複数の金属パッド２６が、それぞれ親基板６０に設けられた金属パッド６６または６７に、ハンダ７１または７２により接続されている。半導体パッケージ１０の金属パッド２５、２６を親基板６０の金属パッド６５、６６、６７に接続することにより、半導体パッケージ１０が親基板６０に実装されている。
親基板６０の内層及び下面６０Ｌに複数の第２金属膜６１が配置されている。複数の第２金属膜６１は、上面６０Ｕから下面６０Ｌに至る複数のビア導体６３によって相互に接続されるとともに、上面６０Ｕの金属パッド６５に接続されている。
半導体パッケージ１０及び親基板６０が、筐体９０に収容されている。筐体９０の一部は、例えばアルミニウム等の金属で形成されている。金属部材３０の天面部３０Ｔが、熱結合部材９１によって筐体９０の内側の表面、例えば金属部分の内側の表面に取り付けられている。金属部材３０は、熱結合部材９１を介して筐体９０に熱結合する。熱結合部材９１として、例えば熱伝導ペースト、熱伝導シート等を用いることができる。
次に、比較例による半導体パッケージ搭載機器と比較して、第１実施例の優れた効果について説明する。
比較例による半導体パッケージ搭載機器においては、側面金属膜２７、熱伝導接合材３２（図１、図２）、熱結合部材９１（図３）等が配置されていない。このため、比較例においては伝熱経路９５（図３）が形成されない。発熱源１７で発生した熱は、バンプ１５、上面１２Ｕの金属パッド２０、ビア導体２３、下面１２Ｌの金属パッド２５、ハンダ７０、親基板６０の金属パッド６５、ビア導体６３を介して親基板６０の内層及び下面６０Ｌに配置された第２金属膜６１に伝導される。親基板６０から筐体９０や機器外の部材への十分な伝熱経路が確保されているとは限らない。
これに対して第１実施例による半導体パッケージ１０においては、半導体チップ１４の発熱源１７から、バンプ１５、金属パッド２０、ビア導体２３、第１金属膜２２、側面金属膜２７、熱伝導接合材３２、金属部材３０、及び熱結合部材９１を介して筐体９０に至る伝熱経路９５が形成される。発熱源１７で発生した熱が、この伝熱経路９５を通って筐体９０まで伝導され、筐体９０がヒートシンクとして機能する。このように、第１実施例では、発熱源１７からヒートシンクまでの熱抵抗の小さな伝熱経路９５が確保される。このため、半導体チップ１４の過度の温度上昇を抑制することができ、その結果、半導体チップ１４の自己発熱による性能劣化を抑制することができる。
さらに、第１実施例では、金属部材３０がモジュール基板１２の側面に取り付けられている、金属部材３０を取り付けるための領域をモジュール基板１２の上面１２Ｕに確保する必要がない。このため、モジュール基板１２の寸法を小さくすることができる。
次に、図４を参照して第１実施例の変形例について説明する。
図４は、第１実施例の変形例による半導体パッケージ１０の断面図である。第１実施例による半導体パッケージ１０（図１）では、半導体チップ１４からモジュール基板１２の側面までを最短距離で結ぶ線上に表面実装部品１６が配置されている。これに対して本変形例では、半導体チップ１４からモジュール基板１２の側面までを最短距離で結ぶ線上に、表面実装部品１６が配置されていない。半導体チップ１４からモジュール基板１２の側面までの最短距離は、第１実施例（図１、図３）の場合より短い。このため、半導体チップ１４から金属部材３０の側面部３０Ｓまでの伝熱経路９５が、第１実施例（図１、図３）の場合より短くなる。
本変形例では、第１実施例と比べて伝熱経路９５が短くなるため、半導体チップ１４から金属部材３０までの伝熱経路９５の熱抵抗が小さくなる。その結果、半導体チップ１４の発熱源１７で発生した熱を、より効率的にヒートシンクである筐体９０（図３）まで伝導させることができる。これにより、半導体チップ１４からの放熱性を高めることができる。
次に、図５を参照して第１実施例の他の変形例による半導体パッケージ１０について説明する。
図５は、第１実施例の他の変形例による半導体パッケージ１０の概略斜視図である。第１実施例では、金属部材３０の側面部３０Ｓ（図２）が、モジュール基板１２を四方から取り囲んでいる。これに対して本変形例では、金属部材３０の側面部３０Ｓが、モジュール基板１２の相互に反対方向を向く２つの側面に対向する位置に配置されており、他の２つの側面に対向する位置には側面部３０Ｓは配置されていない。すなわち、金属部材３０は、長方形または正方形の天面部３０Ｔと、相互に反対側の２つのそれぞれの縁で折れ曲がってモジュール基板１２に向かう２つの側面部３０Ｓとで構成される。
本変形例のように、モジュール基板１２の４つの側面のうち２つの側面において、第１金属膜２２（図１）と金属部材３０の側面部３０Ｓ（図１）とを熱結合させてもよい。その他の構成として、モジュール基板１２の４つの側面のうち３つの側面において、第１金属膜２２（図１）と金属部材３０の側面部３０Ｓ（図１）とを熱結合させてもよい。また、必ずしも、モジュール基板１２のそれぞれの側面の一端から他端までのほぼ全域に亘って、第１金属膜２２（図１）と金属部材３０の側面部３０Ｓ（図１）とを熱結合させる必要はない。モジュール基板１２の側面のそれぞれの周方向の一部の領域において、第１金属膜２２（図１）と金属部材３０の側面部３０Ｓ（図１）とを熱結合させてもよい。
［第２実施例］
次に、図６を参照して第２実施例による半導体パッケージについて説明する。以下、第１実施例による半導体パッケージ１０（図１、図２、図３）と共通の構成については説明を省略する。
図６は、第２実施例による半導体パッケージ１０の断面図である。第１実施例では、半導体チップ１４（図１）のデバイス形成面とは反対側の面が封止樹脂１９で覆われている。これに対して第２実施例では、半導体チップ１４のデバイス形成面（モジュール基板１２を向く面）とは反対側の面に、背面金属膜４０が配置されている。背面金属膜４０には、例えば銅を用いることができる。
複数の半導体チップ１４の背面金属膜４０の上に、１枚のプリント基板４１が配置されている。プリント基板４１の、半導体チップ１４を向く面、及びその反対側の面に、それぞれ金属膜４２、４３が設けられている。プリント基板４１の内部に、一方の面から他方の面まで達する複数のビア導体４４が配置されている。背面金属膜４０が、ハンダ４５によってプリント基板４１の金属膜４２に接続されている。プリント基板４１の反対側の金属膜４３は、封止樹脂１９で覆われておらず、封止樹脂１９から露出している。
プリント基板４１の金属膜４３は、ハンダ４６により金属部材３０の天面部３０Ｔの内側の表面に接続されている。このように、プリント基板４１は、背面金属膜４０と天面部３０Ｔとの間に配置されており、一方の表面から他方の表面まで至る金属部分、すなわち金属膜４２、４３及び複数のビア導体４４を含む。天面部３０Ｔは、プリント基板４１の金属部分を介して背面金属膜４０に熱結合している。半導体チップ１４の発熱源１７から、半導体チップ１４の半導体基板、背面金属膜４０、ハンダ４５、プリント基板４１の金属部分、及びハンダ４６を通って天面部３０Ｔに至る伝熱経路９６が形成される。半導体チップ１４の半導体基板の熱伝導率は、銅やアルミニウム等の金属に比べると低いが、周囲の封止樹脂１９等の絶縁性樹脂材料に比べると十分高い。このため、半導体チップ１４の半導体基板は、伝熱経路９６の一部として機能する。
次に、第２実施例の優れた効果について説明する。
第２実施例では、半導体チップ１４の発熱源１７から金属部材３０を通って筐体９０（図３）に至る伝熱経路として、モジュール基板１２内を通る伝熱経路９５と、半導体チップ１４の半導体基板内及びプリント基板４１を通る伝熱経路９６とが形成される。このため、第１実施例の場合と比べて発熱源１７からの放熱性をさらに高めることができる。
次に、図７を参照して第２実施例の変形例による半導体パッケージについて説明する。
図７は、第２実施例の変形例による半導体パッケージ１０の断面図である。本変形例では、第２実施例による半導体パッケージ１０に用いられているプリント基板４１（図６）に代えて、伝熱板４７が半導体チップ１４と金属部材３０の天面部３０Ｔとの間に配置されている。伝熱板４７として、例えば銅等の金属板が用いられる。天面部３０Ｔは、伝熱板４７を介して背面金属膜４０に熱結合している。本変形例では、伝熱板４７が伝熱経路９６の一部を構成するため、第２実施例と同様に、発熱源１７からの放熱性を高めることができる。
次に、第２実施例の他の変形例について説明する。天面部３０Ｔと半導体チップ１４と間に、第２実施例（図６）ではプリント基板４１が配置されており、第２実施例の変形例（図７）では伝熱板４７が配置されている。他の変形例として、プリント基板４１や伝熱板４７を配置することなく、背面金属膜４０と天面部３０Ｔとをハンダによって直接接続してもよい。背面金属膜４０を天面部３０Ｔに接続する前の状態では背面金属膜４０が封止樹脂１９から露出している。本変形例では、背面金属膜４０がハンダを介して天面部３０Ｔに熱結合する。本変形例においても、発熱源１７からの放熱性を高めることができる。
［第３実施例］
次に、図８及び図９を参照して第３実施例による半導体パッケージについて説明する。以下、第１実施例による半導体パッケージ１０（図１、図２、図３）と共通の構成については説明を省略する。
図８は、第３実施例による半導体パッケージ１０の断面図である。図９は、第３実施例による半導体パッケージ１０の各構成要素の平面視における位置関係を示す図である。第１実施例（図１）では、１枚のモジュール基板１２に１つの金属部材３０が装着されている。これに対して第３実施例では、２枚のモジュール基板１２が１つの金属部材３０に装着されている。図９において、金属部材３０の側面部３０Ｓ、及び第１金属膜２２にハッチングを付している。
平面視において２枚のモジュール基板１２が、１つの側面同士を対向させて共通の仮想平面上に配置されている。２枚のモジュール基板１２の各々に、複数の半導体チップ１４及び複数の表面実装部品１６が実装されている。モジュール基板１２、半導体チップ１４、及び表面実装部品１６を含むモジュール構成は、第１実施例による半導体パッケージ１０のモジュール基板１２、半導体チップ１４、及び表面実装部品１６のモジュール構成と同一である。
金属部材３０は、２枚のモジュール基板１２に対応して２つの天面部３０Ｔを有する。２つの天面部３０Ｔのそれぞれに側面部３０Ｓが連続している。２つの天面部３０Ｔのそれぞれに連続する側面部３０Ｓは、対応するモジュール基板１２を平面視において四方から取り囲んでいる。２枚のモジュール基板１２の間に位置する２つの側面部３０Ｓは、その下端において相互に連続している。すなわち、金属部材３０は２つの凹部を有しており、２つの凹部にそれぞれモジュール基板１２が収容されている。金属部材３０は、例えば１枚の金属板をプレス加工することにより形成される。２枚のモジュール基板１２を含む半導体パッケージ１０が親基板６０に実装されている。
次に、第３実施例の優れた効果について説明する。
第３実施例においても、第１実施例と同様に金属部材３０の天面部３０Ｔを筐体に熱結合させることにより、半導体チップ１４から金属部材３０を通して筐体に至る伝熱経路を確保することができる。これにより、半導体チップ１４の過度の温度上昇による性能劣化を抑制することができる。さらに、２枚のモジュール基板１２が１つの金属部材３０に収容されているため、２枚のモジュール基板１２を別々に金属部材に収容する構成と比べて、親基板６０上での専有面積を低減することができる。
［第４実施例］
次に、図１０及び図１１を参照して第４実施例による半導体パッケージについて説明する。以下、第１実施例による半導体パッケージ１０（図１、図２、図３）と共通の構成については説明を省略する。
図１０は、第４実施例による半導体パッケージ１０の断面図である。第１実施例では、半導体パッケージ１０（図１）の金属部材３０として金属キャップを用いている。これに対して第４実施例では、金属部材３０として、封止樹脂１９の表面及びモジュール基板１２の側面を覆う金属製の被覆膜が用いられる。この被覆膜は、真空蒸着またはメッキ等により形成することができる。また、真空蒸着した金属膜の上にメッキを施すことにより、被覆膜を形成してもよい。
金属部材３０の天面部３０Ｔが、封止樹脂１９の天面を覆い、側面部３０Ｓが、封止樹脂１９の側面及びモジュール基板１２の側面を覆う。側面部３０Ｓは、モジュール基板１２の側面において第１金属膜２２の端面に直接接続されている。
図１１は、第４実施例による半導体パッケージ１０を親基板６０に実装し、筐体９０に収容した状態の断面図である。１枚の親基板６０に、２つの半導体パッケージ１０が実装されている。２つの半導体パッケージ１０の天面部３０Ｔが、それぞれハンダ等の熱結合部材９１を介して筐体９０に熱結合している。半導体チップ１４の発熱源１７から複数のバンプ１５、モジュール基板１２の上面１２Ｕに配置された金属パッド２０、複数のビア導体２３、複数の第１金属膜２２、金属部材３０、及び熱結合部材９１を通って筐体９０に至る伝熱経路９５が形成される。
次に、第４実施例の優れた効果について説明する。
半導体パッケージ１０のそれぞれについて伝熱経路９５が確保されるため、第１実施例と同様に、半導体チップ１４の過度の温度上昇による性能劣化を抑制することができる。第１実施例では、モジュール基板１２を金属キャップからなる金属部材３０の凹部に収容するための機械的な組み立て工程が必要である。この組み立て工程には、高い位置合わせ精度が要求される。これに対して第４実施例では、金属部材３０を真空蒸着またはメッキで形成するため、高い位置合わせ精度が要求される機械的な組み立て工程が不要である。
［第５実施例］
次に、図１２を参照して第５実施例による半導体パッケージについて説明する。以下、第４実施例による半導体パッケージ１０（図１０、図１１）と共通の構成については説明を省略する。
図１２は、第５実施例による半導体パッケージ１０の断面図である。第５実施例においては、半導体チップ１４のデバイス形成面（モジュール基板１２を向く面）とは反対側の面に背面金属膜４０が配置されている。半導体チップ１４を封止する封止樹脂１９に、封止樹脂１９の天面から背面金属膜４０まで達する複数の開口１９Ａが設けられている。金属部材３０は、封止樹脂１９に設けられた複数の開口１９Ａを通って背面金属膜４０に接続されている。これにより、金属部材３０は背面金属膜４０に熱結合する。
次に、第５実施例の優れた効果について説明する。
第５実施例では、モジュール基板１２内を通過する伝熱経路９５に加えて、発熱源１７から半導体チップ１４の半導体基板及び背面金属膜４０を通って金属部材３０の天面部３０Ｔに至る伝熱経路９６が形成される。このため、第４実施例（図１０）と比べて、発熱源１７からの放熱性をさらに高めることができる。
［第６実施例］
次に、図１３を参照して第６実施例による半導体パッケージについて説明する。以下、第１実施例による半導体パッケージ１０（図１、図２、図３）と共通の構成については説明を省略する。
図１３は、第６実施例による半導体パッケージ１０及び筐体９０の断面図である。第１実施例（図１）では、金属部材３０の側面部３０Ｓが、モジュール基板１２の側面において第１金属膜２２に熱結合している。これに対して第６実施例では、金属部材３０の側面部３０Ｓが、モジュール基板１２の側面ではなく、上面１２Ｕに配置された金属パッド２８を介して第１金属膜２２に熱結合している。
第１実施例（図１）では、封止樹脂１９がモジュール基板１２の上面１２Ｕの全域を覆っているが、第６実施例では、モジュール基板１２の上面１２Ｕの周縁部に、封止樹脂１９で覆われていない領域が残されている。モジュール基板１２の上面１２Ｕのうち、半導体チップ１４と重ならず、封止樹脂１９で覆われていない領域に金属パッド２８が配置されている。金属パッド２８は、平面視において封止樹脂１９を取り囲んでいる。
金属パッド２８は、ビア導体２４を介して内層の第１金属膜２２に接続されている。第１金属膜２２は、第１実施例（図１）の場合と同様に、ビア導体２３及び金属パッド２０を介して半導体チップ１４のバンプ１５に接続されている。金属部材３０の側面部３０Ｓのモジュール基板１２側の端部（下端）が外側に向かって湾曲しており、モジュール基板１２に対向する面が、ハンダ、熱伝導ペースト等の熱伝導接合材３２によって金属パッド２８に固定されている。天面部３０Ｔは、第１実施例（図３）の場合と同様に、熱結合部材９１を介して筐体９０に熱結合する。半導体チップ１４の発熱源１７から、バンプ１５、金属パッド２０、ビア導体２３、第１金属膜２２、ビア導体２４、金属パッド２８、熱伝導接合材３２、金属部材３０、及び熱結合部材９１を通って筐体９０に至る伝熱経路９５が形成される。
次に、第６実施例の優れた効果について説明する。
第６実施例においても第１実施例と同様に、半導体チップ１４の発熱源１７で発生した熱が伝熱経路９５を通って筐体９０まで伝導されるため、半導体チップ１４の自己発熱による性能劣化を抑制することができる。
次に、第６実施例の変形例について説明する。第６実施例による半導体パッケージ１０において、第２実施例（図６）または第２実施例の変形例（図７）のように、半導体チップ１４に背面金属膜４０を設け、背面金属膜４０を金属部材３０の天面部３０Ｔに熱結合させてもよい。例えば、第２実施例のように、天面部３０Ｔと半導体チップ１４との間にプリント基板４１（図６）を配置してもよいし、第２実施例の変形例のように、天面部３０Ｔと半導体チップ１４との間に伝熱板４７（図７）を配置してもよい。これにより、第２実施例及びその変形例の場合と同様に、半導体チップ１４からの放熱性をさらに高めることができる。
［第７実施例］
次に、図１４を参照して第７実施例による半導体装置について説明する。以下、第１実施例による半導体パッケージ１０（図１、図２、図３）と共通の構成については説明を省略する。
図１４は、第７実施例による半導体装置１１の断面図である。第１実施例（図１）では、金属部材３０がモジュール基板１２の側面に固定されている。これに対して第７実施例では、金属部材３０が、モジュール基板１２ではなく、半導体パッケージ１０が実装された親基板６０に固定されている。半導体装置１１は、半導体パッケージ１０及び親基板６０を含む。
第７実施例による半導体装置１１に用いられる半導体パッケージ１０は、モジュール基板１２、その上面１２Ｕに実装された複数の半導体チップ１４と複数の表面実装部品１６、及び封止樹脂１９を含む。半導体チップ１４の複数のバンプ１５が、モジュール基板１２の上面１２Ｕに配置された金属パッド２０に接続されている。金属パッド２０は、複数のビア導体２３を介して下面１２Ｌの金属パッド２５に接続されている。平面視においてビア導体２３は半導体チップ１４と重なる位置に配置されている。
親基板６０の上面６０Ｕに、金属パッド６５、６６、６７が配置されている。モジュール基板１２の下面１２Ｌに設けられた金属パッド２５、２６が、それぞれハンダ７０、７１により親基板６０の金属パッド６５、６６に接続されることにより、半導体パッケージ１０が親基板６０に実装される。金属パッド６７は、平面視において半導体パッケージ１０と重ならない位置に配置されており。半導体パッケージ１０を取り囲んでいる。
親基板６０の内層及び下面６０Ｌに、複数の第２金属膜６１が配置されている。なお、第２金属膜６１は、内層及び下面６０Ｌの少なくとも一方に配置すればよい。複数の第２金属膜６１は、平面視において半導体チップ１４と重なる領域から半導体パッケージ１０の外側の金属パッド６７と重なる領域まで広がっている。複数の第２金属膜６１は、半導体チップ１４と重なる位置に配置された複数のビア導体６３によって相互に接続されるとともに、上面６０Ｕに配置された金属パッド６５に接続されている。さらに、複数の第２金属膜６１は、複数のビア導体６４を介して金属パッド６７に接続されている。すなわち、半導体パッケージ１０の下面の金属パッド２５は、ハンダ７０、親基板６０の金属パッド６５、ビア導体６３、第２金属膜６１、及びビア導体６４を介して金属パッド６７に電気的に接続されるとともに、熱結合している。
金属部材３０が、親基板６０の上面６０Ｕを高さの基準として半導体パッケージ１０より高い位置に配置された天面部３０Ｔ、及び天面部３０Ｔから親基板６０に向かって延びる側面部３０Ｓを有する。平面視において、天面部３０Ｔは半導体パッケージ１０を包含している。側面部３０Ｓは、その下端においてハンダ７２により金属パッド６７に接続され、熱結合している。天面部３０Ｔが、熱結合部材９１を介して筐体９０に熱結合している。
次に、第７実施例の優れた効果について説明する。
第７実施例では、半導体チップ１４の発熱源１７から、バンプ１５、モジュール基板１２の上面１２Ｕの金属パッド２０、ビア導体２３、モジュール基板１２の下面１２Ｌの金属パッド２５、ハンダ７０、親基板６０の上面６０Ｕの金属パッド６５、ビア導体６３、第２金属膜６１、ビア導体６４、親基板６０の上面６０Ｕの金属パッド６７、ハンダ７２、金属部材３０、及び熱結合部材９１を通って筐体９０に至る伝熱経路９７が形成される。
従来の機器では、親基板６０から、ヒートシンクとして機能する部材までの十分な伝熱経路が確立されているとはいえなかった。第７実施例では、親基板６０を経由して筐体９０に至る伝熱経路９７が形成されているため、半導体チップ１４の過度の温度上昇を抑制し、半導体チップ１４の自己発熱による性能劣化を抑制することができる。
次に、図１５を参照して第７実施例の変形例について説明する。
図１５は、第７実施例の変形例による半導体装置１１の断面図である。本変形例では、第２実施例（図６）の場合と同様に、半導体チップ１４のデバイス形成面とは反対側の面に、背面金属膜４０が配置されている。背面金属膜４０と金属部材３０の天面部３０Ｔとの間にプリント基板４１が配置されている。プリント基板４１の下方を向く面に設けられた金属膜４２と背面金属膜４０とが、ハンダ４５により接続されている。プリント基板４１の上方を向く面に設けられた金属膜４３と天面部３０Ｔとがハンダ４６により接続されている。一方の面の金属膜４２と他方の面の金属膜４３とが、複数のビア導体４４を介して熱結合している。
本変形例では、第２実施例（図６）の場合と同様に、伝熱経路９７に加えて、半導体チップ１４の発熱源１７から、半導体チップ１４の半導体基板、背面金属膜４０、ハンダ４５、プリント基板４１に設けられた金属膜４２、４３とビア導体４４、及びハンダ４６を通って天面部３０Ｔに至る伝熱経路９６が形成される。このため、発熱源１７からの放熱性をさらに高めることができる。
次に、図１６を参照して第７実施例の他の変形例について説明する。
図１６は、第７実施例の他の変形例による半導体装置１１の断面図である。本変形例では、図１５に示した変形例で用いられているプリント基板４１に代えて伝熱板４７が配置されている。本変形例では、伝熱板４７が伝熱経路９６の一部となる。本変形例においても、図１５に示した変形例と同様に、発熱源１７からの放熱性をさらに高めることができる。
［第８実施例］
次に、図１７を参照して第８実施例による半導体装置について説明する。以下、第４実施例（図１０、図１１）に示した半導体パッケージ１０及び親基板６０と共通の構成については説明を省略する。
図１７は、第８実施例による半導体装置１１の断面図である。第４実施例（図１０）では、半導体チップ１４と金属部材３０とが、モジュール基板１２の内部または下面１２Ｌの第１金属膜２２を介して熱結合している。これに対して第８実施例では、半導体チップ１４と金属部材３０とを熱結合させる金属膜がモジュール基板１２の内部及び下面１２Ｌのいずれにも配置されていない。半導体チップ１４と金属部材３０とは、親基板６０に設けられた金属部材により熱結合している。
第８実施例では、モジュール基板１２の下面１２Ｌに、金属パッド２５、２６の他に、下面１２Ｌの周縁部に金属パッド２９が配置されている。さらに、モジュール基板１２の周縁部の内層に複数の金属膜５０が配置されている。複数の金属膜５０は、モジュール基板１２の側面まで達している。複数の金属膜５０は、複数のビア導体５１を介して下面１２Ｌの金属パッド２９に接続されている。
第４実施例（図１０）の場合と同様に、モジュール基板１２に実装された複数の半導体チップ１４及び複数の表面実装部品１６が封止樹脂１９で封止されている。封止樹脂１９の表面及びモジュール基板１２の側面が、金属部材３０で覆われている。複数の金属膜５０が、モジュール基板１２の側面において金属部材３０の側面部３０Ｓに熱結合している。
親基板６０の構成は、第７実施例による半導体装置１１の親基板６０（図１４）の構成とほぼ同一である。親基板６０の上面６０Ｕのうち、モジュール基板１２の周縁部の金属パッド２９に対向する位置に、金属パッド６７が配置されている。モジュール基板１２の下面１２Ｌの金属パッド２５、２６、２９が、それぞれハンダ７０、７１、７２により親基板６０の上面６０Ｕの金属パッド６５、６６、６７に接続されている。
次に、第８実施例の優れた効果について説明する。
第８実施例では、半導体チップ１４の発熱源１７から、バンプ１５、モジュール基板１２の上面１２Ｕの金属パッド２０、ビア導体２３、モジュール基板１２の下面１２Ｌの金属パッド２５、ハンダ７０、親基板６０の上面６０Ｕの金属パッド６５、ビア導体６３、第２金属膜６１、ビア導体６４、親基板６０の上面６０Ｕの金属パッド６７、ハンダ７２、モジュール基板１２の下面１２Ｌの金属パッド２９、ビア導体５１、金属膜５０、及び金属部材３０の側面部３０Ｓを通って天面部３０Ｔに至る伝熱経路９７が形成される。
天面部３０Ｔは、第４実施例（図１１）の場合と同様に、熱結合部材９１を介して筐体９０に熱結合する。筐体９０に収容した状態で、半導体チップ１４から筐体９０に至る伝熱経路９７が形成される。このため、第７実施例と同様に、半導体チップ１４の過度の温度上昇を抑制し、半導体チップ１４の自己発熱による性能劣化を抑制することができる。
次に、図１８を参照して第８実施例の変形例について説明する。
図１８は、第８実施例の変形例による半導体装置１１の断面図である。本変形例では、第５実施例（図１２）の場合と同様に、半導体チップ１４のデバイス形成面とは反対側の面に背面金属膜４０が配置されるとともに、封止樹脂１９に複数の開口１９Ａが設けられている。金属部材３０の天面部３０Ｔが、この開口１９Ａ内を通って背面金属膜４０に熱結合している。本変形例では、第５実施例（図１２）の場合と同様に、開口１９Ａを通る伝熱経路９６が形成されるため、半導体チップ１４の発熱源１７からの放熱性をさらに高めることができる。
［第９実施例］
次に、図１９を参照して第９実施例による半導体チップ搭載機器について説明する。以下、第４実施例による半導体パッケージ１０（図１０）及び半導体パッケージ搭載機器（図１１）と共通の構成については説明を省略する。
図１９は、第９実施例による半導体パッケージ搭載機器の断面図である。第９実施例においても第４実施例（図１１）と同等に親基板６０に２つの半導体パッケージ１０が実装されている。半導体パッケージ１０の各々の構成は、第４実施例による半導体パッケージ１０（図１０）の構成と同一である。第９実施例では、２つの半導体パッケージ１０を覆うように金属キャップ３５が親基板６０に取りつけられている。
金属キャップ３５は、平面視において２つの半導体パッケージ１０を包含する天面部３５Ｔと、天面部３５Ｔから親基板６０に向かって延びる側面部３５Ｓとを有する。側面部３５Ｓの下端が、親基板６０の上面６０Ｕの金属パッド６８にハンダ７３により固定されている。金属パッド６８は、モジュール基板１２内のグランドプレーンとして機能する第１金属膜２２に電気的に接続されている。親基板６０の上面には、半導体パッケージ１０の他に複数の表面実装部品が実装されている。なお、これらの表面実装部品は、図１９に示した断面の範囲から外れた箇所に実装されており、図１９には現れていない。金属キャップ３５は、これらの複数の表面実装部品も覆っている。
２つの半導体パッケージ１０の封止樹脂１９を覆う金属部材３０の天面部３０Ｔが、ハンダ等の熱結合部材９２を介して金属キャップ３５の天面部３５Ｔに熱結合している。金属キャップ３５の天面部３５Ｔがハンダ等の熱結合部材９３を介して筐体９０に熱結合している。半導体チップ１４の発熱源１７から金属部材３０の天面部３０Ｔまでの伝熱経路９５は、第４実施例による半導体パッケージ１０（図１０）の伝熱経路９５と同一である。第９実施例では、伝熱経路９５は、天面部３０Ｔから熱結合部材９２、金属キャップ３５の天面部３５Ｔ、及び熱結合部材９３を経由して筐体９０に至る。
次に、第９実施例の優れた効果について説明する。
第９実施例においても第４実施例（図１０）の場合と同様に、半導体チップ１４の発熱源１７から、モジュール基板１２、金属部材３０、及び金属キャップ３５を経由する伝熱経路９５を通って筐体９０に熱を伝導させることができる。これにより、半導体チップ１４の過度の温度上昇を抑制し、自己発熱による性能劣化を抑制することができる。
さらに第９実施例では、グランドプレーンとして機能する第１金属膜２２に電気的に接続されている金属キャップ３５が電磁気シールドとして機能する。このため、親基板６０に実装されている半導体パッケージ１０以外の表面実装部品からのノイズの放射及び表面実装部品へのノイズの影響を抑制することができる。
次に、図２０を参照して第９実施例の変形例について説明する。
図２０は、第９実施例の変形例による半導体パッケージ搭載機器の断面図である。本変形例においては、第５実施例（図１２）の場合と同様に、半導体チップ１４のデバイス形成面とは反対側の面に背面金属膜４０が配置され、半導体パッケージ１０の封止樹脂１９に複数の開口１９Ａが設けられている。金属部材３０の天面部３０Ｔが開口１９Ａを通って背面金属膜４０に接続されている。
本変形例では、第５実施例（図１２）と同様に、伝熱経路９５に加えて、半導体チップ１４の発熱源１７から開口１９Ａ内を通過して筐体９０に至る伝熱経路９６が形成される。このため、第５実施例（図１２）と同様に、発熱源１７からの放熱性をさらに高めることができる。
［第１０実施例］
次に、図２１を参照して第１０実施例による半導体装置搭載機器について説明する。以下、第９実施例による半導体パッケージ搭載機器（図１９）と共通の構成については説明を省略する。
図２１は、第１０実施例による半導体装置搭載機器の断面図である。第９実施例（図１９）では、モジュール基板１２内の第１金属膜２２が、半導体チップ１４から金属部材３０までの伝熱経路９５の一部を構成している。これに対して第１０実施例では、第８実施例（図１７）と同様に、モジュール基板１２内の金属膜ではなく、親基板６０内の第２金属膜６１が、半導体チップ１４から金属部材３０までの伝熱経路９７の一部を構成している。さらに、伝熱経路９７は、第９実施例（図１９）の伝熱経路９６と同様に、金属部材３０から熱結合部材９２、金属キャップ３５、及び熱結合部材９３を通って筐体９０に至る。
次に、第１０実施例の優れた効果について説明する。
第１０実施例においては、半導体チップ１４の発熱源１７で発生した熱が、親基板６０内の第２金属膜６１を一部に含む伝熱経路９７を通って筐体９０まで伝導される。このため、第８実施例（図１７）の場合と同様に発熱源１７からの放熱性を高めることができる。
［第１１実施例］
次に、図２２を参照して第１１実施例による半導体装置搭載機器について説明する。以下、第１実施例による半導体パッケージ１０（図１、図２、図３）と共通の構成については説明を省略する。
図２２は、第１１実施例による半導体装置搭載機器の断面図である。第１実施例（図３）では、モジュール基板１２内のビア導体２３から側面金属膜２７に至る伝熱経路９５が、モジュール基板１２内の第１金属膜２２を含んでいる。親基板６０内には、モジュール基板１２内のビア導体２３から側面金属膜２７に至る伝熱経路が形成されていない。これに対して第１１実施例では、モジュール基板１２内の第１金属膜２２を経由する第１伝熱経路９８Ａと、親基板６０内の第２金属膜６１を経由する第２伝熱経路９８Ｂとが形成されている。
具体的には、第１伝熱経路９８Ａは、半導体チップ１４からバンプ１５、モジュール基板１２の金属パッド２０、ビア導体２３、第１金属膜２２、側面金属膜２７、熱伝導接合材３２、金属部材３０、及び熱結合部材９１を経由して筐体９０に至る。
親基板６０の上面６０Ｕに、平面視において半導体パッケージ１０の側面と重なるように金属パッド６７が配置されており、半導体チップ１４と重なるように金属パッド６５が配置されている。第２金属膜６１が、親基板６０の下面６０Ｌ及び内層の少なくとも一方に配置されており、平面視において半導体チップ１４と重なる位置から、半導体チップ１４の外側まで広がる。第２金属膜６１は、平面視において金属パッド６７と重なる位置まで達している。
第２金属膜６１は、親基板６０内のビア導体６３、上面６０Ｕの金属パッド６５、ハンダ７０、モジュール基板１２の金属パッド２５を介してモジュール基板１２内のビア導体２３に接続されている。第２金属膜６１は、平面視において半導体チップ１４の外側において、親基板６０内のビア導体６４、上面６０Ｕの金属パッド６７、ハンダ７２、モジュール基板１２の周縁部の金属パッド２６、モジュール基板１２内のビア導体２４を介して第１金属膜２２に接続されている。第２伝熱経路９８Ｂは、ビア導体２３で第１伝熱経路９８Ａから分岐し、金属パッド２５、ハンダ７０、金属パッド６５、ビア導体６３、第２金属膜６１、ビア導体６４、金属パッド６７、ハンダ７２、金属パッド２６、及びビア導体２４を経由し、第１伝熱経路９８Ａにおいて第１伝熱経路９８Ａに合流する。
次に、第１１実施例の優れた効果について説明する。
第１１実施例では、モジュール基板１２内を経由する第１伝熱経路９８Ａの一部分に、親基板６０内を経由する第２伝熱経路９８Ｂが並列に接続される。このため、半導体チップ１４から筐体９０に至る伝熱経路の熱抵抗が低減される。その結果、半導体チップ１４からの放熱性をさらに高めることができる。
［第１２実施例］
次に、図２３を参照して第１２実施例による増幅回路について説明する。第１２実施例による増幅回路は、第１実施例から第１１実施例までのいずれかの実施例による半導体パッケージ１０または半導体装置１１が用いられる。
図２３は、第１２実施例による増幅回路のブロック図である。入力端子１０５からインピーダンス整合回路１０３を介してドライバ段増幅器１０１に、高周波信号が入力される。ドライバ段増幅器１０１で増幅された高周波信号が、パワー段増幅器１０２に入力される。パワー段増幅器１０２で増幅された高周波信号がインピーダンス整合回路１０４を介して出力端子１０６に出力される。
ドライバ段増幅器１０１に、直流電源１１０からインダクタ１０７を介して電源電圧が印加される。パワー段増幅器１０２に、直流電源１１１からインダクタ１０８を介して電源電圧が印加される。
例えば、ドライバ段増幅器１０１及びパワー段増幅器１０２は半導体パッケージ１０の半導体チップ１４で実現される。インピーダンス整合回路１０３及び１０４の受動部品、インダクタ１０７、１０８は、モジュール基板１２に実装された表面実装部品１６（図１）で実現される。なお、インピーダンス整合回路１０３、１０４の一部またはすべての受動部品を半導体チップ１４内に形成してもよい。また、ドライバ段増幅器１０１とパワー段増幅器１０２との間に段間インピーダンス整合回路を挿入してもよい。
次に、第１２実施例の優れた効果について説明する。ドライバ段増幅器１０１及びパワー段増幅器１０２に、第１実施例から第１１実施例までのいずれか１つの半導体パッケージ１０または半導体装置１１が用いられているため、ドライバ段増幅器１０１及びパワー段増幅器１０２の過度の温度上昇を抑制し、ドライバ段増幅器１０１及びパワー段増幅器１０２のトランジスタの自己発熱による性能劣化を抑制することができる。
上述の各実施例は例示であり、異なる実施例で示した構成の部分的な置換または組み合わせが可能であることは言うまでもない。複数の実施例の同様の構成による同様の作用効果については実施例ごとには逐次言及しない。さらに、本発明は上述の実施例に制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
１０ 半導体パッケージ
１１ 半導体装置
１２ モジュール基板
１２Ｌ モジュール基板の下面
１２Ｕ モジュール基板の上面
１４ 半導体チップ
１５ バンプ
１６ 表面実装部品
１７ 発熱源
１９ 封止樹脂
１９Ａ 開口
２０、２１ 上面の金属パッド
２２ 第１金属膜（グランドプレーン）
２２Ａ 第１金属膜に設けられた開口
２３、２４ ビア導体
２５、２６ 下面の金属パッド
２７ 側面金属膜
２８ 上面の金属パッド
２９ 下面の金属パッド
３０ 金属部材
３０Ｓ 側面部
３０Ｔ 天面部
３２ 熱伝導接合材
３５ 金属キャップ
３５Ｓ 側面部
３５Ｔ 天面部
４０ 背面金属膜
４１ プリント基板
４２、４３ 金属膜
４４ ビア導体
４５、４６ ハンダ
４７ 伝熱板
５０ 金属膜
５１ ビア導体
６０ 親基板
６０Ｌ 親基板の下面
６０Ｕ 親基板の上面
６１ 第２金属膜
６３、６４ ビア導体
６５、６６、６７、６８ 親基板の金属パッド
７０、７１、７２、７３ ハンダ
９０ 筐体
９１、９２、９３ 熱結合部材
９５、９６、９７ 伝熱経路
９８Ａ 第１伝熱経路
９８Ｂ 第２伝熱経路
１０１ ドライバ段増幅器
１０２ パワー段増幅器
１０３、１０４ インピーダンス整合回路
１０５ 入力端子
１０６ 出力端子
１０７、１０８ インダクタ
１１０、１１１ 直流電源
［第９実施例］
次に、図１９を参照して第９実施例による半導体パッケージ搭載機器について説明する。以下、第４実施例による半導体パッケージ１０（図１０）及び半導体パッケージ搭載機器（図１１）と共通の構成については説明を省略する。
第２金属膜６１は、親基板６０内のビア導体６３、上面６０Ｕの金属パッド６５、ハンダ７０、モジュール基板１２の金属パッド２５を介してモジュール基板１２内のビア導体２３に接続されている。第２金属膜６１は、平面視において半導体チップ１４の外側において、親基板６０内のビア導体６４、上面６０Ｕの金属パッド６７、ハンダ７２、モジュール基板１２の周縁部の金属パッド２６、モジュール基板１２内のビア導体２４を介して第１金属膜２２に接続されている。第２伝熱経路９８Ｂは、ビア導体２３で第１伝熱経路９８Ａから分岐し、金属パッド２５、ハンダ７０、金属パッド６５、ビア導体６３、第２金属膜６１、ビア導体６４、金属パッド６７、ハンダ７２、金属パッド２６、及びビア導体２４を経由し、第１伝熱経路９８Ａに合流する。

Claims (20)

  1. 相互に反対方向を向く上面及び下面を有するモジュール基板と、
    複数のバンプが設けられ、前記モジュール基板の上面に前記バンプを介して実装された半導体チップと
    を備え、
    前記モジュール基板は、前記モジュール基板の下面及び内層の少なくとも一方に配置された第１金属膜を含み、前記第１金属膜は、前記バンプに電気的に接続されるとともに、前記モジュール基板の側面まで達しており、
    さらに、
    前記モジュール基板の上面を高さの基準として前記半導体チップより高い位置に配置され、平面視において前記半導体チップを包含している天面部、及び前記天面部から前記モジュール基板に向かって延びる側面部を有する金属部材を備え、
    前記側面部は、前記モジュール基板の側面において前記第１金属膜に熱結合している半導体パッケージ。
  2. 前記金属部材は、前記天面部及び前記側面部を有する金属キャップであり、前記側面部は、ハンダまたは熱伝導ペーストからなる熱伝導接合材を介して前記第１金属膜に熱結合している請求項１に記載の半導体パッケージ。
  3. さらに、前記半導体チップを封止する封止樹脂を備え、
    前記金属部材は、前記封止樹脂の表面及び前記モジュール基板の側面を覆う金属からなる被覆膜を含み、前記被覆膜は、前記モジュール基板の側面において前記第１金属膜に接続されている請求項１に記載の半導体パッケージ。
  4. 前記半導体チップの、前記モジュール基板を向く面とは反対側の面に形成された背面金属膜を、さらに備え、
    前記金属部材の前記天面部が、前記背面金属膜に熱結合している請求項１乃至３のいずれか１項に記載の半導体パッケージ。
  5. 前記背面金属膜と前記天面部との間に配置されたプリント基板を、さらに備え。
    前記プリント基板は、一方の表面から他方の表面まで至る金属部分を含み、前記天面部は、前記プリント基板の金属部分を介して前記背面金属膜に熱結合している請求項４に記載の半導体パッケージ。
  6. 前記背面金属膜と前記天面部との間に配置された伝熱板を、さらに備え、前記天面部は前記伝熱板を介して前記背面金属膜に熱結合している請求項４に記載の半導体パッケージ。
  7. 前記半導体チップの、前記モジュール基板を向く面とは反対側の面に形成された背面金属膜を、さらに備え、
    前記封止樹脂に、前記封止樹脂の天面から前記背面金属膜まで達する開口が設けられており、前記被覆膜は、前記封止樹脂に設けられた開口を通って前記背面金属膜に熱結合している請求項３に記載の半導体パッケージ。
  8. 相互に反対方向を向く上面及び下面を有するモジュール基板と、
    複数のバンプが設けられ、前記モジュール基板の上面に前記バンプを介して実装された半導体チップと
    を備え、
    前記モジュール基板は、
    平面視において前記半導体チップと重ならない領域の上面に配置された金属パッドと、
    前記モジュール基板の下面及び内層の少なくとも一方に配置された第１金属膜と、
    平面視において前記半導体チップと重なる位置に配置され、前記モジュール基板の上面から下面まで達し、前記バンプに電気的に接続されたビア導体と
    を含み、
    前記金属パッドは、前記第１金属膜を介して前記ビア導体に電気的に接続されており、
    さらに、
    前記モジュール基板の上面を高さの基準として前記半導体チップより高い位置に配置され、平面視において前記半導体チップを包含している天面部、及び前記天面部から前記モジュール基板に向かって延びる側面部を有する金属部材を備え、
    前記側面部は、前記金属パッドに熱結合している半導体パッケージ。
  9. 前記金属部材は、前記天面部及び前記側面部を有する金属キャップであり、前記側面部は、ハンダまたは熱伝導ペーストからなる熱伝導接合材を介して前記金属パッドに接続されている請求項８に記載の半導体パッケージ。
  10. 前記半導体チップの、前記モジュール基板を向く面とは反対側の面に形成された背面金属膜を、さらに備え、
    前記天面部が、前記背面金属膜に熱結合している請求項８または９に記載の半導体パッケージ。
  11. 前記背面金属膜と前記天面部との間に配置されたプリント基板を、さらに備え、
    前記プリント基板は、一方の表面から他方の表面まで至る金属部分を含み、前記天面部は、前記プリント基板の金属部分を介して前記背面金属膜に熱結合している請求項１０に記載の半導体パッケージ。
  12. 前記背面金属膜と前記天面部との間に配置された伝熱板を、さらに備え、
    前記天面部は前記伝熱板を介して前記背面金属膜に熱結合している請求項１０に記載の半導体パッケージ。
  13. 相互に反対方向を向く上面及び下面を有するモジュール基板、及び前記モジュール基板の上面に実装された半導体チップを含む半導体パッケージと、
    相互に反対方向を向く上面及び下面を有し、上面に前記半導体パッケージを実装する親基板と
    を備え、
    前記親基板は、上面のうち前記半導体パッケージと重ならない領域に配置された金属パッドと、前記親基板の下面及び内層の少なくとも一方に配置された第２金属膜とを含み、前記半導体パッケージと前記金属パッドとは前記第２金属膜を介して電気的に接続されており、
    さらに、
    前記親基板の上面を高さの基準として前記半導体パッケージより高い位置に配置され、かつ平面視において前記半導体パッケージを包含している天面部、及び前記天面部から前記親基板に向かって延びる側面部を有する金属部材を備え、
    前記側面部は、前記金属パッドに熱結合している半導体装置。
  14. 前記半導体パッケージは、さらに、前記半導体チップを封止する封止樹脂を含み、
    前記金属部材は、前記封止樹脂の天面と側面、及び前記モジュール基板の側面を覆う金属からなる被覆膜を含む請求項１３に記載の半導体装置。
  15. 前記半導体パッケージは、前記半導体チップの、前記モジュール基板を向く面とは反対側の面に形成された背面金属膜を、さらに備え、
    前記封止樹脂に、前記封止樹脂の天面から前記背面金属膜まで達する開口が設けられており、前記被覆膜は、前記封止樹脂に設けられた開口を通って前記背面金属膜に熱結合している請求項１４に記載の半導体装置。
  16. さらに、
    前記半導体パッケージに被せられ、前記親基板に固定された金属キャップと、
    前記被覆膜と前記金属キャップとの間に配置され、前記被覆膜を前記金属キャップに熱結合させる熱結合部材を、さらに備えた請求項１４または１５に記載の半導体装置。
  17. 半導体パッケージと、
    一方の表面である上面に前記半導体パッケージを実装する親基板と
    を備え、
    前記半導体パッケージは、
    相互に反対方向を向く上面及び下面を有するモジュール基板と、
    複数のバンプが設けられ、前記モジュール基板の上面に前記バンプを介して実装された半導体チップと、
    前記モジュール基板の上面を高さの基準として前記半導体チップより高い位置に配置され、かつ平面視において前記半導体パッケージを包含している天面部、及び前記天面部から前記親基板に向かって延びる側面部を有する金属部材と
    を含み、
    前記モジュール基板は、下面及び内層の少なくとも一方に配置され、前記バンプから前記側面部まで至る第１伝熱経路を含み、
    前記親基板は、平面視において前記半導体チップと重なる箇所において前記バンプに熱結合し、前記半導体チップの外側で前記側面部に熱結合した第２伝熱経路を含む半導体装置。
  18. 前記第１伝熱経路は、
    前記モジュール基板の下面及び内層の少なくとも一方に配置され、平面視において前記半導体チップの内側から外側まで広がる第１金属膜と、
    前記モジュール基板の内部に配置され、前記バンプを前記第１金属膜に接続する第１ビア導体と
    を含み、
    前記第２伝熱経路は、
    前記親基板の下面及び内層の少なくとも一方に配置され、平面視において前記半導体チップの内側から外側まで広がる第２金属膜と、
    前記親基板の内部に配置され、平面視において前記半導体チップと重なる位置に配置され、前記第２金属膜と前記第１ビア導体とを電気的に接続する第２ビア導体と
    を含み、
    前記第２金属膜は、平面視において前記半導体チップの外側で前記側面部に熱結合している請求項１７に記載の半導体装置。
  19. 請求項１乃至１２のいずれか１項に記載の半導体パッケージと、
    前記半導体パッケージを収容する筐体と、
    前記天面部を前記筐体に熱結合させる熱結合部材と
    を備えた半導体パッケージ搭載機器。
  20. 請求項１３乃至１８のいずれか１項に記載の半導体装置と、
    前記半導体装置を収容する筐体と、
    前記天面部を前記筐体に熱結合させる熱結合部材と
    を備えた半導体装置搭載機器。
JP2020140366A 2020-08-21 2020-08-21 半導体パッケージ、半導体装置、半導体パッケージ搭載機器、及び半導体装置搭載機器 Pending JP2022035806A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020140366A JP2022035806A (ja) 2020-08-21 2020-08-21 半導体パッケージ、半導体装置、半導体パッケージ搭載機器、及び半導体装置搭載機器
US17/370,953 US11984380B2 (en) 2020-08-21 2021-07-08 Semiconductor package, semiconductor device, semiconductor package-mounted apparatus, and semiconductor device-mounted apparatus
CN202110953784.XA CN114078792A (zh) 2020-08-21 2021-08-19 半导体封装件、半导体装置、半导体封装件搭载设备、以及半导体装置搭载设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020140366A JP2022035806A (ja) 2020-08-21 2020-08-21 半導体パッケージ、半導体装置、半導体パッケージ搭載機器、及び半導体装置搭載機器

Publications (1)

Publication Number Publication Date
JP2022035806A true JP2022035806A (ja) 2022-03-04

Family

ID=80269794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020140366A Pending JP2022035806A (ja) 2020-08-21 2020-08-21 半導体パッケージ、半導体装置、半導体パッケージ搭載機器、及び半導体装置搭載機器

Country Status (3)

Country Link
US (1) US11984380B2 (ja)
JP (1) JP2022035806A (ja)
CN (1) CN114078792A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020126921A (ja) * 2019-02-04 2020-08-20 株式会社村田製作所 高周波モジュールおよび通信装置
US11978697B2 (en) * 2021-07-16 2024-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure
FR3136888A1 (fr) * 2022-06-16 2023-12-22 Stmicroelectronics (Grenoble 2) Sas Boîtiers de circuit intégré
US20230421119A1 (en) * 2022-06-24 2023-12-28 Wolfspeed, Inc. Semiconductor device packages with exposed heat dissipating surfaces and methods of fabricating the same
CN115884526B (zh) * 2022-09-06 2023-09-15 珠海越亚半导体股份有限公司 一种高散热混合基板制作方法及半导体结构
US20240304534A1 (en) * 2023-03-10 2024-09-12 Mediatek Inc. Thermally improved substrate structure and package assembly with the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004140286A (ja) 2002-10-21 2004-05-13 Nec Semiconductors Kyushu Ltd 半導体装置及びその製造方法
JP4445351B2 (ja) 2004-08-31 2010-04-07 株式会社東芝 半導体モジュール
JPWO2006043388A1 (ja) 2004-10-21 2008-05-22 松下電器産業株式会社 半導体内蔵モジュール及びその製造方法
JP2006120996A (ja) 2004-10-25 2006-05-11 Murata Mfg Co Ltd 回路モジュール
WO2018164160A1 (ja) 2017-03-10 2018-09-13 株式会社村田製作所 モジュール

Also Published As

Publication number Publication date
US20220059427A1 (en) 2022-02-24
CN114078792A (zh) 2022-02-22
US11984380B2 (en) 2024-05-14

Similar Documents

Publication Publication Date Title
JP2022035806A (ja) 半導体パッケージ、半導体装置、半導体パッケージ搭載機器、及び半導体装置搭載機器
US20180145050A1 (en) Three-Dimensional Package Structure and the Method to Fabricate Thereof
US6218731B1 (en) Tiny ball grid array package
US9111954B2 (en) Power conversion module
US6972479B2 (en) Package with stacked substrates
JP5218657B2 (ja) 光モジュール
JP2008091714A (ja) 半導体装置
JP2011066332A (ja) 制御装置の放熱構造
JP2006073651A (ja) 半導体装置
KR20060051982A (ko) 반도체 장치 및 전자기기
JPWO2018181708A1 (ja) モジュール
WO2020017582A1 (ja) モジュール
JP2573809B2 (ja) 電子部品内蔵のマルチチップモジュール
JP5572890B2 (ja) 半導体モジュールおよび半導体装置
JPH11233904A (ja) 放熱構造プリント基板
JP5169800B2 (ja) 電子装置
JP2005026263A (ja) 混成集積回路
JP4284744B2 (ja) 高周波集積回路装置
JP5354394B2 (ja) 部品内蔵基板及びその製造方法
JP2005012127A (ja) 電子制御装置
JP2006120996A (ja) 回路モジュール
US20080036049A1 (en) Stacked integration module and method for manufacturing the same
JP2973646B2 (ja) ベアチップｌｓｉの実装構造
KR20150076816A (ko) 전자 부품 모듈
KR20040063784A (ko) 반도체장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210728