JP2004140286A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2004140286A
JP2004140286A JP2002305644A JP2002305644A JP2004140286A JP 2004140286 A JP2004140286 A JP 2004140286A JP 2002305644 A JP2002305644 A JP 2002305644A JP 2002305644 A JP2002305644 A JP 2002305644A JP 2004140286 A JP2004140286 A JP 2004140286A
Authority
JP
Japan
Prior art keywords
substrate
heat sink
semiconductor chip
semiconductor device
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002305644A
Other languages
English (en)
Inventor
Naoto Kimura
木村　直人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Semiconductors Kyushu Ltd
Original Assignee
NEC Semiconductors Kyushu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Semiconductors Kyushu Ltd filed Critical NEC Semiconductors Kyushu Ltd
Priority to JP2002305644A priority Critical patent/JP2004140286A/ja
Priority to KR1020030071657A priority patent/KR20040034457A/ko
Priority to US10/687,999 priority patent/US6933612B2/en
Priority to TW092129051A priority patent/TWI233678B/zh
Publication of JP2004140286A publication Critical patent/JP2004140286A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】半導体チップの両面から効率よく放熱を行い、高周波信号に対して信号遅延が少なく、インピーダンス整合が良好な半導体装置及びその製造方法を提供すること。
【解決手段】第１の基板としての下側基板１と、第１の放熱板としての内部放熱板４と、第２の基板としての中間基板１１と、半導体チップ１４と、第２の放熱板としての外部放熱板１８と、を備え、内部放熱板４は、２つの折り曲げ部９と折り曲げ部１０とにより折り曲げられて形成される側面部７と、上面部８と、を備える。
【選択図】　　　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特に放熱板を備えるフリップチップ・ボールグリッドアレイ形の半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
半導体チップの両面から放熱を行う従来例の半導体装置の一例として、図６に示す構成が知られている（特許文献１参照）。この構成によると、半導体チップ１０１の表面からの放熱は、第１熱伝導性絶縁基板１０２と第１放熱板１０３とを介して外部に放出される。また、半導体チップ１０１の裏面からの放熱は、第２熱伝導性絶縁基板１０４と第２放熱板１０５とを介して外部に放出される。そして、半導体チップ１０１の表面からの電気的接続は、第１熱伝導性絶縁基板１０２と導電体１０６と第２熱伝導性絶縁基板１０４とボンディングワイヤ１０７とを介して外部電極１０８に導かれる。
【０００３】
【特許文献１】
特開２００２−１６４４８５号公報（図１）
【０００４】
【発明が解決しようとする課題】
ところが、半導体チップ１０１の裏面からの放熱が第２熱伝導性絶縁基板１０４を介するため、放熱効果が減少するという問題がある。また、第２熱伝導性絶縁基板１０４が多層構造となる場合、放熱効果がさらに減少するという問題がある。また、半導体チップ１０１から外部電極１０８までの電気的接続の配線長が長くなるため、高周波信号に対して信号遅延とインピーダンス不整合が発生するという問題がある。さらに、構成部材の種類が多くなるため、製造コストが高くなるという問題がある。
【０００５】
本発明は、かかる問題点に鑑みてなされたものであって、半導体チップの両面から効率よく放熱を行い、高周波信号に対して信号遅延が少なく、インピーダンス整合が良好な半導体装置及びその製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明の半導体装置は、第１の基板と、前記第１の基板の表面に裏面が接合される第１の放熱板と、前記第１の放熱板の表面に裏面が接合される第２の基板と、前記第２の基板の表面に表面を対向させて搭載される半導体チップと、前記半導体チップの裏面に接合される第２の放熱板と、を備えることを特徴とする。
【０００７】
また、前記第１の基板は、裏面に形成される第１のパッドと、前記第１のパッドに接続される内部配線と、を備え、前記第１の放熱板はヴィアを備え、前記第２の基板は、表面に形成される第２のパッドと、前記第２のパッドに接続される内部配線と、を備えることを特徴とする。
【０００８】
また、前記第１のパッドと前記第２のパッドとが前記ヴィアを介して電気的に接続されることを特徴とする。
【０００９】
また、前記第１の放熱板は、各辺に２つの折り曲げ部により形成される側面部と上面部とを備えることを特徴とする。
【００１０】
また、前記第２の放熱板は、前記上面部に接合されることを特徴とする。
【００１１】
さらに、本発明の半導体装置の製造方法は、第１の基板の表面に第１の放熱板の裏面を接合する工程と、前記第１の放熱板の表面に第２の基板の裏面を接合する工程と、前記第２の基板の表面に表面を対向させて半導体チップを搭載する工程と、前記半導体チップの裏面に第２の放熱板を接合する工程と、を備えることを特徴とする。
【００１２】
また、前記第１の放熱板を各辺共に２箇所で折り曲げて側面部と上面部とを形成する工程を備えることを特徴とする。
【００１３】
また、前記第２の放熱板を前記上面部に接合する工程を備えることを特徴とする。
【００１４】
【発明の実施の形態】
次に本発明の実施の形態を図面を参照して説明する。図１は本発明の第１の実施の形態の半導体装置の断面図であり、図２（ａ）は本発明の第１の実施の形態の半導体装置の分解斜視図であり、図２（ｂ）は本発明の第１の実施の形態の半導体装置の内部放熱板の展開図であり、図２（ｃ）は本発明の第１の実施の形態の半導体装置の内部放熱板のヴィアの平面図である。
【００１５】
図１は図２（ａ）におけるＡＡ方向の断面図であり、図１に示すように、本発明の第１の実施の形態の半導体装置は、第１の基板としての下側基板１と、第１の放熱板としての内部放熱板４と、第２の基板としての中間基板１１と、半導体チップ１４と、第２の放熱板としての外部放熱板１８と、を備える。
【００１６】
下側基板１は、内部配線２と、第１のパッドとしてのパッド３と、外部端子としての半田ボール１９と、を備える。下側基板１は、内部配線２を形成する導電性金属配線層と絶縁層とを積層したガラスエポキシ基板である。なお、図１において内部配線２は、電源配線、グラウンド配線、信号配線を区別せずに概念的配線として示されている。パッド３は、下側基板１の裏面１ｂに導電性金属により形成されて格子状に配列される。それぞれのパッド３には半田ボール１９が接合される。内部配線２は、一端がパッド３に接続され他端が下側基板１の表面１ａに露出される。
【００１７】
中間基板１１は、内部配線１２と、第２のパッドとしてのパッド１３と、を備える。中間基板１１は、内部配線１２を形成する導電性金属配線層と絶縁層とを積層したガラスエポキシ基板である。なお、内部配線２と同様に、内部配線１２は、電源配線、グラウンド配線、信号配線を区別せずに概念的配線として示されている。パッド１３は、中間基板１１の表面１１ａに導電性金属により形成されて後述するバンプ１５に対向するように配列される。内部配線１２は、一端がパッド１３に接続され他端が中間基板１１の裏面１１ｂに露出される。
【００１８】
図２（ａ）及び図２（ｂ）に示すように、内部放熱板４は、下側基板１より面積の大きい十字形の銅板を各辺共に２つの折り曲げ部９と折り曲げ部１０とにより２段階に１８０度内側に折り曲げて構成される。内部放熱板４は、２つの折り曲げ部９と折り曲げ部１０とにより折り曲げられて形成される側面部７と、上面部８と、を備える。各辺毎に、折り曲げ部９及び折り曲げ部１０と直角をなす側面部７の辺は、折り曲げられることにより互いに隣接する側面部７の辺と接する。同様に各辺毎に、折り曲げ部９及び折り曲げ部１０と４５度をなす上面部８の辺は、折り曲げられることにより互いに隣接する上面部８の辺と接する。したがって内部放熱板４は上面に開口を有する箱形形状となる。
【００１９】
内部放熱板４は、下側基板１の内部配線２と中間基板１１の内部配線１２との電気的中継接続のためのヴィア２０を備える。図２（ｃ）に示すように、ヴィア２０は、絶縁体５と、導電体６と、を備える。ヴィア２０は、内部放熱板４の所定の位置に貫通孔をあけ、貫通孔内壁に絶縁体５を形成した後、中心部に柱状の導電体６が形成される。導電体６としては金などが用いられる。
【００２０】
内部放熱板４の裏面４ｂは、下側基板１の表面１ａに接着剤により接着されて接合される。このとき接着剤の硬化による収縮力により下側基板１の表面１ａに露出した内部配線２と導電体６とが電気的に接続される。中間基板１１の裏面１１ｂは、内部放熱板４の表面４ａに接着剤により接着されて接合される。このとき接着剤の硬化による収縮力により中間基板１１の裏面１１ｂに露出した内部配線１２と導電体６とが電気的に接続される。したがってパッド３とパッド１３とがヴィア２０を介して電気的に接続される。
【００２１】
図１に示すように、フリップチップである半導体チップ１４は、表面１４ａに形成されたバンプ１５を備える。半導体チップ１４は、中間基板１１の表面１１ａに半導体チップ１４の表面１４ａを対向させ、バンプ１５をパッド１３に接合させてフェースダウン搭載される。バンプ１５の隙間には半導体チップ１４を固定するためにアンダーフィル樹脂１６が充填され、さらに半導体チップ１４の周囲の内部放熱板４の内側には樹脂１７が充填される。
【００２２】
外部放熱板１８は、銅板であって、半導体チップ１４の裏面１４ｂに半田などによりろう付け或は導電性接着剤により接着されて接合される。さらに外部放熱板１８は、内部放熱板４の上面部８の表面８ａに半田などによりろう付け或は導電性接着剤により接着されて接合される。したがって半導体チップ１４と中間基板１１とは、箱形形状の内部放熱板４と外部放熱板１８とにより周囲全体を囲まれ完全に電磁シールドされる。外部放熱板１８と上面部８との接合部は板厚が厚くなるため放熱効率が高くなる。
【００２３】
次に、改めて本発明の第１の実施の形態の半導体装置の製造方法について説明する。図３（ａ）から図３（ｄ）まで及び図４（ａ）から図４（ｃ）までは本発明の第１の実施の形態の半導体装置の製造方法の工程図である。
【００２４】
先ず第１工程として、図３（ａ）に示すように内部配線２とパッド３とを形成した下側基板１を準備する。次に第２工程として、図３（ｂ）に示すように下側基板１の表面に内部放熱板４の裏面を接着剤により接着して接合する。このとき内部配線２とヴィア２０の導電体６とが電気的に接続される。次に第３工程として、図３（ｃ）に示すように内部放熱板４の表面に、内部配線１２とパッド１３とを形成した中間基板１１の裏面を接着剤により接着して接合する。このとき内部配線１２と導電体６とが電気的に接続される。次に第４工程として、図３（ｄ）に示すように中間基板１１の表面に半導体チップ１４の表面を対向させ、バンプ１５をパッド１３に接合させて半導体チップ１４をフェースダウン搭載する。その後バンプ１５の隙間にアンダーフィル樹脂１６を充填する。次に第５工程として、図４（ａ）に示すように内部放熱板４を各辺共に２箇所の折り曲げ部９と折り曲げ部１０とで折り曲げて側面部７と上面部８とを形成する。その後半導体チップ１４の周囲の内部放熱板４の内側に樹脂１７を充填する。次に第６工程として、図４（ｂ）に示すように半導体チップ１４の裏面に外部放熱板１８を半田などによりろう付け或は導電性接着剤により接着して接合する。また、第７工程として、外部放熱板１８を上面部８に半田などによりろう付け或は導電性接着剤により接着して接合する。次に第８工程として、図４（ｃ）に示すようにパッド３に半田ボール１９を接合する。
【００２５】
以上説明したように、本発明の第１の実施の形態の半導体装置によれば、２つの積層基板である下側基板１と中間基板１１との間に内部放熱板４を接合し半導体チップ１４の裏面に外部放熱板１８を接合する構成とすることにより、図５に示すように半導体チップ１４の表面からの熱は、中間基板１１と内部放熱板４とを伝導して側面部７と上面部８とから外部に放熱され、半導体チップ１４の裏面からの熱は、直接外部放熱板１８から外部に放熱されるため、図６に示す従来例に比べ放熱効率を向上させることができ、下側基板１と中間基板１１とが多層構造であっても高い放熱効率を確保でき、半導体チップ１４の温度上昇に起因する信号遅延増大、誤動作及び故障を回避することができる。また、外部放熱板１８と上面部８とを接合する構成とすることにより、外部放熱板１８と内部放熱板４との接合部の板厚が厚くなって熱抵抗が低下し放熱面積も増加するため、さらに高効率の放熱を行うことができ、構成部材の種類が削減されてコストダウンすることができる。また、内部放熱板４と外部放熱板１８とにより半導体チップ１４と中間基板１１とが電磁シールドされる構成とすることにより、周囲への電磁ノイズ放射を防ぐことができる。また、内部放熱板４にヴィア２０を設けて半導体チップ１４のバンプ１５から半田ボール１９までの内部配線を中継接続する構成とすることにより、ボンディングワイヤを不要として配線長を短くすることができるので高周波信号に対して信号遅延を少なくしインピーダンス整合を良好とすることができる。
【００２６】
なお、本実施の形態では、下側基板１及び中間基板１１をガラスエポキシ積層基板として説明したが、これに限定されることはなく、下側基板１及び中間基板１１は、導電性金属配線層と絶縁層とが積層された基板であれば他のものでも差し支えなく、例えばセラミック基板、樹脂テープ基板、シリコン基板或は金属積層基板に変更できることは明らかである。
【００２７】
また、本実施の形態では、内部放熱板４と外部放熱板１８とを銅板として説明したが、これに限定されることはなく、合金板や鉄板などであってもかまわない。
【００２８】
【発明の効果】
本発明による効果は、半導体チップの両面から効率よく放熱を行い、高周波信号に対して信号遅延が少なく、インピーダンス整合が良好な半導体装置及びその製造方法を実現することができることである。
【００２９】
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の半導体装置の断面図である。
【図２】図２（ａ）は本発明の第１の実施の形態の半導体装置の分解斜視図であり、図２（ｂ）は本発明の第１の実施の形態の半導体装置の内部放熱板の展開図であり、図２（ｃ）は本発明の第１の実施の形態の半導体装置の内部放熱板のヴィアの平面図である。
【図３】図３（ａ）から図３（ｄ）までは本発明の第１の実施の形態の半導体装置の製造方法の工程図である。
【図４】図４（ａ）から図４（ｃ）までは本発明の第１の実施の形態の半導体装置の製造方法の工程図である。
【図５】本発明の第１の実施の形態の半導体装置の放熱効果の説明図である。
【図６】従来例の半導体装置の断面図である。
【符号の説明】
１　　下側基板
２　　内部配線
３　　パッド
４　　内部放熱板
５　　絶縁体
６　　導電体
７　　側面部
８　　上面部
９　　折り曲げ部
１０　　折り曲げ部
１１　　中間基板
１２　　内部配線
１３　　パッド
１４　　半導体チップ
１５　　バンプ
１６　　アンダーフィル樹脂
１７　　樹脂
１８　　外部放熱板
１９　　半田ボール
２０　　ヴィア
１０１　　半導体チップ
１０２　　第１熱伝導性絶縁基板
１０３　　第１放熱板
１０４　　第２熱伝導性絶縁基板
１０５　　第２放熱板
１０６　　導電体
１０７　　ボンディングワイヤ
１０８　　外部電極

Claims (8)

  1. 第１の基板と、前記第１の基板の表面に裏面が接合される第１の放熱板と、前記第１の放熱板の表面に裏面が接合される第２の基板と、前記第２の基板の表面に表面を対向させて搭載される半導体チップと、前記半導体チップの裏面に接合される第２の放熱板と、を備えることを特徴とする半導体装置。
  2. 前記第１の基板は、裏面に形成される第１のパッドと、前記第１のパッドに接続される内部配線と、を備え、前記第１の放熱板はヴィアを備え、前記第２の基板は、表面に形成される第２のパッドと、前記第２のパッドに接続される内部配線と、を備えることを特徴とする請求項１記載の半導体装置。
  3. 前記第１のパッドと前記第２のパッドとが前記ヴィアを介して電気的に接続されることを特徴とする請求項２記載の半導体装置。
  4. 前記第１の放熱板は、各辺に２つの折り曲げ部により形成される側面部と上面部とを備えることを特徴とする請求項１記載の半導体装置。
  5. 前記第２の放熱板は、前記上面部に接合されることを特徴とする請求項４記載の半導体装置。
  6. 第１の基板の表面に第１の放熱板の裏面を接合する工程と、前記第１の放熱板の表面に第２の基板の裏面を接合する工程と、前記第２の基板の表面に表面を対向させて半導体チップを搭載する工程と、前記半導体チップの裏面に第２の放熱板を接合する工程と、を備えることを特徴とする半導体装置の製造方法。
  7. 前記第１の放熱板を各辺共に２箇所で折り曲げて側面部と上面部とを形成する工程を備えることを特徴とする請求項６記載の半導体装置の製造方法。
  8. 前記第２の放熱板を前記上面部に接合する工程を備えることを特徴とする請求項７記載の半導体装置の製造方法。
JP2002305644A 2002-10-21 2002-10-21 半導体装置及びその製造方法 Withdrawn JP2004140286A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2002305644A JP2004140286A (ja) 2002-10-21 2002-10-21 半導体装置及びその製造方法
KR1020030071657A KR20040034457A (ko) 2002-10-21 2003-10-15 개선된 히트싱크 구조를 갖는 반도체 장치
US10/687,999 US6933612B2 (en) 2002-10-21 2003-10-17 Semiconductor device with improved heatsink structure
TW092129051A TWI233678B (en) 2002-10-21 2003-10-20 Semiconductor device with improved heatsink structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002305644A JP2004140286A (ja) 2002-10-21 2002-10-21 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2004140286A true JP2004140286A (ja) 2004-05-13

Family

ID=32105176

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002305644A Withdrawn JP2004140286A (ja) 2002-10-21 2002-10-21 半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US6933612B2 (ja)
JP (1) JP2004140286A (ja)
KR (1) KR20040034457A (ja)
TW (1) TWI233678B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7804357B2 (en) 2005-06-08 2010-09-28 Fujitsu Limited Distributed amplifier
JP2011119615A (ja) * 2009-12-07 2011-06-16 Shinko Electric Ind Co Ltd 配線基板及びその製造方法並びに半導体パッケージ
US11984380B2 (en) 2020-08-21 2024-05-14 Murata Manufacturing Co., Ltd. Semiconductor package, semiconductor device, semiconductor package-mounted apparatus, and semiconductor device-mounted apparatus

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7262077B2 (en) * 2003-09-30 2007-08-28 Intel Corporation Capillary underfill and mold encapsulation method and apparatus
JP5259053B2 (ja) 2005-12-15 2013-08-07 パナソニック株式会社 半導体装置および半導体装置の検査方法
US7390700B2 (en) * 2006-04-07 2008-06-24 Texas Instruments Incorporated Packaged system of semiconductor chips having a semiconductor interposer
US20090014870A1 (en) * 2007-07-12 2009-01-15 United Microelectronics Corp. Semiconductor chip and package process for the same
US20090243012A1 (en) * 2008-03-28 2009-10-01 Micron Technology, Inc. Electromagnetic interference shield structures for semiconductor components
US8519515B2 (en) 2011-04-13 2013-08-27 United Microlectronics Corp. TSV structure and method for forming the same
US8481425B2 (en) 2011-05-16 2013-07-09 United Microelectronics Corp. Method for fabricating through-silicon via structure
US8822336B2 (en) 2011-06-16 2014-09-02 United Microelectronics Corp. Through-silicon via forming method
US8828745B2 (en) 2011-07-06 2014-09-09 United Microelectronics Corp. Method for manufacturing through-silicon via
US8518823B2 (en) 2011-12-23 2013-08-27 United Microelectronics Corp. Through silicon via and method of forming the same
US8609529B2 (en) 2012-02-01 2013-12-17 United Microelectronics Corp. Fabrication method and structure of through silicon via
US8691600B2 (en) 2012-05-02 2014-04-08 United Microelectronics Corp. Method for testing through-silicon-via (TSV) structures
US8691688B2 (en) 2012-06-18 2014-04-08 United Microelectronics Corp. Method of manufacturing semiconductor structure
US9275933B2 (en) 2012-06-19 2016-03-01 United Microelectronics Corp. Semiconductor device
US8900996B2 (en) 2012-06-21 2014-12-02 United Microelectronics Corp. Through silicon via structure and method of fabricating the same
US8525296B1 (en) 2012-06-26 2013-09-03 United Microelectronics Corp. Capacitor structure and method of forming the same
CN102832146A (zh) * 2012-09-06 2012-12-19 淄博美林电子有限公司 一种igbt模块封装工艺及双向散热的igbt模块
US8912844B2 (en) 2012-10-09 2014-12-16 United Microelectronics Corp. Semiconductor structure and method for reducing noise therein
US9035457B2 (en) 2012-11-29 2015-05-19 United Microelectronics Corp. Substrate with integrated passive devices and method of manufacturing the same
US8716104B1 (en) 2012-12-20 2014-05-06 United Microelectronics Corp. Method of fabricating isolation structure
US9484313B2 (en) 2013-02-27 2016-11-01 Advanced Semiconductor Engineering, Inc. Semiconductor packages with thermal-enhanced conformal shielding and related methods
US8884398B2 (en) 2013-04-01 2014-11-11 United Microelectronics Corp. Anti-fuse structure and programming method thereof
US9287173B2 (en) 2013-05-23 2016-03-15 United Microelectronics Corp. Through silicon via and process thereof
US9123730B2 (en) 2013-07-11 2015-09-01 United Microelectronics Corp. Semiconductor device having through silicon trench shielding structure surrounding RF circuit
US9024416B2 (en) 2013-08-12 2015-05-05 United Microelectronics Corp. Semiconductor structure
US8916471B1 (en) 2013-08-26 2014-12-23 United Microelectronics Corp. Method for forming semiconductor structure having through silicon via for signal and shielding structure
US9048223B2 (en) 2013-09-03 2015-06-02 United Microelectronics Corp. Package structure having silicon through vias connected to ground potential
US9117804B2 (en) 2013-09-13 2015-08-25 United Microelectronics Corporation Interposer structure and manufacturing method thereof
US9343359B2 (en) 2013-12-25 2016-05-17 United Microelectronics Corp. Integrated structure and method for fabricating the same
US10340203B2 (en) 2014-02-07 2019-07-02 United Microelectronics Corp. Semiconductor structure with through silicon via and method for fabricating and testing the same
JP6560496B2 (ja) * 2015-01-26 2019-08-14 株式会社ジェイデバイス 半導体装置
US9941260B2 (en) * 2015-09-16 2018-04-10 Mediatek Inc. Fan-out package structure having embedded package substrate
US10515887B2 (en) * 2016-09-20 2019-12-24 Mediatek Inc. Fan-out package structure having stacked carrier substrates and method for forming the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0729940A (ja) 1993-07-12 1995-01-31 Sumitomo Electric Ind Ltd 半導体装置
JPH0864730A (ja) 1994-08-19 1996-03-08 Hitachi Ltd 半導体集積回路装置
US5739581A (en) * 1995-11-17 1998-04-14 National Semiconductor Corporation High density integrated circuit package assembly with a heatsink between stacked dies
US6201701B1 (en) * 1998-03-11 2001-03-13 Kimball International, Inc. Integrated substrate with enhanced thermal characteristics
JP2000174180A (ja) 1998-12-02 2000-06-23 Shibafu Engineering Kk 半導体装置
US6452113B2 (en) * 1999-07-15 2002-09-17 Incep Technologies, Inc. Apparatus for providing power to a microprocessor with integrated thermal and EMI management
JP2002164485A (ja) 2000-11-28 2002-06-07 Toyota Industries Corp 半導体モジュール

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7804357B2 (en) 2005-06-08 2010-09-28 Fujitsu Limited Distributed amplifier
JP2011119615A (ja) * 2009-12-07 2011-06-16 Shinko Electric Ind Co Ltd 配線基板及びその製造方法並びに半導体パッケージ
US8674514B2 (en) 2009-12-07 2014-03-18 Shinko Electric Industries Co., Ltd. Wiring board, manufacturing method of the wiring board, and semiconductor package
US11984380B2 (en) 2020-08-21 2024-05-14 Murata Manufacturing Co., Ltd. Semiconductor package, semiconductor device, semiconductor package-mounted apparatus, and semiconductor device-mounted apparatus

Also Published As

Publication number Publication date
TW200411872A (en) 2004-07-01
KR20040034457A (ko) 2004-04-28
TWI233678B (en) 2005-06-01
US6933612B2 (en) 2005-08-23
US20040080041A1 (en) 2004-04-29

Similar Documents

Publication Publication Date Title
JP2004140286A (ja) 半導体装置及びその製造方法
TWI235469B (en) Thermally enhanced semiconductor package with EMI shielding
TW565917B (en) Structure and method for fabrication of a leadless multi-die carrier
KR100655218B1 (ko) 다각기둥 형상의 접지 블록을 갖는 3차원 반도체 모듈
TW201842636A (zh) 三維整合之散熱增益型半導體組體及其製作方法
US20130058067A1 (en) System with a high power chip and a low power chip having low interconnect parasitics
TW200307332A (en) Low voltage drop and high thermal performance ball grid array package
JPH0964099A (ja) 半導体装置及びその実装構造
JP2002184933A (ja) 半導体装置
JPH09321073A (ja) 半導体装置用パッケージ及び半導体装置
JPH08222690A (ja) マイクロプロセッサ用半導体モジュール
US20170243803A1 (en) Thermally enhanced semiconductor assembly with three dimensional integration and method of making the same
JP3228339B2 (ja) 半導体装置およびその製造方法
JP2006120996A (ja) 回路モジュール
JP2004214460A (ja) 半導体装置
JP2008078164A (ja) 半導体装置とその製造方法
JP2003224228A (ja) 半導体装置用パッケージ並びに半導体装置及びその製造方法
KR20080052411A (ko) 반도체 장치와 그 제조 방법 및 반도체 장치의 실장 구조
JP2000183488A (ja) ハイブリッドモジュール
JP2000124578A (ja) ハイブリッドモジュール及びその製造方法
JP2001244667A (ja) 電子回路装置
JP2001210737A (ja) 半導体チップパッケージおよびその製造方法
JPH09148482A (ja) 半導体装置
JP2001267460A (ja) 半導体装置
JP4356196B2 (ja) 半導体装置組立体

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050509

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050913

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20060612