KR20080052411A - 반도체 장치와 그 제조 방법 및 반도체 장치의 실장 구조 - Google Patents

반도체 장치와 그 제조 방법 및 반도체 장치의 실장 구조 Download PDF

Info

Publication number
KR20080052411A
KR20080052411A KR1020070124813A KR20070124813A KR20080052411A KR 20080052411 A KR20080052411 A KR 20080052411A KR 1020070124813 A KR1020070124813 A KR 1020070124813A KR 20070124813 A KR20070124813 A KR 20070124813A KR 20080052411 A KR20080052411 A KR 20080052411A
Authority
KR
South Korea
Prior art keywords
semiconductor device
circuit formation
heat sink
electrode pad
opening
Prior art date
Application number
KR1020070124813A
Other languages
English (en)
Inventor
유키히로 고자카
요시후미 나카무라
미치나리 데타니
Original Assignee
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마쯔시다덴기산교 가부시키가이샤 filed Critical 마쯔시다덴기산교 가부시키가이샤
Publication of KR20080052411A publication Critical patent/KR20080052411A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

개구부(5a)를 갖는 절연 기판(5) 상에 도체 배선(6)이 형성된 배선 기판(4)과, 회로 형성 영역(2a) 및 전극 패드(3)를 가지며, 회로 형성 영역이 개구부에 대향하도록 배선 기판 상에 탑재되고, 전극 패드가 도체 배선과 돌기 전극(3a)을 통하여 전기적으로 접속된 반도체 소자(2)와, 전극 패드와 도체 배선의 접속부를 피복한 밀봉 수지(7)와, 개구부에 대향하는 부분을 갖도록 배치된 방열체(9)와, 밀봉 수지보다 높은 열전도율을 가지며, 개구부에 충전되어, 반도체 소자의 회로 형성 영역과 방열체에 접촉되어 있는 충전재(8)를 구비한다. 면적이 작은 배선 기판의 경우에 있어서도, 방열 효율을 확보할 수 있고, 또한 염가로 제작할 수 있다.

Description

반도체 장치와 그 제조 방법 및 반도체 장치의 실장 구조{SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME, AND MOUNTING STRUCTURE OF SEMICONDUCTOR DEVICE}
본 발명은, 방열성을 향상시킨 반도체 장치 및 그 제조 방법, 및 반도체 장치의 실장 구조에 관한 것이다.
최근, 집적회로의 고집적화, 반도체 소자의 축소화가 진행되고, 협피치의 단자 접속에 대응 가능한 실장 기술이 요구되고 있다. 이러한 요구에 대응할 수 있는 실장 구조로서, TCP(Tape Carrier Package) 등에 이용되는 TAB(Tape Automated Bonding)나, 이방성 도전막(ACF：Anisotropic Conductive Film)을 이용한 COG(Chip On Glass) 혹은 COF(Chip On Film), BOF(Bump On Film)가 알려져 있다.
이러한 실장 구조의 기본 구성은, 반도체 소자의 각 전극 패드 상에 범프라 불리는 돌기 전극을 Au나 땜납을 이용하여 형성하고, 수지 테이프나 유리 기판 상에 형성된 금속 배선에, 반도체 소자의 범프를 일괄해 접합하는 것이다. 다만, BOF(Bump On Film)에 있어서는, 수지 테이프 상의 금속 배선측에 돌기 전극을 형성하고, 반도체 소자의 전극 패드를 돌기 전극에 일괄하여 접합하는 것이다.
이상과 같은 실장 기술의 적용에 있어서,고집적화에 따라, 집적회로의 단위 체적당의 소비 전력이 많아진 것으로부터, 이러한 집적회로를 구비한 반도체 장치 중에는, 발열 대책이 취해지는 것이 있다(예를 들면, 일본국 특허공개평10-41428호 공보 참조).
도 20은, 실장 구조가 TAB의 경우에 있어서의 발열 대책이 실시된 반도체 장치의 구성을 나타낸 단면도이다. 반도체 소자(101)는, 주면(회로 형성 영역측의 면, 도에서는 상면)에 돌기 전극(102)이 형성되어 있다. 배선 기판(103) 상에 패턴 형성된 도체 배선(104)은, 돌기 전극(102)과 전기적으로 접속되어 있다. 도체 배선(104)과 돌기 전극(102)의 접속 부분, 및 반도체 소자(101)의 주면은, 밀봉 수지(105)에 의해 덮여 있다. 또, 배선 기판(103)의 한쪽 면에는, 도체 배선(104)의 인회(引回) 배선을 덮는, 를 들면 폴리이미드나 에폭시 등으로 이루어진 유기 절연 재료(111)가 설치되어 있다.
방열체(107)에는, 오목부(110)가 형성되고, 오목부(110)에 반도체 소자(101)가 배치되어 있다. 반도체 소자(101)의 주면에 대한 이면(도에서는 하면)과 대향하는 측의 오목부(110) 내에는, 충전재(106)가 충전되어 있다. 그로 인해, 반도체 소자(101)의 이면은, 방열체(107)의 오목부(110)의 내벽면에 대하여 충전재(106)를 통하여 접속되어 있다.
또, 반도체 소자(101)의 접지용 돌기 전극(102)에 접속된 도체 배선(104)은, 도전 나사(108)를 통하여 방열체(107)에 전기적으로 접속되어 있다. 또한, 배선 기판(103)과 방열체(107)는, 양면 테이프(109)에 의해 접착되어 있다.
이러한 구성에 의해, 반도체 소자(101)가 구동될 때에 발생하는 주면의 열은, 반도체 소자(101)의 이면으로부터 충전재(106)를 통하여 방열체(107)에 전달되고, 공기 중에 방출되는 것과 동시에, 돌기 전극(102)을 통하여 도체 배선(104)에 전달되어 공기 중에 방출된다.
또, 반도체 소자(101)의 접지 단자 신호는, 돌기 전극(102)으로부터 도체 배선(104) 및 도전 나사(108)를 통하여 방열체(107)에 전달되므로, 접지를 충분히 취할 수 있고, 노이즈 및 EMI(전자 장해)가 저감된다.
그러나, 도 20에 나타낸 바와 같은 종래의 반도체 장치에서는, 장치 소형화를 위하여 도체 배선(104)이 형성된 배선 기판(103)의 면적을 축소하는 경우는, 동시에 방열체(107)도 작게 할 필요가 있으므로, 방열 효율이 저하된다고 하는 문제가 있다.
본 발명은, 상기 문제를 해결하는 것으로서, 면적이 작은 배선 기판의 경우이어도, 방열 효율을 확보할 수 있고, 또한 염가의 반도체 장치 및 그 제조 방법, 또한 반도체 장치의 실장 구조를 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위하여, 본 발명의 반도체 장치는, 개구부를 갖는 절연 기판 상에 도체 배선이 형성된 배선 기판과, 회로 형성 영역 및 전극 패드를 가지며, 상기 회로 형성 영역이 상기 개구부에 대향하도록 상기 배선 기판 상에 탑재 되고, 상기 전극 패드가 상기 도체 배선과 돌기 전극을 통하여 전기적으로 접속된 반도체 소자와, 상기 전극 패드와 상기 도체 배선의 접속부를 피복한 밀봉 수지와, 상기 개구부에 대향하는 부분을 갖도록 배치된 방열체와, 상기 밀봉 수지보다 높은 열전도율을 가지며, 상기 개구부에 충전되고, 상기 반도체 소자의 회로 형성 영역과 상기 방열체에 접촉되어 있는 충전재를 구비한다.
본 발명의 반도체 장치의 실장 구조는, 개구부를 갖는 절연 기판 상에 도체 배선이 형성된 배선 기판과, 회로 형성 영역 및 전극 패드를 가지며, 상기 회로 형성 영역이 상기 개구부에 대향하도록, 상기 배선 기판 상에 탑재되고, 상기 전극 패드가 상기 도체 배선과 돌기 전극을 통하여 전기적으로 접속된 반도체 소자와, 상기 전극 패드와, 상기 도체 배선의 접속부를 피복한 밀봉 수지를 구비한 반도체 장치와, 상기 개구부에 대향하는 부분을 갖도록 배치된 방열체와, 상기 밀봉 수지보다 높은 열전도율을 가지며, 상기 개구부에 충전되고, 상기 반도체 소자의 회로 형성 영역과 상기 방열체에 접촉되어 있는 충전재를 구비한다.
본 발명의 반도체 장치의 제조 방법은, 개구부를 갖는 절연 기판 상에 도체 배선이 형성된 배선 기판에, 회로 형성 영역 및 전극 패드를 갖는 반도체 소자를 실장하는 방법으로서, 상기 회로 형성 영역을 상기 개구부에 대향시키고, 상기 도체 배선의 선단 부분과 상기 반도체 소자의 전극 패드 부분을 위치 맞춤하는 공정과, 상기 도체 배선과 상기 전극 패드를, 상기 도체 배선 또는 상기 전극 패드의 어느 한쪽에 형성된 돌기 전극을 통하여 접속하는 공정과, 상기 도체 배선과 상기 전극 패드의 접속부에 밀봉 수지를 도포하여, 회로 형성 영역이 노출된 상태로 상기 밀봉 수지를 경화시키는 공정과, 상기 노출한 회로 형성 영역에 열전도제를 도포하는 공정과, 상기 배선 기판에 방열체를 장착하고, 상기 열전도제와 상기 방열체를 밀착시키는 공정을 갖는다.
상기 구성에 의하면, 배선 기판의 개구부에 충전된 충전재가, 반도체 소자의 회로 형성 영역과 방열체에 접촉한 구성에 의해, 회로 형성 영역으로부터의 방열 효율을 향상시키고, 배선 기판의 면적이 작은 경우에 있어서도, 방열 효율을 충분히 확보할 수 있고, 또한 염가인 반도체 장치 혹은/및 반도체 장치의 실장 구조를 제공할 수 있다.
본 발명은, 상기 구성을 기본으로 하여, 이하와 같은 형태를 취할 수 있다.
즉, 상기 구성의 반도체 장치에 있어서, 상기 방열체가 시트인 구성으로 할 수 있다. 혹은, 상기 방열체가 금속판인 구성으로 할 수 있다.
또, 상기 방열체가 상기 충전재보다 열전도율이 높은 재료인 것이 바람직하다.
또, 상기 충전재로서 땜납 합금, 수지, 금속 함유 수지, 실리콘, 고무, 또는 무기 입자 함유 수지 중 어느 하나를 이용할 수 있다.
또, 상기 회로 형성 영역에 절연성의 보호막을 갖는 것이 바람직하다.
상기 구성의 반도체 장치의 실장 구조에 있어서, 상기 방열체가 섀시인 구성으로 할 수 있다. 혹은, 상기 방열체가 케이스의 일부인 구성으로 할 수 있다.
또, 상기 충전재로서 땜납 합금, 수지, 금속 함유 수지, 실리콘, 고무, 또는 무기 입자 함유 수지 중 어느 하나를 이용할 수 있다.
또, 상기 회로 형성 영역에 절연성의 보호막을 갖는 것이 바람직하다.
이하, 본 발명의 실시 형태에 관한 반도체 장치에 대하여, 도면을 참조하면서 설명한다.
(실시 형태 1)
도 1a는, 본 발명의 실시 형태 1에 관한 반도체 장치(1a)의 구성을 나타낸 단면도이다.
반도체 소자(2)는, 회로 형성 영역(주면의 회로가 형성된 영역)(2a)을 가지며, 회로 형성 영역(2a)의 주변에 배치된 전극 패드(3) 상에, 돌기 전극(3a)이 형성되어 있다. 돌기 전극(3a)은, 예를 들면 Au, 또는 Ni 위에 Au가 피복된 재료에 의해 형성된다. 또한, 다른 도면에 있어서, 전극 패드(3)의 도시를 생략하는 경우 도 있다.
배선 기판(4)은, 예를 들면 폴리이미드를 주체로 한 절연 기판(5)에, 패턴 형성된 도체 배선(6)이 설치된 구성을 갖는다. 절연 기판(5)에는, 반도체 소자(2)의 주면보다 큰 개구부(5a)가 형성되어 있다. 도체 배선(6)은, 증착 등으로 형성된 도체층으로 이루어지고, 패턴이 형성된, 예를 들면 Cu배선에, Sn 혹은 Au 등이 피복된 구조를 갖는다. 도체 배선(6)은, 절연 기판(5)의 개구부(5a) 내까지 연장되어 있다. 또, 배선 기판(4)의 한쪽 면에는, 도체 배선(6)의 인회(引回) 배선을 덮는, 예를 들면 폴리이미드나 에폭시 등으로 이루어진 유기 절연 재료(25)가 설치되어 있다.
이상과 같이, 이 반도체 장치(1a)는, 반도체 소자(2)의 회로 형성 영역(2a)을, 배선 기판(4)에 대하여 도체 배선(6)이 형성되어 있지 않은 측의 면을 향해 대면시킨 페이스업 구조를 갖는다.
반도체 소자(2)는, 배선 기판(4)의 개구부(5a) 내에 배치되고, 돌기 전극(3a)과 도체 배선(6)이 전기적으로 접속되어 있다. 도체 배선(6)과 돌기 전극(3a)과의 접속 부분 및 그 주변은 전기적 안정을 유지하기 위해, 에폭시계 수지 등의 절연성의 밀봉 수지(7)에 의해 덮여 있다. 반도체 소자(2)의 회로 형성 영역(2a)에는, 열전도제인 충전재(8)가 접촉되어 있다.
도체 배선(6)의 절연 기판(5)에 고정된 면의 이면에는, 예를 들면 Al에 의해 형성된 방열체(9)가, 접착제인 양면 테이프(10)에 의해 접착되어 있다. 방열체(9)는, 평탄한 면을 가지며, 그 평탄한 면에 충전재(8)가 접촉하고 있다. 따라서, 방 열체(9)의 평탄한 면과, 반도체 소자(2)에 있어서의 노출된 회로 형성 영역(2a)의 면은, 충전재(8)에 의하여 열적으로 결합되어 있다.
충전재(8)로서 이용되는 재료는, 예를 들면 땜납 합금, 수지, 금속 입자 함유 수지, 실리콘, 고무, 무기 입자 함유 수지 등이며, 열전도율이 밀봉 수지(7)의 열전도율(0.6W/mK)보다 높다(1.5W/mK 이상). 단, 땜납 합금, 금속 입자 함유 수지 등의 도전성의 충전재(8)를 사용하는 경우는, 회로 형성 영역(2a)에 절연성의 보호막(2c)을 형성해 둘 필요가 있다.
또, 방열체(9)는, 충전재(8)보다 열전도율이 높은 재료로 구성되는 것이 바람직하다. 방열체(9)로서는, 예를 들면 Al에 의해 형성된 금속판을 이용할 수 있다.
반도체 소자(2)가 구동될 때, 회로 형성 영역(2a)은 열원이 되기 때문에, 가장 온도가 높아진다. 회로 형성 영역(2a)에 열전도율이 높은 방열체(9)를 직접 접촉시킬 수 있으면, 가장 방열 효율이 좋아진다. 그러나, 반도체 소자(2)의 회로 형성 영역(2a)과 동일면에 돌기 전극(3a)이 형성되어 있는 경우는, 구성상, 회로 형성 영역(2a)에 방열체(9)를 접촉시키는 것이 곤란하다. 한편, 도체 배선(6)과 돌기 전극(3a)과의 접속 부분, 및 회로 형성 영역(2a) 전체를 밀봉 수지(7)로 덮고, 밀봉 수지(7)를 통하여 방열체(9)로 접촉시킨 경우, 밀봉 수지(7)는 열전도율이 낮기 때문에 방열성이 불충분하다.
또, 도 20에 나타낸 반도체 장치의 종래의 구성에 의하면, 반도체 소자(101)의 주면(회로 형성 영역의 면)에서 발생한 열은, 반도체 소자(101)의 이면에 전해 지고, 그리고 충전재(106)를 통하여 방열체(107)에 전해진다. 주면측은 열전도율이 낮은(0.6W/mK) 밀봉 수지(105)로 덮여 있기 때문에, 주된 방열 경로가, 반도체 소자(101) 및 충전재(106)를 통한 방열체(107) 측으로 치우쳐 버리고, 방열 효율이 나빠져 있다.
이에 대하여, 본 실시 형태에 관한 반도체 장치(1a)와 같은 구성으로 하면, 반도체 소자(2)의 회로 형성 영역(2a)에서 발생한 열은, 직접, 열전도율이 높은 충전재(8)에 전해지고, 또한 방열체(9)로 전해진다. 충전재(8)는, 밀봉 수지(7)보다 열전도율이 높기 때문에, 회로 형성 영역(2a)에서 발생한 열을 효율적으로 방열체(9)에 전할 수 있다. 방열체(9)에 전해진 열은, 방열체(9) 전체로부터 공기 중에 방출된다.
이상과 같이, 본 실시 형태에 관한 반도체 장치(1a)는, 회로 형성 영역(2a)과 방열체(9) 사이에 충전재(8)를 충전하는 구성에 의해, 방열 효율을 향상시킬 수 있다. 또, 반도체 소자(2)에 있어서의 회로 형성 영역(2a)의 이면(2b)을 개방해 두면, 이면(2b)으로부터 공기 중에 방열시킬 수 있다. 반도체 소자(2)의 이면(2b)에 방열체나 방열 시트를 접촉시키면, 더욱 효율적으로 방열시킬 수 있다.
도 1b는, 본 실시 형태에 관한 반도체 장치의 일변형예의 구성을 나타낸 단면도이다. 반도체 장치(1b)는, 배선 기판(4)으로부터 방열체(9)에 이르는 도전 나사(11)가 설치된 이외는, 반도체 장치(1a)와 같고, 동일한 구성요소에 대해서는, 동일한 부호를 부여하여 설명을 생략한다. 반도체 소자(2)의 접지용 돌기 전극(3a)에 접속된 도체 배선(6)은, 도전 나사(11)에 의해, 방열체(9)에 접속되어 있 다. 이와 같이, 접지용의 도체 배선(6)이 방열체(9)에 접속되고, 접지를 충분히 취하는 것이 가능하기 때문에, 노이즈 및 EMI가 저감함과 동시에, 반도체 소자(2)에서 발생한 열은, 도체 배선(6)으로부터 도전 나사(11)를 통하여 방열체(9)에 전달된다.
도 2는, 반도체 장치(1a)의 실장 구조를 나타낸 단면도이다. 예를 들면, 액정 디스플레이 등의 유리 패널(12)에는, 섀시(13)가 배치되어 있다. 반도체 장치(1a)는, 회로 형성 영역(2a)이 유리 패널(12)에 대향하도록 배치되어 있다. 방열체(9)는, 유리 패널(12)의 섀시(13)와 접촉하고, 반도체 소자(2)로부터의 열은 섀시(13)에 전달된다. 도체 배선(6)은, 유리 패널(12)에 접속되어 있다.
다음으로, 본 실시 형태에 관한 반도체 장치(1b)의 제조 방법에 대해서, 도 1b 및 도 3a~도 3e를 참조하면서 설명한다. 도 3a~도 3e는, 반도체 장치(1b)의 제조 공정을 나타낸 단면도이다.
우선, 도 3a에 나타낸 바와 같이, 본딩 스테이지(14) 상에, 반도체 소자(2)를 탑재한다. 그리고 도체 배선(6)이 형성되고, 개구부(5a)를 갖는 배선 기판(4)을, 반도체 소자(2)의 상방에 배치하고, 반도체 소자(2)의 돌기 전극(3a)과 개구부(5a)에 위치하는 도체 배선(6)을 위치 맞춤한다.
다음에, 도 3b에 나타낸 바와 같이, 본딩 툴(15)을 도체 배선(6) 상에 배치하고, 돌기 전극(3a)과 도체 배선(6)을 접촉시키고, 본딩 툴(15)과 돌기 전극(3a) 사이에 도체 배선(6)을 끼워 넣는다. 다음으로, 돌기 전극(3a)과 도체 배선(6) 사이에, 열, 하중 또는 초음파 진동을 준다. 이로 인해, 돌기 전극(3a)의 표면의 Au 와 도체 배선(6)의 표면의 Sn 혹은 Au가, 공정 또는 금속 결합에 의해 접합된다. 또한, 본딩 스테이지(14) 및 본딩 툴(15)은, 강재 혹은 세라믹재로 형성되어 있다.
다음에, 도 3c에 나타낸 바와 같이, 반도체 소자(2) 상에 밀봉 수지(7)를 적하하여, 도체 배선(6)과 돌기 전극(3a)과의 접속 부분, 및 그 주변을 덮고, 반도체 소자(2)의 회로 형성 영역(2a)은 노출시킨다. 이 상태로, 밀봉 수지(7)에 열처리를 실시하고, 경화시킨다.
다음으로, 도 3d에 나타낸 바와 같이, 반도체 소자(2)의 노출된 회로 형성 영역(2a)에 충전재(8)를 도포한다. 그 후, 도 3e에 나타낸 바와 같이, 양면 테이프(10)를 이용하여, 배선 기판(4)의 도체 배선(6)의 부설된 면에 방열체(9)를 붙임으로써, 방열체(9)와 충전재(8)를 밀착시킨다.
마지막으로, 도 1b에 나타낸 바와 같이, 도전 나사(11)로 배선 기판(4)과 방열체(9)를 체결 고정함으로써, 반도체 장치(1b)가 제조된다.
이상과 같이, 본 실시 형태에 관한 반도체 장치(1a, 1b)는, 발열원인 반도체 소자(2)의 회로 형성 영역(2a)과 방열용의 방열체(9)가 충전재(8)에 의해 결합되어 있기 때문에, 방열 효율이 향상된다. 또, 반도체 장치(1b)의 경우는, 접지용의 도체 배선(6)과 방열체(9)를 도전 나사(11)로 접속함으로써, 노이즈, EMI를 저감시키고, 또 방열 효과도 향상시킬 수 있다.
(실시 형태 2)
도 4는, 본 발명의 실시 형태 2에 관한 반도체 장치(1c)의 구성을 나타낸 단면도이다. 이 반도체 장치(1c)는, 반도체 소자(2)의 회로 형성 영역(2a)을, 배선 기판(4)의 도체 배선(6)이 형성되어 있는 측의 면에 대면시킨 페이스다운 구조를 갖는다. 즉, 배선 기판(4)에 대하여, 방열체(9)와는 반대측에 도체 배선(6)이 배치되어 있는 점에서, 실시 형태 1의 반도체 장치(1a)와 상이하다. 배선 기판(4)에 있어서의 도체 배선(6)이 형성된 면의 이면에, 양면 테이프(10)에 의해 방열체(9)가 붙여져 있다. 다른 구성은, 실시 형태 1의 반도체 장치(1a)와 같고, 동일한 구성요소에는, 동일한 부호를 부여하고, 설명을 간략화한다.
상기와 같은 구성으로 하면, 반도체 소자(2)의 회로 형성 영역(2a)에서 발생한 열은, 열전도율이 높은 충전재(8)에 전해지고, 또한 방열체(9)로 전해진다. 충전재(8)는, 밀봉 수지(7)보다 열전도율이 높기 때문에, 회로 형성 영역(2a)에서 발생한 열을 효율적으로 방열체(9)에 전할 수 있다. 방열체(9)에 전해진 열은, 방열체(9) 전체로부터 공기 중에 방출된다.
반도체 소자(2)에서 발생한 열은 또, 돌기 전극(3a)을 통하여, 도체 배선(6)에 전해지고, 도체 배선(6)으로부터 공기 중에 방출되므로, 방열 효율을 향상시킬 수 있다.
또, 반도체 소자(2)에 있어서의 회로 형성 영역(2a)의 이면(2b)을 개방해 두면, 이면(2b)으로부터도 공기 중에 방열시킬 수 있다. 또한, 반도체 소자(2)의 이면(2b)에 방열체, 방열 시트, 혹은, 케이스 등을 접촉시키면, 더 효율적으로 방열시킬 수 있다.
도 5는, 상기 구성의 반도체 장치(1c)의 실장 구조를 나타낸 단면도이다. 도 5에 있어서, 도 2에 나타낸 반도체 장치(1a)의 실장 구조와 동일한 구성요소에 대해서는, 동일한 부호를 부여하여, 설명을 간략화한다. 반도체 소자(2)의 회로 형성 영역(2a)은, 유리 패널(12)에 대면하는 측과 반대측에 향하도록 배치되어 있다. 섀시(13)에는, 볼록부(12a)가 설치되고, 볼록부(12a)는, 방열체(9)에 접촉하여, 방열 효율을 높이고 있다.
이상과 같이, 본 실시 형태에 관한 반도체 장치(1c)에서는, 발열원인 반도체 소자(2)의 회로 형성 영역(2a)과 방열용의 방열체(9)가 충전재(8)을 통하여 열적으로 결합되어 있기 때문에, 방열 효율이 향상된다.
또, 반도체 장치(1c)의 접지용 돌기 전극(3a)에 접속된 도체 배선(6)과 방열체(9)를, 도전 나사로 접속하는 구성으로 할 수도 있다. 그로 인해, 접지를 충분히 취하는 것이 가능하기 때문에, 노이즈, EMI를 저감시킬 수 있다.
또, 본 실시 형태의 반도체 장치(1c)의 구성은, TAB(Tape Automated Bonding) 이외의, COF(Chip On Film) 및 BOF(Bump On Film)에 적용되어도, 같은 효과를 얻을 수 있다.
도 6은, 실시 형태 2에 관한 구성이 COF에 적용된 반도체 장치(1d)를 나타낸 단면도이다. 도 7은, 동반도체 장치(1d)의 실장 구조를 나타낸 단면도이다. 이 구성에 있어서, 도 4에 나타낸 반도체 장치(1c) 및 도 5에 나타낸 실장 구조와 동일한 구성요소에는, 동일한 부호를 부여하고, 설명을 간략화한다.
이 구성에 있어서의 COF용 배선 기판(16)에서는, 절연 기판(17)에, TAB용의 배선 기판(4)의 개구부(5a)와 같은 개구부(17a)가 설치되어 있다. 절연 기판(17) 상에 설치된 도체 배선(18)은, 개구부(17a) 내에 연장되어 있지 않다. 개구 부(17a)는, 반도체 소자(2)의 회로 형성 영역(2a)과 대향하는 부분에 설치되어 있다. 이 개구부(17a)에 충전재(8)를 충전하고 방열체(9)와 결합시킨 방열 경로를 형성하여, 방열성을 향상시킨다. 또한, 방열성을 충분히 얻기 위하여는, 개구부(17a)의 크기를, 회로 형성 영역(2a)과 동등 또는 그 이상의 면적으로 하는 것이 바람직하다.
또, 도 8은, 실시 형태 2에 관한 구성이 BOF에 적용된 반도체 장치(1e)를 나타낸 단면도이다. 도 9는, 동반도체 장치(1e)의 실장 구조를 나타낸 단면도이다. 이 구성에 있어서, 도 4에 나타낸 반도체 장치(1c) 및 도 5에 나타낸 실장 구조와 동일한 구성요소에는, 동일한 부호를 부여하여, 설명을 간략화한다.
이 구성에 있어서의 BOF용의 배선 기판(19)에서는, 절연 기판(20)에, TAB용 배선 기판(4)의 개구부(5a)와 같은 개구부(20a)가 설치되어 있다. 절연 기판(20) 상에 설치된 도체 배선(21)은, 개구부(20a) 내에 연장되어 있지 않다. 또, 도체 배선(21)에 돌기 전극(21a)이 설치되어 있다. 개구부(20a)는, 반도체 소자(2)의 회로 형성 영역(2a)과 대향하는 부분에 설치되어 있다. 이 개구부(20a)에 충전재(8)를 충전하고 방열체(9)와 결합시킨 방열 경로를 형성하여, 방열성을 향상시킨다. 또한, 방열성을 충분히 얻기 위하여는, 개구부(20a)의 크기를, 회로 형성 영역(2a)과 동등 또는 그 이상의 면적으로 하는 것이 바람직하다.
이상과 같이, COF 및 BOF에 있어서도, 발열원인 반도체 소자(2)의 회로 형성 영역(2a)과 방열용의 방열체(9)가, 열전도율이 높은 충전재(8)를 통하여 열적으로 결합되어 있기 때문에, 방열 효율을 향상시킬 수 있다.
(실시 형태 3)
도 10은, 본 발명의 실시 형태 3에 관한 반도체 장치(1f)의 구성을 나타낸 단면도이다. 이 반도체 장치(1f)는, 반도체 소자(2)의 회로 형성 영역(2a)을, 배선 기판(4)의 도체 배선(6)이 형성되어 있지 않은 면에 대면시킨 페이스업 구조를 갖는다. 이 반도체 장치(1d)는, 배선 기판(4)의 도체 배선(6)이 형성된 면의 이면에, 양면 테이프에 의해 방열체를 붙이지 않는 점에서, 실시 형태 1의 반도체 장치(1a)와 상이하다. 다른 구성은, 실시 형태 1의 반도체 장치(1a)와 같고, 동일한 구성요소에는, 동일한 부호를 부여하여, 설명을 간략화한다.
반도체 소자(2)는, 배선 기판(4)의 개구부(5a) 내에 배치되고, 돌기 전극(3a)과 도체 배선(6)이 전기적으로 접속되어 있다. 도체 배선(6)과 돌기 전극(3a)과의 접속 부분, 및 그 주변은, 전기적 안정을 유지하기 위해, 에폭시계 수지 등의 절연성의 밀봉 수지(7)에 의해 덮여 있다. 또, 배선 기판(4)의 한쪽의 면에는, 도체 배선(6)의 인회 배선을 덮는, 예를 들면 폴리이미드나 에폭시 등으로 이루어진 유기 절연 재료(25)가 설치되어 있다. 그리고, 반도체 소자(2)의 회로 형성 영역(2a)이 노출된 상태로, 반도체 장치(1f)가 구성되어 있다.
도 11은, 반도체 장치(1f)의 실장 구조를 나타낸 단면도이다. 유리 패널(12)에는, 섀시(22)가 배치되어 있다. 반도체 장치(1f)는, 회로 형성 영역(2a)이 유리 패널(12)에 대면하도록 배치되어 있다. 회로 형성 영역(2a)에는, 열전도율이 높은 충전재(8)가 도포되어 있다. 그리고, 이 충전재(8)가 섀시(22)의 볼록부(22a)와 접촉하도록, 배선 기판(4)이 유리 패널(12)에 설치되어 있다. 그로 인 해, 반도체 소자(2)로부터의 열을, 실시 형태 1의 반도체 장치(1a)에 설치된 바와 같은 방열체(9)를 개입시키는 일 없이, 직접 섀시(22)에 전달할 수 있다. 그로 인해, 코스트 다운을 도모할 수 있다.
또, 반도체 소자(2)의 이면(2b)에, 방열체(9), 방열 시트, 혹은 케이스 등을 접촉시키면, 더 효율적으로 방열시킬 수 있다.
도 10의 반도체 장치(1f)의 구성을, 도 12에 나타낸 반도체 장치(1g)와 같이 변형시킬 수도 있다. 즉, 반도체 장치(1g)의 반도체 소자(2)의 회로 형성 영역(2a)에는, 미리 열전도율이 높은 충전재(8) 등을 충전해 둔다. 이 경우, 회로 형성 영역(2a)의 충전재(8)를, 섀시(22)에 확실히 접촉시킬 필요가 있다. 그 때문에, (도체 배선(6)의 상면으로부터 밀봉 수지(7)의 상면까지의 높이)：h1에 대해서, (도체 배선(6)의 상면으로부터 충전재(8)의 상면까지의 높이)：h2의 관계가, h1≤h2가 되도록 충전재(8)을 충전한다.
(실시 형태 4)
도 13은, 본 발명의 실시 형태 4에 관한 반도체 장치(1h)의 구성을 나타낸 단면도이다. 이 반도체 장치(1h)는, 반도체 소자(2)의 회로 형성 영역(2a)을, 배선 기판(4)의 도체 배선(6)이 형성되어 있는 면에 대면시킨 페이스다운 구조를 갖는다. 또, 이 반도체 장치(1h)는, 배선 기판(4)의 도체 배선(6)이 형성된 이면에, 양면 테이프에 의해 방열체를 붙이지 않는 점에서, 실시 형태 2의 반도체 장치(1c)와 상이하다. 다른 구성은, 실시 형태 2의 반도체 장치(1c)와 같으며, 동일한 구성요소에는, 동일한 부호를 부여하여, 설명을 간략화한다.
반도체 소자(2)는, 배선 기판(4)의 개구부(5a)에 배치되고, 돌기 전극(3a)과 도체 배선(6)이 전기적으로 접속되어 있다. 도체 배선(6)과 돌기 전극(3a)과의 접속 부분 및 그 주변은, 전기적 안정을 유지하기 위하여, 에폭시계 수지 등의 절연성의 밀봉 수지(7)에 의해 덮여 있다. 또, 배선 기판(4)의 한쪽 면에는, 도체 배선(6)의 인회 배선을 덮는, 예를 들면 폴리이미드나 에폭시 등으로 이루어진 유기 절연 재료(25)가 설치되어 있다. 그리고, 반도체 소자(2)의 회로 형성 영역(2a)이 노출된 상태로, 반도체 장치(1h)가 구성되어 있다.
도 14는, 반도체 장치(1h)의 실장 구조를 나타낸 단면도이다. 반도체 장치(1h)는, 회로 형성 영역(2a)이 유리 패널(12)에 대면하지 않는 측을 향하도록 배치되어 있다. 회로 형성 영역(2a)에는, 열전도율이 높은 충전재(8) 등이 도포되어 있다. 이 위에 방열용의 방열체(9)가, 충전재(8)와 접촉한 상태로 섀시(13)에, 양면 테이프(10) 및 나사(23)에 의해 고정되어 방열 효율을 높이고 있다.
도 15a에 나타낸 바와 같이, 이 방열체(9)를 대형화하고, 복수의 반도체 장치(1h)를 정리하여 접촉시키는 구성으로 함으로써, 코스트 다운을 도모하는 것이 가능해진다. 도 15b는, 도 15a의 2점 쇄선으로 둘러싸인 영역(X)의 구조를 확대하여 나타낸 도면이며, 도 14의 구조에 대응한다.
또, 반도체 소자(2)의 이면(2b)을, 방열 시트(24)를 통하여 섀시(13)에 접촉시키면, 더 효율적으로 방열시킬 수 있다.
도 16은, 실시 형태 4에 관한 구성이 COF에 적용된 반도체 장치(1i)의 구성을 나타낸 단면도이다. 도 17은, 동반도체 장치(1i)의 실장 구조를 나타낸 단면도 이다. 이 구성에 있어서, 도 6에 나타낸 반도체 장치(1d) 및 도 7에 나타낸 실장 구조와 동일한 구성요소에는, 동일한 부호를 부여하여, 설명을 생략한다.
또, 도 18은, 실시 형태 4에 관한 구성이 BOF에 적용된 반도체 장치(1j)의 구성을 나타낸 단면도이다. 도 19는, 동반도체 장치(1j)의 실장 구조를 나타낸 단면도이다. 이 구성에 있어서, 도 8에 나타낸 반도체 장치(1e) 및 도 9에 나타낸 실장 구조와 동일한 구성요소에는, 동일한 부호를 부여하여, 설명을 생략한다.
이상과 같이, COF 및 BOF에 있어서도, 발열원인 반도체 소자(2)의 회로 형성 영역(2a)과 방열용의 방열체(9)가, 열전도율의 높은 충전재(8)를 통하여 열적으로 결합되어 있기 때문에, 방열 효율을 향상시킬 수 있다.
또, COF 및 BOF에 있어서도, 충전재(8)를 섀시(13)와 접촉시키고, 반도체 소자(2)로부터의 열을, 실시 형태 1의 반도체 장치(1a)에 설치된 방열체(9)를 통하는 일 없이, 직접 섀시(13)에 전할 수 있기 때문에, 코스트 다운을 도모할 수 있다.
이상의 실시 형태 1~4는, 세트측의 반도체 장치의 설치 구조에 맞춰, 어느 하나를 선택할 수 있으며, 본 발명은 범용성이 높다.
또, 실시 형태 1~4에 있어서는, 열전달을 위한 재료는 상술과 같은 충전재(8)로 한정되지 않고, 밀봉 수지보다 열전도율이 높고, 점성이 있으며, 방열체(9)와 밀착 가능한 재료이면, 충전재(8) 대신에 이용할 수 있다.
또, 방열체(9)와, 배선 기판(4) 혹은 도체 배선(6)의 접착에는, 양면 테이프(10)로 한정되는 일 없이, 방열체(9)와, 배선 기판(4) 혹은 도체 배선(6)을 접착하는 것이면, 양면 테이프(10) 대신에 다른 요소를 이용할 수 있다.
도 1a는 본 발명의 실시 형태 1에 관한 반도체 장치의 구성을 나타낸 단면도.
도 1b는 동 실시 형태에 관한 반도체 장치의 다른 구성을 나타낸 단면도.
도 2는 도 1a의 반도체 장치의 실장 구조를 나타낸 단면도.
도 3a는 본 발명의 실시 형태 1에 관한 반도체 장치의 제조 공정을 나타낸 단면도.
도 3b는 도 3a의 다음의 공정을 나타낸 평면도.
도 3c는 도 3b의 다음의 공정을 나타낸 평면도.
도 3d는 도 3c의 다음의 공정을 나타낸 평면도.
도 3e는 도 3d의 다음의 공정을 나타낸 평면도.
도 4는 본 발명의 실시 형태 2에 관한 반도체 장치의 구성을 나타낸 단면도.
도 5는 동반도체 장치의 실장 구조를 나타낸 단면도.
도 6은 실시 형태 2에 관한 반도체 장치의 구성이 COF에 적용된 반도체 장치를 나타낸 단면도.
도 7은 동반도체 장치의 실장 구조를 나타낸 단면도.
도 8은 실시 형태 2에 관한 반도체 장치의 구성이 BOF에 적용된 반도체 장치를 나타낸 단면도.
도 9는 동반도체 장치의 실장 구조를 나타낸 단면도.
도 10은 본 발명의 실시 형태 3에 관한 반도체 장치의 구성을 나타낸 단면도.
도 11은 동반도체 장치의 실장 구조를 나타낸 단면도.
도 12는 동반도체 장치에 충전재를 충전한 구성을 나타낸 단면도.
도 13은 본 발명의 실시 형태 4에 관한 반도체 장치의 구성을 나타낸 단면도.
도 14는 동반도체 장치의 실장 구조를 나타낸 단면도.
도 15a는 동반도체 장치의 실장 구조의 변형예를 나타낸 사시도.
도 15b는 도 15a의 일부를 확대하여 나타낸 사시도.
도 16은 실시 형태 4에 관한 반도체 장치의 구성이 COF에 적용된 반도체 장치의 구성을 나타낸 단면도.
도 17은 동반도체 장치의 실장 구조를 나타낸 단면도.
도 18은 실시 형태 4에 관한 반도체 장치의 구성이 BOF에 적용된 반도체 장치의 구성을 나타낸 단면도.
도 19는 동반도체 장치의 실장 구조를 나타낸 단면도.
도 20은 종래의 반도체 장치의 구성을 나타낸 단면도.

Claims (12)

  1. 개구부를 갖는 절연 기판 상에 도체 배선이 형성된 배선 기판과,
    회로 형성 영역 및 전극 패드를 가지며, 상기 회로 형성 영역이 상기 개구부에 대향하도록 상기 배선 기판 상에 탑재되고, 상기 전극 패드가 상기 도체 배선과 돌기 전극을 통하여 전기적으로 접속된 반도체 소자와,
    상기 전극 패드와 상기 도체 배선의 접속부를 피복한 밀봉 수지와,
    상기 개구부에 대향하는 부분을 갖도록 배치된 방열체와,
    상기 밀봉 수지보다 높은 열전도율을 가지며, 상기 개구부에 충전되어, 상기 반도체 소자의 회로 형성 영역과 상기 방열체에 접촉되어 있는 충전재를 구비한 반도체 장치.
  2. 청구항 1에 있어서,
    상기 방열체가 시트인 반도체 장치.
  3. 청구항 1에 있어서,
    상기 방열체가 금속판인 반도체 장치.
  4. 청구항 1에 있어서,
    상기 방열체가 상기 충전재보다 열전도율이 높은 재료인 반도체 장치.
  5. 청구항 1에 있어서,
    상기 충전재가 땜납 합금, 수지, 금속 함유 수지, 실리콘, 고무, 또는 무기 입자 함유 수지 중 어느 하나인 반도체 장치.
  6. 청구항 1에 있어서,
    상기 회로 형성 영역에 절연성 보호막을 갖는 반도체 장치.
  7. 개구부를 갖는 절연 기판 상에 도체 배선이 형성된 배선 기판과, 회로 형성 영역 및 전극 패드를 가지며, 상기 회로 형성 영역이 상기 개구부에 대향하도록 상기 배선 기판 상에 탑재되고, 상기 전극 패드가 상기 도체 배선과 돌기 전극을 통하여 전기적으로 접속된 반도체 소자와, 상기 전극 패드와 상기 도체 배선의 접속부를 피복한 밀봉 수지를 구비한 반도체 장치와,
    상기 개구부에 대향하는 부분을 갖도록 배치된 방열체와,
    상기 밀봉 수지보다 높은 열전도율을 가지며, 상기 개구부에 충전되어, 상기 반도체 소자의 회로 형성 영역과 상기 방열체에 접촉되어 있는 충전재를 구비한 반도체 장치의 실장 구조.
  8. 청구항 7에 있어서,
    상기 방열체가 섀시인 반도체 장치의 실장 구조.
  9. 청구항 7에 있어서,
    상기 방열체가 케이스의 일부인 반도체 장치의 실장 구조.
  10. 청구항 7에 있어서,
    상기 충전재가 땜납 합금, 수지, 금속 함유 수지, 실리콘, 고무, 또는 무기 입자 함유 수지 중 어느 하나인 반도체 장치의 실장 구조.
  11. 청구항 7에 있어서,
    상기 회로 형성 영역에 절연성의 보호막을 갖는 반도체 장치의 실장 구조.
  12. 개구부를 갖는 절연 기판 상에 도체 배선이 형성된 배선 기판에, 회로 형성 영역 및 전극 패드를 갖는 반도체 소자를 실장하는 반도체 장치의 제조 방법에 있어서,
    상기 회로 형성 영역을 상기 개구부에 대향시켜, 상기 도체 배선의 선단 부분과 상기 반도체 소자의 전극 패드 부분을 위치 맞춤하는 공정과,
    상기 도체 배선과 상기 전극 패드를, 상기 도체 배선 또는 상기 전극 패드 중 어느 하나에 형성된 돌기 전극을 통하여 접속하는 공정과,
    상기 도체 배선과 상기 전극 패드의 접속부에 밀봉 수지를 도포하여, 회로 형성 영역이 노출된 상태로 상기 밀봉 수지를 경화시키는 공정과,
    상기 노출된 회로 형성 영역에 열전도제를 도포하는 공정과,
    상기 배선 기판에 방열체를 장착하고, 상기 열전도제와 상기 방열체를 밀착시키는 공정을 갖는 반도체 장치의 제조 방법.
KR1020070124813A 2006-12-06 2007-12-04 반도체 장치와 그 제조 방법 및 반도체 장치의 실장 구조 KR20080052411A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006329641 2006-12-06
JPJP-P-2006-00329641 2006-12-06
JPJP-P-2007-00270538 2007-10-17
JP2007270538A JP2008166711A (ja) 2006-12-06 2007-10-17 半導体装置およびその製造方法並びに半導体装置の実装構造

Publications (1)

Publication Number Publication Date
KR20080052411A true KR20080052411A (ko) 2008-06-11

Family

ID=39631660

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070124813A KR20080052411A (ko) 2006-12-06 2007-12-04 반도체 장치와 그 제조 방법 및 반도체 장치의 실장 구조

Country Status (3)

Country Link
JP (1) JP2008166711A (ko)
KR (1) KR20080052411A (ko)
CN (1) CN101221932A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190079728A (ko) * 2017-12-27 2019-07-08 삼성디스플레이 주식회사 본딩 장치 및 이를 이용한 표시 패널의 제조 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2516234B (en) * 2013-07-15 2016-03-23 Novalia Ltd Circuit sheet arrangement
JP6420966B2 (ja) 2014-04-30 2018-11-07 新光電気工業株式会社 配線基板及びその製造方法と電子部品装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190079728A (ko) * 2017-12-27 2019-07-08 삼성디스플레이 주식회사 본딩 장치 및 이를 이용한 표시 패널의 제조 방법

Also Published As

Publication number Publication date
JP2008166711A (ja) 2008-07-17
CN101221932A (zh) 2008-07-16

Similar Documents

Publication Publication Date Title
US7205652B2 (en) Electronic assembly including multiple substrates
TWI235469B (en) Thermally enhanced semiconductor package with EMI shielding
JP4910439B2 (ja) 半導体装置
US20070268671A1 (en) Heat sink electronic package having compliant pedestal
US20030214049A1 (en) Heat dissipating flip-chip ball grid array
JP6569375B2 (ja) 半導体装置、半導体装置の製造方法及び電子装置
JP2004140286A (ja) 半導体装置及びその製造方法
US20110204497A1 (en) Semiconductor integrated circuit and method for manufacturing the same
US7176563B2 (en) Electronically grounded heat spreader
EP1744362B1 (en) Semiconductor device and electronic apparatus
JP2001110926A (ja) フリップチップパッケージ
JP5169800B2 (ja) 電子装置
JP2002270717A (ja) 半導体装置
JP4069574B2 (ja) ディスプレイドライバモジュールおよびその製造方法
US7466030B2 (en) Semiconductor device and fabrication process thereof
JP2001352021A (ja) 半導体パッケージ、半導体パッケージの実装構造及び半導体パッケージの製造方法
JP2000277649A (ja) 半導体装置及びその製造方法
KR20080052411A (ko) 반도체 장치와 그 제조 방법 및 반도체 장치의 실장 구조
US7851904B2 (en) Semiconductor device, method for manufacturing the same, and semiconductor device mounting structure
JP4085572B2 (ja) 半導体装置及びその製造方法
US20060278975A1 (en) Ball grid array package with thermally-enhanced heat spreader
JP4193702B2 (ja) 半導体パッケージの実装構造
JP4697118B2 (ja) 電子装置
JPH0951018A (ja) 半導体装置およびその製造方法
JP3117688B2 (ja) 表面実装用の半導体パッケージ

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid