JPH0864730A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH0864730A JPH0864730A JP6195127A JP19512794A JPH0864730A JP H0864730 A JPH0864730 A JP H0864730A JP 6195127 A JP6195127 A JP 6195127A JP 19512794 A JP19512794 A JP 19512794A JP H0864730 A JPH0864730 A JP H0864730A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- bonded
- plastic
- integrated circuit
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
Abstract
(57)【要約】
【目的】 プラスチック・ピン・グリッド・アレイの熱
抵抗を低減する。 【構成】 パッケージ基板１の中央部に設けた開孔４内
に、このパッケージ基板１よりも薄いプラスチック製の
配線基板５を配置してその主面上にバンプ電極９を介し
て半導体チップ１０をフェイスダウンボンディングす
る。そして、配線基板５の下面に金属製の放熱板１４を
接合すると共に、半導体チップ１０の上面に金属製のキ
ャップ１１を接合し、半導体チップ１０で発生した熱が
その両面（キャップ１１および放熱板１４）から放散さ
れるようにする。
抵抗を低減する。 【構成】 パッケージ基板１の中央部に設けた開孔４内
に、このパッケージ基板１よりも薄いプラスチック製の
配線基板５を配置してその主面上にバンプ電極９を介し
て半導体チップ１０をフェイスダウンボンディングす
る。そして、配線基板５の下面に金属製の放熱板１４を
接合すると共に、半導体チップ１０の上面に金属製のキ
ャップ１１を接合し、半導体チップ１０で発生した熱が
その両面（キャップ１１および放熱板１４）から放散さ
れるようにする。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置に
関し、特に、ピン・グリッド・アレイ(Pin Grid Array;
PGA) 型パッケージの放熱対策に適用して有効な技術に
関するものである。
関し、特に、ピン・グリッド・アレイ(Pin Grid Array;
PGA) 型パッケージの放熱対策に適用して有効な技術に
関するものである。
【０００２】
【従来の技術】近年、ＬＳＩの高集積化、高速化に伴っ
て半導体チップの発熱量が増大していることから、ピン
・グリッド・アレイ、特にプラスチック・ピン・グリッ
ド・アレイにおいては、パッケージの熱抵抗を如何にし
て低減するかが重要な課題となっている。
て半導体チップの発熱量が増大していることから、ピン
・グリッド・アレイ、特にプラスチック・ピン・グリッ
ド・アレイにおいては、パッケージの熱抵抗を如何にし
て低減するかが重要な課題となっている。
【０００３】従来、プラスチック・ピン・グリッド・ア
レイの放熱対策としては、例えば特開平４−１２３４４
１号公報などに記載があるように、パッケージをキャビ
ティ・ダウン構造にして半導体チップの裏面側に放熱フ
ィンを取り付けたり、キャビティ内にシリコーンゲルを
充填したりする構造が知られている。
レイの放熱対策としては、例えば特開平４−１２３４４
１号公報などに記載があるように、パッケージをキャビ
ティ・ダウン構造にして半導体チップの裏面側に放熱フ
ィンを取り付けたり、キャビティ内にシリコーンゲルを
充填したりする構造が知られている。
【０００４】
【発明が解決しようとする課題】しかしながら、半導体
チップの発熱量がさらに増大すると、前記従来技術のよ
うな放熱対策ではパッケージの熱抵抗を充分に低減する
ことが困難となる。
チップの発熱量がさらに増大すると、前記従来技術のよ
うな放熱対策ではパッケージの熱抵抗を充分に低減する
ことが困難となる。
【０００５】本発明の目的は、プラスチック・ピン・グ
リッド・アレイ型パッケージの熱抵抗を低減することの
できる技術を提供することにある。
リッド・アレイ型パッケージの熱抵抗を低減することの
できる技術を提供することにある。
【０００６】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００７】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【０００８】(1) 本発明のプラスチック・ピン・グリッ
ド・アレイ型半導体集積回路装置は、パッケージ基板の
中央部に設けた開孔内に、このパッケージ基板よりも薄
いプラスチック製の配線基板を配置してその主面上にバ
ンプ電極を介して半導体チップをフェイスダウンボンデ
ィングし、上記配線基板の裏面に金属製の放熱板を接合
すると共に、上記半導体チップの裏面に金属製のキャッ
プを接合した放熱構造を有するものである。
ド・アレイ型半導体集積回路装置は、パッケージ基板の
中央部に設けた開孔内に、このパッケージ基板よりも薄
いプラスチック製の配線基板を配置してその主面上にバ
ンプ電極を介して半導体チップをフェイスダウンボンデ
ィングし、上記配線基板の裏面に金属製の放熱板を接合
すると共に、上記半導体チップの裏面に金属製のキャッ
プを接合した放熱構造を有するものである。
【０００９】(2) 本発明のプラスチック・ピン・グリッ
ド・アレイ型半導体集積回路装置は、上記放熱板または
上記キャップに放熱フィンを接合した放熱構造を有する
ものである。
ド・アレイ型半導体集積回路装置は、上記放熱板または
上記キャップに放熱フィンを接合した放熱構造を有する
ものである。
【００１０】(3) 本発明のプラスチック・ピン・グリッ
ド・アレイ型半導体集積回路装置は、パッケージ基板の
中央部に設けた開孔内にエリアＴＡＢを配置してその一
面にバンプ電極を介して半導体チップをフェイスダウン
ボンディングし、上記エリアＴＡＢの他の面に金属製の
放熱板または放熱フィンを接合すると共に、上記半導体
チップの裏面に金属製のキャップを接合した放熱構造を
有するものである。
ド・アレイ型半導体集積回路装置は、パッケージ基板の
中央部に設けた開孔内にエリアＴＡＢを配置してその一
面にバンプ電極を介して半導体チップをフェイスダウン
ボンディングし、上記エリアＴＡＢの他の面に金属製の
放熱板または放熱フィンを接合すると共に、上記半導体
チップの裏面に金属製のキャップを接合した放熱構造を
有するものである。
【００１１】
【作用】上記した手段によれば、半導体チップがフェイ
スダウンボンディングされた薄いプラスチック製の配線
基板（またはエリアＴＡＢ）に金属製の放熱板を接合
し、さらに半導体チップの裏面に金属製のキャップを接
合することにより、半導体チップで発生した熱が半導体
チップの両面（放熱板およびキャップ）から放散される
ようになるので、プラスチック・ピン・グリッド・アレ
イの熱抵抗を低減することが可能となる。
スダウンボンディングされた薄いプラスチック製の配線
基板（またはエリアＴＡＢ）に金属製の放熱板を接合
し、さらに半導体チップの裏面に金属製のキャップを接
合することにより、半導体チップで発生した熱が半導体
チップの両面（放熱板およびキャップ）から放散される
ようになるので、プラスチック・ピン・グリッド・アレ
イの熱抵抗を低減することが可能となる。
【００１２】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
に説明する。
【００１３】（実施例１）図１は、本発明の実施例１で
ある半導体集積回路装置の要部を示す断面図である。
ある半導体集積回路装置の要部を示す断面図である。
【００１４】この半導体集積回路装置は、パッケージ基
板１をガラス布基材エポキシ樹脂（ガラエポ）あるいは
ガラス布基材ポリイミド樹脂などのプラスチックで構成
した、いわゆるプラスチック・ピン・グリッド・アレイ
である。
板１をガラス布基材エポキシ樹脂（ガラエポ）あるいは
ガラス布基材ポリイミド樹脂などのプラスチックで構成
した、いわゆるプラスチック・ピン・グリッド・アレイ
である。
【００１５】パッケージ基板１の主面（上面）には多数
の配線２が形成されている。これらの配線２は、例えば
Ｃｕで構成されており、その表面にはＮｉ、Ａｕの順で
メッキが施されている。また、パッケージ基板１の外周
部には上記配線２と接続された多数のリードピン３が挿
入されている。これらのリードピン３は、４２アロイや
コバールなどのＦｅ系合金で構成されており、その表面
にはＳｎあるいは半田などのメッキが施されている。
の配線２が形成されている。これらの配線２は、例えば
Ｃｕで構成されており、その表面にはＮｉ、Ａｕの順で
メッキが施されている。また、パッケージ基板１の外周
部には上記配線２と接続された多数のリードピン３が挿
入されている。これらのリードピン３は、４２アロイや
コバールなどのＦｅ系合金で構成されており、その表面
にはＳｎあるいは半田などのメッキが施されている。
【００１６】上記パッケージ基板１の中央部には開孔４
が設けてあり、その内側にはパッケージ基板１よりも薄
い配線基板５が配置されている。この配線基板５は、パ
ッケージ基板１と同じガラス布基材エポキシ樹脂、ガラ
ス布基材ポリイミド樹脂などのプラスチックで構成され
ており、その主面（上面）には、例えばＣｕの表面にＮ
ｉ、Ａｕの順でメッキを施した配線６が形成されてい
る。
が設けてあり、その内側にはパッケージ基板１よりも薄
い配線基板５が配置されている。この配線基板５は、パ
ッケージ基板１と同じガラス布基材エポキシ樹脂、ガラ
ス布基材ポリイミド樹脂などのプラスチックで構成され
ており、その主面（上面）には、例えばＣｕの表面にＮ
ｉ、Ａｕの順でメッキを施した配線６が形成されてい
る。
【００１７】上記パッケージ基板１の配線２と、これに
対応する配線基板５の配線６とは、リード７を介して電
気的に接続されている。リード７は、リードピン３と同
じ４２アロイやコバールなどのＦｅ系合金で構成されて
おり、半田などによって配線２，４上に接合されてい
る。パッケージ基板１の配線２と配線基板５の配線６
は、図２に示すように、Ａｕのボンディングワイヤ８を
介して電気的に接続することもできる。
対応する配線基板５の配線６とは、リード７を介して電
気的に接続されている。リード７は、リードピン３と同
じ４２アロイやコバールなどのＦｅ系合金で構成されて
おり、半田などによって配線２，４上に接合されてい
る。パッケージ基板１の配線２と配線基板５の配線６
は、図２に示すように、Ａｕのボンディングワイヤ８を
介して電気的に接続することもできる。
【００１８】上記配線基板５の主面上には、バンプ電極
９を介して半導体チップ１０がフェイスダウンボンディ
ングされている。バンプ電極９は、例えば半田（ＣＣＢ
バンプ）で構成されている。
９を介して半導体チップ１０がフェイスダウンボンディ
ングされている。バンプ電極９は、例えば半田（ＣＣＢ
バンプ）で構成されている。
【００１９】上記半導体チップ１０の裏面（上面）に
は、ＣｕやＡｌのような熱伝導性の高い金属で構成され
たキャップ１１が半田１２により接合されている。ま
た、このキャップ１１の外周部は、シリコーンゴムのよ
うな低ヤング率の接着剤１５によってパッケージ基板１
の主面上に接合されている。
は、ＣｕやＡｌのような熱伝導性の高い金属で構成され
たキャップ１１が半田１２により接合されている。ま
た、このキャップ１１の外周部は、シリコーンゴムのよ
うな低ヤング率の接着剤１５によってパッケージ基板１
の主面上に接合されている。
【００２０】上記キャップ１１の上面には、Ａｌのよう
な熱伝導性の高い金属製の放熱フィン１３が半田あるい
は接着剤などにより接合されている。従って、半導体チ
ップ１０で発生した熱の一部は、半田１２およびキャッ
プ１１を通じて放熱フィン１３に伝達され、その表面か
ら外部に放散する。
な熱伝導性の高い金属製の放熱フィン１３が半田あるい
は接着剤などにより接合されている。従って、半導体チ
ップ１０で発生した熱の一部は、半田１２およびキャッ
プ１１を通じて放熱フィン１３に伝達され、その表面か
ら外部に放散する。
【００２１】一方、前記配線基板５の下面には、Ｃｕや
Ａｌのような熱伝導性の高い金属で構成された放熱板１
４が接着剤などにより接合されている。従って、半導体
チップ１０で発生した熱の一部は、バンプ電極９および
薄い配線基板５を通じて放熱板１４に伝達され、その表
面から外部に放散する。
Ａｌのような熱伝導性の高い金属で構成された放熱板１
４が接着剤などにより接合されている。従って、半導体
チップ１０で発生した熱の一部は、バンプ電極９および
薄い配線基板５を通じて放熱板１４に伝達され、その表
面から外部に放散する。
【００２２】このように、本実施例１のプラスチック・
ピン・グリッド・アレイによれば、半導体チップ１０で
発生した熱がその両面（キャップ１１および放熱板１
４）から放散されるので、その熱抵抗を確実に低減する
ことができる。
ピン・グリッド・アレイによれば、半導体チップ１０で
発生した熱がその両面（キャップ１１および放熱板１
４）から放散されるので、その熱抵抗を確実に低減する
ことができる。
【００２３】（実施例２）図３は、本発明の実施例２で
ある半導体集積回路装置の要部を示す断面図である。
ある半導体集積回路装置の要部を示す断面図である。
【００２４】本実施例２のプラスチック・ピン・グリッ
ド・アレイは、パッケージ基板１をキャビティ・ダウン
構造にしたもので、半導体チップ１０の下面にキャップ
１１を接合し、配線基板５の下面に放熱板１４を接合し
た構造で構成されている。
ド・アレイは、パッケージ基板１をキャビティ・ダウン
構造にしたもので、半導体チップ１０の下面にキャップ
１１を接合し、配線基板５の下面に放熱板１４を接合し
た構造で構成されている。
【００２５】本実施例２のプラスチック・ピン・グリッ
ド・アレイも、半導体チップ１０で発生した熱がその両
面（キャップ１１および放熱板１４）から放散されるの
で、前記実施例１と同様、その熱抵抗を確実に低減する
ことができる。
ド・アレイも、半導体チップ１０で発生した熱がその両
面（キャップ１１および放熱板１４）から放散されるの
で、前記実施例１と同様、その熱抵抗を確実に低減する
ことができる。
【００２６】（実施例３）図４は、本発明の実施例３で
ある半導体集積回路装置の要部を示す断面図である。
ある半導体集積回路装置の要部を示す断面図である。
【００２７】本実施例３のプラスチック・ピン・グリッ
ド・アレイは、パッケージ基板１の中央部に設けた開孔
４の内側にエリアＴＡＢ１６を配置したことに特徴があ
る。このエリアＴＡＢ１６は、ポリイミド樹脂のような
プラスチック・フィルムの両面にＣｕなどのリード１７
を形成したもので、このリード１７と半導体チップ１０
とは、Ａｕのバンプ電極１８を介して電気的に接続され
ている。また、このリード１７の一端（アウターリー
ド）は、周知のギャングボンディング法によってパッケ
ージ基板１の配線２上に一括接続されている。
ド・アレイは、パッケージ基板１の中央部に設けた開孔
４の内側にエリアＴＡＢ１６を配置したことに特徴があ
る。このエリアＴＡＢ１６は、ポリイミド樹脂のような
プラスチック・フィルムの両面にＣｕなどのリード１７
を形成したもので、このリード１７と半導体チップ１０
とは、Ａｕのバンプ電極１８を介して電気的に接続され
ている。また、このリード１７の一端（アウターリー
ド）は、周知のギャングボンディング法によってパッケ
ージ基板１の配線２上に一括接続されている。
【００２８】上記エリアＴＡＢ１６の上面には、シリコ
ーンゴムのような接着剤１９を介して放熱板１４が接合
されている。この放熱板１４は、前記実施例１，２の放
熱板１４と同様、ＣｕやＡｌのような熱伝導性の高い金
属で構成されている。従って、半導体チップ１０で発生
した熱の一部は、バンプ電極１８およびエリアＴＡＢ１
６のリード１７を通じて放熱板１４に伝達され、その表
面から外部に放散する。
ーンゴムのような接着剤１９を介して放熱板１４が接合
されている。この放熱板１４は、前記実施例１，２の放
熱板１４と同様、ＣｕやＡｌのような熱伝導性の高い金
属で構成されている。従って、半導体チップ１０で発生
した熱の一部は、バンプ電極１８およびエリアＴＡＢ１
６のリード１７を通じて放熱板１４に伝達され、その表
面から外部に放散する。
【００２９】また、本実施例３のプラスチック・ピン・
グリッド・アレイは、前記実施例２と同様、パッケージ
基板１をキャビティ・ダウン構造で構成し、半導体チッ
プ１０の下面に半田１２を介してキャップ１１を接合し
ている。従って、半導体チップ１０で発生した熱の一部
は、半田１２を通じてキャップ１１に伝達され、その表
面から外部に放散する。
グリッド・アレイは、前記実施例２と同様、パッケージ
基板１をキャビティ・ダウン構造で構成し、半導体チッ
プ１０の下面に半田１２を介してキャップ１１を接合し
ている。従って、半導体チップ１０で発生した熱の一部
は、半田１２を通じてキャップ１１に伝達され、その表
面から外部に放散する。
【００３０】このように、本実施例３のプラスチック・
ピン・グリッド・アレイによれば、半導体チップ１０で
発生した熱がその両面（キャップ１１および放熱板１
４）から放散されるので、前記実施例１，２と同様、そ
の熱抵抗を確実に低減することができる。
ピン・グリッド・アレイによれば、半導体チップ１０で
発生した熱がその両面（キャップ１１および放熱板１
４）から放散されるので、前記実施例１，２と同様、そ
の熱抵抗を確実に低減することができる。
【００３１】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【００３２】例えば前記実施例３では、エリアＴＡＢ１
６の上面に放熱板１４を接合したが、図５に示すよう
に、この放熱板１４の上面にさらに放熱フィン１３を接
合してもよい。また、図６に示すように、放熱板１４に
代えて放熱フィン１３をエリアＴＡＢ１６の上面に直接
接合してもよい。
６の上面に放熱板１４を接合したが、図５に示すよう
に、この放熱板１４の上面にさらに放熱フィン１３を接
合してもよい。また、図６に示すように、放熱板１４に
代えて放熱フィン１３をエリアＴＡＢ１６の上面に直接
接合してもよい。
【００３３】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
【００３４】本発明のプラスチック・ピン・グリッド・
アレイによれば、半導体チップで発生した熱がその両面
から放散されるので、その熱抵抗を確実に低減すること
ができる。
アレイによれば、半導体チップで発生した熱がその両面
から放散されるので、その熱抵抗を確実に低減すること
ができる。
【図１】本発明の一実施例である半導体集積回路装置の
要部断面図である。
要部断面図である。
【図２】本発明の他の実施例である半導体集積回路装置
の要部断面図である。
の要部断面図である。
【図３】本発明の他の実施例である半導体集積回路装置
の要部断面図である。
の要部断面図である。
【図４】本発明の他の実施例である半導体集積回路装置
の要部断面図である。
の要部断面図である。
【図５】本発明の他の実施例である半導体集積回路装置
の要部断面図である。
の要部断面図である。
【図６】本発明の他の実施例である半導体集積回路装置
の要部断面図である。
の要部断面図である。
１ パッケージ本体 ２ 配線 ３ リードピン ４ 開孔 ５ 配線基板 ６ 配線 ７ リード ８ ボンディングワイヤ ９ バンプ電極 １０ 半導体チップ １１ キャップ １２ 半田 １３ 放熱フィン １４ 放熱板 １５ 接着剤 １６ エリアＴＡＢ １７ リード １８ バンプ電極 １９ 接着剤
───────────────────────────────────────────────────── フロントページの続き (72)発明者 沖永 隆幸 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 江俣 孝司 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 舘 宏 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 堀内 整 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 小熊 広志 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内
Claims (4)
- 【請求項１】 パッケージ基板をプラスチックで構成し
たピン・グリッド・アレイ型の半導体集積回路装置であ
って、前記パッケージ基板の中央部に設けた開孔内に、
前記パッケージ基板よりも薄いプラスチック製の配線基
板を配置してその主面上にバンプ電極を介して半導体チ
ップをフェイスダウンボンディングし、前記プラスチッ
ク製の配線基板の裏面に金属製の放熱板を接合すると共
に、前記半導体チップの裏面に金属製のキャップを接合
したことを特徴とする半導体集積回路装置。 - 【請求項２】 請求項１記載の半導体集積回路装置であ
って、前記パッケージ基板の配線と前記配線基板の配線
とをリードまたはワイヤを介して電気的に接続したこと
を特徴とする半導体集積回路装置。 - 【請求項３】 請求項１または２記載の半導体集積回路
装置であって、前記放熱板または前記キャップに放熱フ
ィンを接合したことを特徴とする半導体集積回路装置。 - 【請求項４】 パッケージ基板をプラスチックで構成し
たピン・グリッド・アレイ型の半導体集積回路装置であ
って、前記パッケージ基板の中央部に設けた開孔内にエ
リアＴＡＢを配置してその一面にバンプ電極を介して半
導体チップをフェイスダウンボンディングし、前記エリ
アＴＡＢの他の面に金属製の放熱板または放熱フィンを
接合すると共に、前記半導体チップの裏面に金属製のキ
ャップを接合したことを特徴とする半導体集積回路装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6195127A JPH0864730A (ja) | 1994-08-19 | 1994-08-19 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6195127A JPH0864730A (ja) | 1994-08-19 | 1994-08-19 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0864730A true JPH0864730A (ja) | 1996-03-08 |
Family
ID=16335942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6195127A Withdrawn JPH0864730A (ja) | 1994-08-19 | 1994-08-19 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0864730A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980035920A (ko) * | 1996-11-15 | 1998-08-05 | 구자홍 | 에스오피타입 반도체 패키지 |
| KR100294968B1 (ko) * | 1997-04-30 | 2001-07-12 | 포만 제프리 엘 | 반도체기판용다층땜납밀봉밴드및그제조방법 |
| KR100298691B1 (ko) * | 1998-09-09 | 2001-09-06 | 마이클 디. 오브라이언 | 반도체 장치 |
| US6933612B2 (en) | 2002-10-21 | 2005-08-23 | Nec Electronics Corporation | Semiconductor device with improved heatsink structure |
| JP2007165486A (ja) * | 2005-12-12 | 2007-06-28 | Shinko Electric Ind Co Ltd | 放熱板及び半導体装置 |
| US8159020B2 (en) | 2002-01-15 | 2012-04-17 | Infineon Technologies Ag | Non-volatile two transistor semiconductor memory cell and method for producing the same |
-
1994
- 1994-08-19 JP JP6195127A patent/JPH0864730A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980035920A (ko) * | 1996-11-15 | 1998-08-05 | 구자홍 | 에스오피타입 반도체 패키지 |
| KR100294968B1 (ko) * | 1997-04-30 | 2001-07-12 | 포만 제프리 엘 | 반도체기판용다층땜납밀봉밴드및그제조방법 |
| KR100298691B1 (ko) * | 1998-09-09 | 2001-09-06 | 마이클 디. 오브라이언 | 반도체 장치 |
| US8159020B2 (en) | 2002-01-15 | 2012-04-17 | Infineon Technologies Ag | Non-volatile two transistor semiconductor memory cell and method for producing the same |
| US6933612B2 (en) | 2002-10-21 | 2005-08-23 | Nec Electronics Corporation | Semiconductor device with improved heatsink structure |
| JP2007165486A (ja) * | 2005-12-12 | 2007-06-28 | Shinko Electric Ind Co Ltd | 放熱板及び半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07254668A (ja) | 高熱放出用の半導体パッケージ | |
| JPH09153565A (ja) | ヒートシンク付きボールグリッドアレーパッケージ | |
| JP2006505945A (ja) | 折返しフレックス・無ワイヤボンディング・マルチチップ電力パッケージ | |
| JPH11121643A (ja) | 半導体装置 | |
| JPH04123441A (ja) | 半導体集積回路装置 | |
| JP3922809B2 (ja) | 半導体装置 | |
| JPH0864730A (ja) | 半導体集積回路装置 | |
| JPH08139218A (ja) | 混成集積回路装置およびその製造方法 | |
| JPH098186A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3628058B2 (ja) | 樹脂封止型半導体装置 | |
| JP3655338B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH1050770A (ja) | 半導体装置及びその製造方法 | |
| JP3183064B2 (ja) | 半導体装置 | |
| JP2003258165A (ja) | 半導体装置 | |
| JPH03214763A (ja) | 半導体集積回路装置のリードフレーム及びこれを用いた半導体集積回路装置 | |
| JP2891426B2 (ja) | 半導体装置 | |
| JPH0846100A (ja) | 半導体集積回路装置 | |
| JP3314574B2 (ja) | 半導体装置の製造方法 | |
| JP3561671B2 (ja) | 半導体装置 | |
| JP2002124627A (ja) | 半導体装置及びその製造方法 | |
| JPH08250628A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH08153826A (ja) | 半導体集積回路装置 | |
| KR200179419Y1 (ko) | 반도체패키지 | |
| JPH11354706A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| KR0167141B1 (ko) | 반도체 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011106 |