JP2003258165A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2003258165A JP2003258165A JP2002059257A JP2002059257A JP2003258165A JP 2003258165 A JP2003258165 A JP 2003258165A JP 2002059257 A JP2002059257 A JP 2002059257A JP 2002059257 A JP2002059257 A JP 2002059257A JP 2003258165 A JP2003258165 A JP 2003258165A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- chip
- heat
- back surface
- conductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 高い放熱効率が得られる半導体装置を提供す
る。 【解決手段】 表面側に素子が形成された半導体チップ
1の裏面には、複数個の穴4が形成され、この穴4に半
導体チップより熱抵抗の小さい熱伝導体層5が埋め込ま
れる。半導体チップ1は、表面に形成された端子パッド
を下向きにしてバンプ3を介してパッケージ基台11に
搭載される。半導体チップ1の裏面の熱伝導体層5に接
して放熱体13が取り付けられる。
る。 【解決手段】 表面側に素子が形成された半導体チップ
1の裏面には、複数個の穴4が形成され、この穴4に半
導体チップより熱抵抗の小さい熱伝導体層5が埋め込ま
れる。半導体チップ1は、表面に形成された端子パッド
を下向きにしてバンプ3を介してパッケージ基台11に
搭載される。半導体チップ1の裏面の熱伝導体層5に接
して放熱体13が取り付けられる。
Description
【0001】
【発明の属する技術分野】この発明は、チップの放熱効
率を考慮した半導体装置に関する。
率を考慮した半導体装置に関する。
【0002】
【従来の技術】近年、半導体集積回路の高密度化と高速
化が進み、半導体チップの単位面積当たりの発熱量が増
加している。従って、チップの効率的な放熱技術が要求
されている。従来は一般に、チップの素子が形成された
面(表面)で発生する熱をチップの裏面から放熱させる
ために、チップ裏面に通常グリース等を塗布して金属板
を取り付けるといったことが行われている。
化が進み、半導体チップの単位面積当たりの発熱量が増
加している。従って、チップの効率的な放熱技術が要求
されている。従来は一般に、チップの素子が形成された
面(表面)で発生する熱をチップの裏面から放熱させる
ために、チップ裏面に通常グリース等を塗布して金属板
を取り付けるといったことが行われている。
【0003】シリコン等の半導体チップは金属に比べて
熱伝導率が低いため、チップ裏面からの放熱効果を高く
するためにはチップをできるだけ薄くすることが要求さ
れる。しかし、アセンブリ工程でのウェハ強度を確保す
ることも必要であり、薄くすることには限界がある。
熱伝導率が低いため、チップ裏面からの放熱効果を高く
するためにはチップをできるだけ薄くすることが要求さ
れる。しかし、アセンブリ工程でのウェハ強度を確保す
ることも必要であり、薄くすることには限界がある。
【0004】半導体チップの裏面からの放熱効率を上げ
る方法として、チップ裏面に穴を形成してここに低熱抵
抗物質を埋め込む技術が提案されている(特開平2−2
44747号公報参照)。これは、チップをそれほど薄
くすることなく、チップ表面の素子領域で発生する熱を
裏面に伝えることができるという点で有効である。
る方法として、チップ裏面に穴を形成してここに低熱抵
抗物質を埋め込む技術が提案されている(特開平2−2
44747号公報参照)。これは、チップをそれほど薄
くすることなく、チップ表面の素子領域で発生する熱を
裏面に伝えることができるという点で有効である。
【0005】
【発明が解決しようとする課題】しかし、特開平2−2
44747号公報では、チップをその裏面を下向きにし
て放熱板であるリードフレームに搭載する構造しか考え
られていない。この場合、チップ表面の端子パッドは、
ボンディングワイヤによりリードフレームに接続される
から、チップ表面の熱源からの伝導熱は、チップ内を伝
導する成分と、ボンディングワイヤを伝導する成分が共
にリードフレームに集中することになり、放熱効率は十
分ではない。
44747号公報では、チップをその裏面を下向きにし
て放熱板であるリードフレームに搭載する構造しか考え
られていない。この場合、チップ表面の端子パッドは、
ボンディングワイヤによりリードフレームに接続される
から、チップ表面の熱源からの伝導熱は、チップ内を伝
導する成分と、ボンディングワイヤを伝導する成分が共
にリードフレームに集中することになり、放熱効率は十
分ではない。
【0006】この発明は、より高い放熱効率が得られる
半導体装置を提供することを目的としている。
半導体装置を提供することを目的としている。
【0007】
【課題を解決するための手段】この発明に係る半導体装
置は、一方の面側に素子が形成された半導体チップと、
この半導体チップの他方の面に複数個形成された穴に埋
め込まれた、半導体チップより熱抵抗の小さい熱伝導体
層と、前記半導体チップが前記一方の面に形成された端
子パッドを下向きにしてバンプを介して搭載されたパッ
ケージ基台と、前記半導体チップの他方の面に前記熱伝
導体層に接して取り付けられた放熱体と、を有すること
を特徴とする。
置は、一方の面側に素子が形成された半導体チップと、
この半導体チップの他方の面に複数個形成された穴に埋
め込まれた、半導体チップより熱抵抗の小さい熱伝導体
層と、前記半導体チップが前記一方の面に形成された端
子パッドを下向きにしてバンプを介して搭載されたパッ
ケージ基台と、前記半導体チップの他方の面に前記熱伝
導体層に接して取り付けられた放熱体と、を有すること
を特徴とする。
【0008】この発明によると、半導体チップの素子が
形成された面(表面)と反対側の面(裏面)に熱導電体
層が埋め込まれ、この裏面に放熱体が取り付けられる。
一方、半導体チップはフリップチップ方式でパッケージ
基台に取り付けられる。従って、半導体チップの表面部
の熱源からの熱は、チップ内部を、埋め込まれた熱伝導
体を介して低熱抵抗で伝導されると同時に、表面の端子
パッドを介し、パッケージ基台を介して配線にも伝導さ
れる。この様な二方向の放熱により、チップの放熱効率
は高いものとなる。
形成された面(表面)と反対側の面(裏面)に熱導電体
層が埋め込まれ、この裏面に放熱体が取り付けられる。
一方、半導体チップはフリップチップ方式でパッケージ
基台に取り付けられる。従って、半導体チップの表面部
の熱源からの熱は、チップ内部を、埋め込まれた熱伝導
体を介して低熱抵抗で伝導されると同時に、表面の端子
パッドを介し、パッケージ基台を介して配線にも伝導さ
れる。この様な二方向の放熱により、チップの放熱効率
は高いものとなる。
【0009】半導体チップの裏面の穴に埋め込まれる熱
伝導体層は、好ましくはチップ裏面全体を覆うように形
成するが、穴にのみ埋め込むようにしてもよい。またパ
ッケージ基台は、好ましくは貫通導体により表裏が接続
されて裏面に接続用バンプが配列されたものを用いる。
これにより、半導体チップの熱は、端子バッドからパッ
ケージ基台の貫通導体を介し接続用バンプを介して、短
距離且つ低熱抵抗で配線基板の配線まで伝えられる。放
熱体は例えば、半導体チップの裏面に接触する底板部と
これと一体に形成された放熱フィンとを備えて構成され
る。
伝導体層は、好ましくはチップ裏面全体を覆うように形
成するが、穴にのみ埋め込むようにしてもよい。またパ
ッケージ基台は、好ましくは貫通導体により表裏が接続
されて裏面に接続用バンプが配列されたものを用いる。
これにより、半導体チップの熱は、端子バッドからパッ
ケージ基台の貫通導体を介し接続用バンプを介して、短
距離且つ低熱抵抗で配線基板の配線まで伝えられる。放
熱体は例えば、半導体チップの裏面に接触する底板部と
これと一体に形成された放熱フィンとを備えて構成され
る。
【0010】
【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態を説明する。図1は、実施の形態による半
導体集積回路チップ1の断面構造を示している。半導体
チップ1の表面部2が、素子が形成された熱源となって
いる。チップ1の表面に形成された端子パッドには、A
uや半田等のバンプ3が形成されている。チップ1の裏
面には、複数の穴4がRIEにより配列形成され、この
穴4には、チップ1より低熱抵抗の材料、例えばAu,
Ag,Cu等の金属からなる熱伝導体5が埋め込まれて
いる。熱伝導体5の埋め込みは、めっき法によってもよ
いし、CVD法によってもよい。
の実施の形態を説明する。図1は、実施の形態による半
導体集積回路チップ1の断面構造を示している。半導体
チップ1の表面部2が、素子が形成された熱源となって
いる。チップ1の表面に形成された端子パッドには、A
uや半田等のバンプ3が形成されている。チップ1の裏
面には、複数の穴4がRIEにより配列形成され、この
穴4には、チップ1より低熱抵抗の材料、例えばAu,
Ag,Cu等の金属からなる熱伝導体5が埋め込まれて
いる。熱伝導体5の埋め込みは、めっき法によってもよ
いし、CVD法によってもよい。
【0011】図2は、チップ1の裏面の熱伝導体5の埋
め込みパターンを示している。熱伝導体5は、図の例で
は、穴5に埋め込まれるだけでなく、チップ裏面全体を
覆うように被着されている。但しこの裏面には後に説明
するように放熱体が取り付けられるので、熱伝導体5
は、穴5のみに埋め込まれるようにしてもよい。或いは
また、穴5に埋め込まれる熱伝導体層と別に、熱伝導体
板を貼り付ける構造としてもよい。
め込みパターンを示している。熱伝導体5は、図の例で
は、穴5に埋め込まれるだけでなく、チップ裏面全体を
覆うように被着されている。但しこの裏面には後に説明
するように放熱体が取り付けられるので、熱伝導体5
は、穴5のみに埋め込まれるようにしてもよい。或いは
また、穴5に埋め込まれる熱伝導体層と別に、熱伝導体
板を貼り付ける構造としてもよい。
【0012】図3は、この様な半導体チップ1の実装構
造を示している。半導体チップ1は、その端子パッド面
を下向きにした、いわゆるフリップチップ方式(フェー
スダウンボンディング方式)によって、パッケージ基台
11に搭載されている。即ち、半導体チップ1の端子パ
ッドに設けられたバンプ3をパッケージ基台11の端子
パッドに熱圧着することで、パッケージングされる。パ
ッケージ基台11は、表面の端子パッドが貫通導体に介
して裏面に導かれ、この裏面に、配線基板への接続用バ
ンプ(ボール)12が配列されたいわゆるBGA(Ba
ll GridArray)方式を用いている。
造を示している。半導体チップ1は、その端子パッド面
を下向きにした、いわゆるフリップチップ方式(フェー
スダウンボンディング方式)によって、パッケージ基台
11に搭載されている。即ち、半導体チップ1の端子パ
ッドに設けられたバンプ3をパッケージ基台11の端子
パッドに熱圧着することで、パッケージングされる。パ
ッケージ基台11は、表面の端子パッドが貫通導体に介
して裏面に導かれ、この裏面に、配線基板への接続用バ
ンプ(ボール)12が配列されたいわゆるBGA(Ba
ll GridArray)方式を用いている。
【0013】パッケージ基台11に搭載された半導体チ
ップ1の裏面には、放熱体13が取り付けられている。
放熱体13は、チップ1の裏面の熱伝導体層5に接触す
る底板部13aと、これに一体形成された放熱フィン1
3b、更にチップ1の周囲を取り囲む外囲部13cを有
し、チップ1全体を覆うように取り付けられる。放熱体
13は例えば、接着剤によってパッケージ基台11に固
定される。なお、外囲部13cは、放熱体とは別体とし
て構成することもできる。
ップ1の裏面には、放熱体13が取り付けられている。
放熱体13は、チップ1の裏面の熱伝導体層5に接触す
る底板部13aと、これに一体形成された放熱フィン1
3b、更にチップ1の周囲を取り囲む外囲部13cを有
し、チップ1全体を覆うように取り付けられる。放熱体
13は例えば、接着剤によってパッケージ基台11に固
定される。なお、外囲部13cは、放熱体とは別体とし
て構成することもできる。
【0014】この実施の形態によると、チップ1の裏面
に形成された穴4に熱伝導体層5を埋め込むことによっ
て、チップ1と熱伝導体層5との間に大きな結合面積が
得られ、高い熱伝導率が得られる。熱伝導体層5に伝わ
る熱は更に放熱体13により放熱される。一方、フリッ
プチップ実装方式を採用しているために、チップ表面部
で発生する熱は、端子パッドからパッケージ基台11の
貫通導体を介し接続用パッドを介して、これが接続され
る配線基板にまで伝熱される。特に、パッケージ基台と
してBGA基板を用いることによって、短い伝熱距離で
且つ低熱抵抗で伝導されることになり、良好に放熱され
る。
に形成された穴4に熱伝導体層5を埋め込むことによっ
て、チップ1と熱伝導体層5との間に大きな結合面積が
得られ、高い熱伝導率が得られる。熱伝導体層5に伝わ
る熱は更に放熱体13により放熱される。一方、フリッ
プチップ実装方式を採用しているために、チップ表面部
で発生する熱は、端子パッドからパッケージ基台11の
貫通導体を介し接続用パッドを介して、これが接続され
る配線基板にまで伝熱される。特に、パッケージ基台と
してBGA基板を用いることによって、短い伝熱距離で
且つ低熱抵抗で伝導されることになり、良好に放熱され
る。
【0015】チップ裏面に熱伝導体層を埋め込んだとし
ても、チップ裏面をパッケージ基台に実装する方式で
は、チップ表面の端子パッドからの熱は、長いボンディ
ングワイヤを介してパッケージ基台に伝導されることに
なる。これでは伝熱効率は悪く、またパッケージ基台に
熱が集中することになり、高いチップ放熱効率を得るこ
とは難しい。これに対してこの実施の形態によると、チ
ップの表裏二方向に効率的に熱を伝導させ放熱させるた
めに、高いチップ放熱効率が得られる。
ても、チップ裏面をパッケージ基台に実装する方式で
は、チップ表面の端子パッドからの熱は、長いボンディ
ングワイヤを介してパッケージ基台に伝導されることに
なる。これでは伝熱効率は悪く、またパッケージ基台に
熱が集中することになり、高いチップ放熱効率を得るこ
とは難しい。これに対してこの実施の形態によると、チ
ップの表裏二方向に効率的に熱を伝導させ放熱させるた
めに、高いチップ放熱効率が得られる。
【0016】
【発明の効果】以上述べたようにこの発明によれば、高
い放熱効率が得られる半導体装置を提供することができ
る。
い放熱効率が得られる半導体装置を提供することができ
る。
【図1】この発明の実施の形態による半導体チップの断
面構造を示す図である。
面構造を示す図である。
【図2】同半導体チップの裏面の熱伝導体埋め込みパタ
ーンを示す図である。
ーンを示す図である。
【図3】同半導体チップの実装構造を示す断面図であ
る。
る。
1…半導体チップ、2…表面部、3…バンプ、4…穴、
5…熱伝導体層、11…パッケージ基台、12…バン
プ、13…放熱体。
5…熱伝導体層、11…パッケージ基台、12…バン
プ、13…放熱体。
Claims (4)
- 【請求項1】 一方の面側に素子が形成された半導体チ
ップと、 この半導体チップの他方の面に複数個形成された穴に埋
め込まれた、半導体チップより熱抵抗の小さい熱伝導体
層と、 前記半導体チップが前記一方の面に形成された端子パッ
ドを下向きにしてバンプを介して搭載されたパッケージ
基台と、 前記半導体チップの他方の面に前記熱伝導体層に接して
取り付けられた放熱体と、を有することを特徴とする半
導体装置。 - 【請求項2】 前記熱伝導体層は、前記半導体チップの
裏面全面を覆って形成されていることを特徴とする請求
項1記載の半導体装置。 - 【請求項3】 前記パッケージ基台は、貫通導体により
表裏面が接続されて裏面に接続用バンプが配列されてい
ることを特徴とする請求項1記載の半導体装置。 - 【請求項4】 前記放熱体は、前記半導体チップの裏面
に接触する底板部とこれと一体に形成された放熱フィン
とを有することを特徴とする請求項1記載の半導体装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002059257A JP2003258165A (ja) | 2002-03-05 | 2002-03-05 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002059257A JP2003258165A (ja) | 2002-03-05 | 2002-03-05 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003258165A true JP2003258165A (ja) | 2003-09-12 |
Family
ID=28668994
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002059257A Abandoned JP2003258165A (ja) | 2002-03-05 | 2002-03-05 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003258165A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006332374A (ja) * | 2005-05-26 | 2006-12-07 | Rohm Co Ltd | 半導体装置 |
EP1734577A1 (de) * | 2005-06-16 | 2006-12-20 | ABB Research Ltd | Kühlvorrichtung sowie Halbleitermodul mit einer solchen Kühlvorrichtung |
WO2007138771A1 (ja) * | 2006-05-26 | 2007-12-06 | Murata Manufacturing Co., Ltd. | 半導体装置、電子部品モジュールおよび半導体装置の製造方法 |
JP2008053693A (ja) * | 2006-07-28 | 2008-03-06 | Sanyo Electric Co Ltd | 半導体モジュール、携帯機器、および半導体モジュールの製造方法 |
JP2008205123A (ja) * | 2007-02-19 | 2008-09-04 | Fujikura Ltd | 電子部品内蔵型配線基板及びその実装部品 |
CN105023890A (zh) * | 2014-04-23 | 2015-11-04 | 奥普蒂兹公司 | 使用硅的芯片级热耗散 |
WO2017040646A1 (en) * | 2015-08-31 | 2017-03-09 | Texas Instruments Incorporated | Semiconductor die substrate with integral heat sink |
-
2002
- 2002-03-05 JP JP2002059257A patent/JP2003258165A/ja not_active Abandoned
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006332374A (ja) * | 2005-05-26 | 2006-12-07 | Rohm Co Ltd | 半導体装置 |
EP1734577A1 (de) * | 2005-06-16 | 2006-12-20 | ABB Research Ltd | Kühlvorrichtung sowie Halbleitermodul mit einer solchen Kühlvorrichtung |
JPWO2007138771A1 (ja) * | 2006-05-26 | 2009-10-01 | 株式会社村田製作所 | 半導体装置、電子部品モジュールおよび半導体装置の製造方法 |
WO2007138771A1 (ja) * | 2006-05-26 | 2007-12-06 | Murata Manufacturing Co., Ltd. | 半導体装置、電子部品モジュールおよび半導体装置の製造方法 |
US7928559B2 (en) | 2006-05-26 | 2011-04-19 | Murata Manufacturing Co., Ltd. | Semiconductor device, electronic component module, and method for manufacturing semiconductor device |
JP2008053693A (ja) * | 2006-07-28 | 2008-03-06 | Sanyo Electric Co Ltd | 半導体モジュール、携帯機器、および半導体モジュールの製造方法 |
JP2008205123A (ja) * | 2007-02-19 | 2008-09-04 | Fujikura Ltd | 電子部品内蔵型配線基板及びその実装部品 |
CN105023890A (zh) * | 2014-04-23 | 2015-11-04 | 奥普蒂兹公司 | 使用硅的芯片级热耗散 |
JP2015211221A (ja) * | 2014-04-23 | 2015-11-24 | オプティツ インコーポレイテッド | シリコンを使用するチップレベル熱放散 |
US9524917B2 (en) | 2014-04-23 | 2016-12-20 | Optiz, Inc. | Chip level heat dissipation using silicon |
TWI569388B (zh) * | 2014-04-23 | 2017-02-01 | 歐普提茲股份有限公司 | 使用矽之晶片級熱消散技術 |
WO2017040646A1 (en) * | 2015-08-31 | 2017-03-09 | Texas Instruments Incorporated | Semiconductor die substrate with integral heat sink |
US9659844B2 (en) | 2015-08-31 | 2017-05-23 | Texas Instruments Incorporated | Semiconductor die substrate with integral heat sink |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9013035B2 (en) | Thermal improvement for hotspots on dies in integrated circuit packages | |
US6657311B1 (en) | Heat dissipating flip-chip ball grid array | |
US6317326B1 (en) | Integrated circuit device package and heat dissipation device | |
US7772692B2 (en) | Semiconductor device with cooling member | |
TWI235469B (en) | Thermally enhanced semiconductor package with EMI shielding | |
JP4493121B2 (ja) | 半導体素子および半導体チップのパッケージ方法 | |
JPH05206338A (ja) | ヒートシンクを備えた半導体装置アセンブリ | |
JPH0964099A (ja) | 半導体装置及びその実装構造 | |
EP1889290B1 (en) | Integrated circuit die attach using backside heat spreader | |
US20060113663A1 (en) | Heat stud for stacked chip package | |
JP2005217405A (ja) | 熱放出形半導体パッケージ及びその製造方法 | |
US5525835A (en) | Semiconductor chip module having an electrically insulative thermally conductive thermal dissipator directly in contact with the semiconductor element | |
JP3650689B2 (ja) | 半導体装置 | |
JP3922809B2 (ja) | 半導体装置 | |
TW200408087A (en) | Thermal enhance semiconductor package | |
JP2003258165A (ja) | 半導体装置 | |
JP2570645B2 (ja) | 半導体装置 | |
JPH04291750A (ja) | 放熱フィンおよび半導体集積回路装置 | |
JPS6084848A (ja) | 半導体装置 | |
JP2004087700A (ja) | 半導体装置およびその製造方法 | |
US6265769B1 (en) | Double-sided chip mount package | |
JP2907187B2 (ja) | ベアチップ実装方法および半導体集積回路装置 | |
JPH06104309A (ja) | 半導体装置 | |
KR0167141B1 (ko) | 반도체 패키지 | |
JP2001028410A (ja) | 半導体パッケージ及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040929 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041005 |
|
A762 | Written abandonment of application |
Effective date: 20041202 Free format text: JAPANESE INTERMEDIATE CODE: A762 |