JP2001028410A - 半導体パッケージ及び半導体装置 - Google Patents
半導体パッケージ及び半導体装置Info
- Publication number
- JP2001028410A JP2001028410A JP20051499A JP20051499A JP2001028410A JP 2001028410 A JP2001028410 A JP 2001028410A JP 20051499 A JP20051499 A JP 20051499A JP 20051499 A JP20051499 A JP 20051499A JP 2001028410 A JP2001028410 A JP 2001028410A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- hole
- wiring
- lsi chip
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
- Wire Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】半導体パッケージの熱伝導率を高めて熱抵抗を
低減できると共に、パッケージ実装面の実装強度を高め
ることができる半導体パッケージ及び半導体装置を提供
する。 【解決手段】ベース基板１１上には放熱材１２が載置さ
れ、放熱材１２上にはＬＳＩチップ１３が載置されてい
る。チップ１３のパッドとベース基板１１のパッドとが
ボンディングワイヤ１４により接続されている。ベース
基板１１内には、放熱材１２に接続されたスルーホール
１６が形成されており、ベース基板１１の裏面上には、
スルーホール１６に接続されたハンダボール１８が形成
されている。そして、ハンダボール１８によりベース基
板１１が実装基板１９上に実装されており、実装基板１
９内には、ハンダボール１８に接続されたスルーホール
２１、さらにスルーホール２１に接続された導電層２２
が形成されている。
低減できると共に、パッケージ実装面の実装強度を高め
ることができる半導体パッケージ及び半導体装置を提供
する。 【解決手段】ベース基板１１上には放熱材１２が載置さ
れ、放熱材１２上にはＬＳＩチップ１３が載置されてい
る。チップ１３のパッドとベース基板１１のパッドとが
ボンディングワイヤ１４により接続されている。ベース
基板１１内には、放熱材１２に接続されたスルーホール
１６が形成されており、ベース基板１１の裏面上には、
スルーホール１６に接続されたハンダボール１８が形成
されている。そして、ハンダボール１８によりベース基
板１１が実装基板１９上に実装されており、実装基板１
９内には、ハンダボール１８に接続されたスルーホール
２１、さらにスルーホール２１に接続された導電層２２
が形成されている。
Description
【０００１】
【発明の属する技術分野】この発明は、チップサイズと
ほぼ同面積の基板にＬＳＩチップを搭載してなる半導体
パッケージ及び半導体装置に関するものである。
ほぼ同面積の基板にＬＳＩチップを搭載してなる半導体
パッケージ及び半導体装置に関するものである。
【０００２】
【従来の技術】近年、携帯電話機、ＰＤＡ（Personal D
igital Asistant ）といった小型情報機器の開発が盛ん
である。これら機器は非常に小型で実装スペースが限ら
れているため、使用される半導体パッケージにも小型
化、高密度化が強く求められている。これらの要求に応
えるものの一つとして、半導体集積回路が形成されたＬ
ＳＩチップとほぼ同等の大きさで実装可能な半導体パッ
ケージ（チップサイズパッケージ）、例えばＢＧＡ（Ba
ll Grid Array）等が用いられている。
igital Asistant ）といった小型情報機器の開発が盛ん
である。これら機器は非常に小型で実装スペースが限ら
れているため、使用される半導体パッケージにも小型
化、高密度化が強く求められている。これらの要求に応
えるものの一つとして、半導体集積回路が形成されたＬ
ＳＩチップとほぼ同等の大きさで実装可能な半導体パッ
ケージ（チップサイズパッケージ）、例えばＢＧＡ（Ba
ll Grid Array）等が用いられている。
【０００３】以下に従来の半導体パッケージの一例につ
いて説明する。
いて説明する。
【０００４】図４（ａ）、（ｂ）は、従来の半導体パッ
ケージの構造を示す断面図である。
ケージの構造を示す断面図である。
【０００５】この図４（ａ）に示すように、ベース基板
１０１上にはＬＳＩチップ１０２が載置され、このＬＳ
Ｉチップ１０２とベース基板１０１との間には、ボンデ
ィングワイヤ１０３が形成されている。ベース基板１０
１上には、ＬＳＩチップ１０２とボンディングワイヤ１
０３を覆うようにモールド樹脂１０４が形成されてい
る。
１０１上にはＬＳＩチップ１０２が載置され、このＬＳ
Ｉチップ１０２とベース基板１０１との間には、ボンデ
ィングワイヤ１０３が形成されている。ベース基板１０
１上には、ＬＳＩチップ１０２とボンディングワイヤ１
０３を覆うようにモールド樹脂１０４が形成されてい
る。
【０００６】また、前記ベース基板１０１の裏面（パッ
ケージ実装面）には、ハンダボール１０５が形成されて
いる。ここで、パッケージ実装面におけるハンダボール
１０５の形成領域を図４（ｂ）に示す。この図に示すよ
うにハンダボール１０５は、通常、パッケージの周辺領
域１０６に形成され、中央領域には形成されていない場
合が多い。これは、配線パターンをこの中央領域まで引
き回してくることが困難であるからである。
ケージ実装面）には、ハンダボール１０５が形成されて
いる。ここで、パッケージ実装面におけるハンダボール
１０５の形成領域を図４（ｂ）に示す。この図に示すよ
うにハンダボール１０５は、通常、パッケージの周辺領
域１０６に形成され、中央領域には形成されていない場
合が多い。これは、配線パターンをこの中央領域まで引
き回してくることが困難であるからである。
【０００７】
【発明が解決しようとする課題】前記半導体パッケージ
では、ＬＳＩの高消費電力化に伴い、ＬＳＩチップの温
度上昇が問題となっている。よって、ＬＳＩチップに発
生する熱をいかに効率よく放熱するか、すなわちＬＳＩ
チップと半導体パッケージ間の熱抵抗をいかにして低下
させるか課題となっている。
では、ＬＳＩの高消費電力化に伴い、ＬＳＩチップの温
度上昇が問題となっている。よって、ＬＳＩチップに発
生する熱をいかに効率よく放熱するか、すなわちＬＳＩ
チップと半導体パッケージ間の熱抵抗をいかにして低下
させるか課題となっている。
【０００８】また、半導体パッケージを実装基板に接合
した半導体装置では、熱や実装基板の変形、衝撃等によ
り、その接合部分に剥離が発生する場合があり、信頼性
を低下させる原因になっている。よって、半導体パッケ
ージの実装基板への実装強度をいかに高めるかが課題と
なっている。
した半導体装置では、熱や実装基板の変形、衝撃等によ
り、その接合部分に剥離が発生する場合があり、信頼性
を低下させる原因になっている。よって、半導体パッケ
ージの実装基板への実装強度をいかに高めるかが課題と
なっている。
【０００９】そこでこの発明は、前記課題に鑑みてなさ
れたものであり、ＬＳＩチップと半導体パッケージ間の
熱伝導率を高めて熱抵抗を低減できると共に、パッケー
ジ実装面の実装強度を高めることができる半導体パッケ
ージ及び半導体装置を提供することを目的とする。
れたものであり、ＬＳＩチップと半導体パッケージ間の
熱伝導率を高めて熱抵抗を低減できると共に、パッケー
ジ実装面の実装強度を高めることができる半導体パッケ
ージ及び半導体装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】前記目的を達成するため
に、この発明に係る半導体パッケージは、配線基板上に
載置された放熱材と、前記放熱材上に載置されたＬＳＩ
チップと、前記配線基板内に、前記放熱材に接続される
ように形成されたスルーホールと、前記放熱材が載置さ
れる面と対向する前記配線基板の面上に、前記スルーホ
ールに接続されるように形成された導体ボールとを具備
することを特徴とする。
に、この発明に係る半導体パッケージは、配線基板上に
載置された放熱材と、前記放熱材上に載置されたＬＳＩ
チップと、前記配線基板内に、前記放熱材に接続される
ように形成されたスルーホールと、前記放熱材が載置さ
れる面と対向する前記配線基板の面上に、前記スルーホ
ールに接続されるように形成された導体ボールとを具備
することを特徴とする。
【００１１】また、さらにこの発明に係る半導体パッケ
ージは、前記構成に加えて前記配線基板が内部に導電層
を有し、この導電層は前記スルーホールに接続されてい
ることを特徴とする。
ージは、前記構成に加えて前記配線基板が内部に導電層
を有し、この導電層は前記スルーホールに接続されてい
ることを特徴とする。
【００１２】また、この発明に係る半導体パッケージ
は、配線基板上に載置された放熱材と、前記放熱材上に
載置されたＬＳＩチップと、前記配線基板内に、前記放
熱材に接続されるように形成されたスルーホールと、前
記配線基板の内部に、前記スルーホールに接続されるよ
うに形成された導電層とを具備することを特徴とする。
は、配線基板上に載置された放熱材と、前記放熱材上に
載置されたＬＳＩチップと、前記配線基板内に、前記放
熱材に接続されるように形成されたスルーホールと、前
記配線基板の内部に、前記スルーホールに接続されるよ
うに形成された導電層とを具備することを特徴とする。
【００１３】また、この発明に係る半導体装置は、第１
の配線基板上に載置された放熱材と、前記放熱材上に載
置されたＬＳＩチップと、前記ＬＳＩチップのパッドと
前記第１の配線基板のパッドとを接続するボンディング
ワイヤと、前記第１の配線基板上に、前記ＬＳＩチップ
と前記ボンディングワイヤを覆うように形成されたモー
ルド樹脂と、前記第１の配線基板内に、前記放熱材に接
続されるように形成された第１のスルーホールと、前記
放熱材が載置される面と対向する前記第１の配線基板の
面上に、前記第１のスルーホールに接続されるように形
成された導体ボールと、前記導体ボールにより前記第１
の配線基板が実装される第２の配線基板と、前記第２の
配線基板内に、前記導体ボールに接続されるように形成
された第２のスルーホールと、前記第２の配線基板の内
部に、前記第２のスルーホールに接続されるように形成
された導電層とを具備することを特徴とする。
の配線基板上に載置された放熱材と、前記放熱材上に載
置されたＬＳＩチップと、前記ＬＳＩチップのパッドと
前記第１の配線基板のパッドとを接続するボンディング
ワイヤと、前記第１の配線基板上に、前記ＬＳＩチップ
と前記ボンディングワイヤを覆うように形成されたモー
ルド樹脂と、前記第１の配線基板内に、前記放熱材に接
続されるように形成された第１のスルーホールと、前記
放熱材が載置される面と対向する前記第１の配線基板の
面上に、前記第１のスルーホールに接続されるように形
成された導体ボールと、前記導体ボールにより前記第１
の配線基板が実装される第２の配線基板と、前記第２の
配線基板内に、前記導体ボールに接続されるように形成
された第２のスルーホールと、前記第２の配線基板の内
部に、前記第２のスルーホールに接続されるように形成
された導電層とを具備することを特徴とする。
【００１４】この発明の半導体パッケージでは、ＬＳＩ
チップ下に放熱材を設け、この放熱材下の配線基板にス
ルーホール、導体ボールを形成することにより、ＬＳＩ
チップからチップ外部への熱伝導率が高められ、熱抵抗
が低減される。なお、前記配線基板の内部には、前記ス
ルーホールに接続されたベタ導電層が形成されているこ
とが望ましい。
チップ下に放熱材を設け、この放熱材下の配線基板にス
ルーホール、導体ボールを形成することにより、ＬＳＩ
チップからチップ外部への熱伝導率が高められ、熱抵抗
が低減される。なお、前記配線基板の内部には、前記ス
ルーホールに接続されたベタ導電層が形成されているこ
とが望ましい。
【００１５】さらに、この発明の半導体パッケージで
は、図４に示すように、空き領域となっているパッケー
ジのボール形成面中央領域に前記導体ボールを形成する
ことにより、この半導体パッケージの実装強度が高めら
れる。
は、図４に示すように、空き領域となっているパッケー
ジのボール形成面中央領域に前記導体ボールを形成する
ことにより、この半導体パッケージの実装強度が高めら
れる。
【００１６】また、この発明の半導体装置では、ＬＳＩ
チップ下に放熱材を設け、この放熱材下の第１の配線基
板にスルーホール、導体ボールを形成し、さらに第２の
配線基板に、前記導体ボールに接続されたスルーホー
ル、ベタ導電層を形成することにより、ＬＳＩチップか
らチップ外部への熱伝導率が高められ、熱抵抗が低減さ
れる。なお、前記第１の配線基板の内部には、前記スル
ーホールに接続されたベタ導電層が形成されていること
が望ましい。
チップ下に放熱材を設け、この放熱材下の第１の配線基
板にスルーホール、導体ボールを形成し、さらに第２の
配線基板に、前記導体ボールに接続されたスルーホー
ル、ベタ導電層を形成することにより、ＬＳＩチップか
らチップ外部への熱伝導率が高められ、熱抵抗が低減さ
れる。なお、前記第１の配線基板の内部には、前記スル
ーホールに接続されたベタ導電層が形成されていること
が望ましい。
【００１７】
【発明の実施の形態】以下、図面を参照してこの発明の
実施の形態について説明する。
実施の形態について説明する。
【００１８】［第１の実施の形態］図１は、この発明の
第１の実施の形態の半導体装置の構造を示す断面図であ
る。
第１の実施の形態の半導体装置の構造を示す断面図であ
る。
【００１９】図１に示すように、ベース基板１１上には
放熱材１２が載置され、さらにこの放熱材１２上にはＬ
ＳＩチップ１３が載置されている。ＬＳＩチップ１３の
パッドとベース基板１１のパッドとの間には、ボンディ
ングワイヤ１４が形成されている。さらに、ベース基板
１１上には、ＬＳＩチップ１３とボンディングワイヤ１
４を覆うようにモールド樹脂１５が形成されている。前
記放熱材１２は、ベタ配線層あるいは銅板などからな
る。前記ベタ配線層は、通常の配線より幅の広い任意領
域を有する配線パターンであり、ここでは放熱材として
適当な領域を有している。
放熱材１２が載置され、さらにこの放熱材１２上にはＬ
ＳＩチップ１３が載置されている。ＬＳＩチップ１３の
パッドとベース基板１１のパッドとの間には、ボンディ
ングワイヤ１４が形成されている。さらに、ベース基板
１１上には、ＬＳＩチップ１３とボンディングワイヤ１
４を覆うようにモールド樹脂１５が形成されている。前
記放熱材１２は、ベタ配線層あるいは銅板などからな
る。前記ベタ配線層は、通常の配線より幅の広い任意領
域を有する配線パターンであり、ここでは放熱材として
適当な領域を有している。
【００２０】また、ベース基板１１には、前記放熱材１
２に接続されたスルーホール１６が形成されている。ベ
ース基板１１の裏面（半導体パッケージ実装面）には、
ベース基板１１の前記パッドに接続されたハンダボール
１７、前記スルーホール１６を介して放熱材１２に接続
されたハンダボール１８が形成されている。ハンダボー
ル１７は、主に配線パターンの引き回しが容易なパッケ
ージの周辺領域に設けられ、ハンダボール１８は配線パ
ターンの引き回しが困難な中央領域に設けられている。
２に接続されたスルーホール１６が形成されている。ベ
ース基板１１の裏面（半導体パッケージ実装面）には、
ベース基板１１の前記パッドに接続されたハンダボール
１７、前記スルーホール１６を介して放熱材１２に接続
されたハンダボール１８が形成されている。ハンダボー
ル１７は、主に配線パターンの引き回しが容易なパッケ
ージの周辺領域に設けられ、ハンダボール１８は配線パ
ターンの引き回しが困難な中央領域に設けられている。
【００２１】このように構成された半導体パッケージ
は、ハンダボール１７、１８により実装基板１９上に実
装される。これにより、ハンダボール１７は実装基板１
９上の配線パターン２０に接続される。ハンダボール１
８は、実装基板１９に設けられたスルーホール２１を介
して、実装基板内層のベタ配線層２２に接続される。前
記ベタ配線層２２は、通常の配線より幅の広い任意領域
を有する配線パターンであり、電源や接地電位（ＧＮ
Ｄ）等に用いられる配線層であることが望ましい。
は、ハンダボール１７、１８により実装基板１９上に実
装される。これにより、ハンダボール１７は実装基板１
９上の配線パターン２０に接続される。ハンダボール１
８は、実装基板１９に設けられたスルーホール２１を介
して、実装基板内層のベタ配線層２２に接続される。前
記ベタ配線層２２は、通常の配線より幅の広い任意領域
を有する配線パターンであり、電源や接地電位（ＧＮ
Ｄ）等に用いられる配線層であることが望ましい。
【００２２】以上のように構成された半導体パッケージ
及び実装基板を有する半導体装置では、回路動作により
ＬＳＩチップ１３に発生した熱は放熱材１２に伝導し、
さらに放熱材１２からスルーホール１６を介してハンダ
ボール１８に伝導する。さらに、ハンダボール１８に伝
導された熱は、スルーホール２１を介して実装基板１９
の内層のベタ配線層２２に伝導する。これにより、ＬＳ
Ｉチップ１３に発生する熱の伝導効率を高めることがで
き、半導体パッケージにおける熱抵抗を低減することが
できる。
及び実装基板を有する半導体装置では、回路動作により
ＬＳＩチップ１３に発生した熱は放熱材１２に伝導し、
さらに放熱材１２からスルーホール１６を介してハンダ
ボール１８に伝導する。さらに、ハンダボール１８に伝
導された熱は、スルーホール２１を介して実装基板１９
の内層のベタ配線層２２に伝導する。これにより、ＬＳ
Ｉチップ１３に発生する熱の伝導効率を高めることがで
き、半導体パッケージにおける熱抵抗を低減することが
できる。
【００２３】また、この半導体パッケージでは、従来存
在しなかった中央領域にハンダボール１８が形成されて
いる。このハンダボール１８も、ハンダボール１７と同
様に、半導体パッケージと実装基板１９とを接続する。
これにより、従来に比べて、実装基板１９へのパッケー
ジの実装をより強固なものにすることができる。すなわ
ち、半導体パッケージの実装強度を上げることができ
る。
在しなかった中央領域にハンダボール１８が形成されて
いる。このハンダボール１８も、ハンダボール１７と同
様に、半導体パッケージと実装基板１９とを接続する。
これにより、従来に比べて、実装基板１９へのパッケー
ジの実装をより強固なものにすることができる。すなわ
ち、半導体パッケージの実装強度を上げることができ
る。
【００２４】以上説明したようにこの第１の実施の形態
によれば、ＬＳＩチップ下に放熱材、この放熱材下のベ
ース基板にスルーホール、ボールを形成し、このボール
を実装基板のベタ配線層に接続することにより、熱伝導
効率を高めて熱抵抗を低下させることができる。また、
従来存在しなかったパッケージ中央領域に前記ボールを
形成することにより、半導体パッケージの実装強度を高
めることができる。
によれば、ＬＳＩチップ下に放熱材、この放熱材下のベ
ース基板にスルーホール、ボールを形成し、このボール
を実装基板のベタ配線層に接続することにより、熱伝導
効率を高めて熱抵抗を低下させることができる。また、
従来存在しなかったパッケージ中央領域に前記ボールを
形成することにより、半導体パッケージの実装強度を高
めることができる。
【００２５】［第２の実施の形態］次に、この発明の第
２の実施の形態の半導体装置について説明する。この第
２の実施の形態は、前記第１の実施の形態の半導体パッ
ケージにおいて、そのベース基板の内層にベタ配線層を
設けたものである。
２の実施の形態の半導体装置について説明する。この第
２の実施の形態は、前記第１の実施の形態の半導体パッ
ケージにおいて、そのベース基板の内層にベタ配線層を
設けたものである。
【００２６】図２は、第２の実施の形態の半導体装置の
構造を示す断面図である。
構造を示す断面図である。
【００２７】図２に示すように、ベース基板１１上には
放熱材１２が載置され、さらにこの放熱材１２上にはＬ
ＳＩチップ１３が載置されている。ＬＳＩチップ１３の
パッドとベース基板１１のパッドとの間には、ボンディ
ングワイヤ１４が形成されている。さらに、ベース基板
１１上には、ＬＳＩチップ１３とボンディングワイヤ１
４を覆うようにモールド樹脂１５が形成されている。前
記放熱材１２は、ベタ配線層あるいは銅板などからな
る。前記ベタ配線層とは、通常の配線より幅の広い任意
領域を有する配線パターンであり、ここでは放熱材とし
て適当な領域を有している。
放熱材１２が載置され、さらにこの放熱材１２上にはＬ
ＳＩチップ１３が載置されている。ＬＳＩチップ１３の
パッドとベース基板１１のパッドとの間には、ボンディ
ングワイヤ１４が形成されている。さらに、ベース基板
１１上には、ＬＳＩチップ１３とボンディングワイヤ１
４を覆うようにモールド樹脂１５が形成されている。前
記放熱材１２は、ベタ配線層あるいは銅板などからな
る。前記ベタ配線層とは、通常の配線より幅の広い任意
領域を有する配線パターンであり、ここでは放熱材とし
て適当な領域を有している。
【００２８】また、ベース基板１１には、前記放熱材１
２に接続されたスルーホール１６が形成されている。こ
のスルーホール１６は、ベース基板内層のベタ配線層３
１に接続されている。ベース基板１１の裏面（半導体パ
ッケージ実装面）には、ベース基板１１の前記パッドに
接続されたハンダボール１７、前記スルーホール１６を
介して放熱材１２に接続されたハンダボール１８が形成
されている。ハンダボール１７は、主に配線パターンの
引き回しが容易なパッケージの周辺領域に設けられ、ハ
ンダボール１８は配線パターンの引き回しが困難な中央
領域に設けられている。
２に接続されたスルーホール１６が形成されている。こ
のスルーホール１６は、ベース基板内層のベタ配線層３
１に接続されている。ベース基板１１の裏面（半導体パ
ッケージ実装面）には、ベース基板１１の前記パッドに
接続されたハンダボール１７、前記スルーホール１６を
介して放熱材１２に接続されたハンダボール１８が形成
されている。ハンダボール１７は、主に配線パターンの
引き回しが容易なパッケージの周辺領域に設けられ、ハ
ンダボール１８は配線パターンの引き回しが困難な中央
領域に設けられている。
【００２９】このように構成された半導体パッケージ
は、ハンダボール１７、１８により実装基板１９上に実
装される。これにより、ハンダボール１７は実装基板１
９上の配線パターン２０に接続される。ハンダボール１
８は、実装基板１９に設けられたスルーホール２１を介
して、実装基板内層のベタ配線層２２に接続される。前
記ベタ配線層２２は、通常の配線より幅の広い任意領域
を有する配線パターンであり、電源や接地電位（ＧＮ
Ｄ）等に用いられる配線層であることが望ましい。
は、ハンダボール１７、１８により実装基板１９上に実
装される。これにより、ハンダボール１７は実装基板１
９上の配線パターン２０に接続される。ハンダボール１
８は、実装基板１９に設けられたスルーホール２１を介
して、実装基板内層のベタ配線層２２に接続される。前
記ベタ配線層２２は、通常の配線より幅の広い任意領域
を有する配線パターンであり、電源や接地電位（ＧＮ
Ｄ）等に用いられる配線層であることが望ましい。
【００３０】以上のように構成された半導体パッケージ
及び実装基板を有する半導体装置では、回路動作により
ＬＳＩチップ１３に発生した熱は放熱材１２に伝導し、
さらに放熱材１２からスルーホール１６を介して、ベタ
配線層３１及びハンダボール１８に伝導する。さらに、
ハンダボール１８に伝導された熱は、スルーホール２１
を介して実装基板１９の内層のベタ配線層２２に伝導す
る。この第２の実施の形態では、ベタ配線層３１を設け
ることにより、前記第１の実施の形態よりさらにＬＳＩ
チップ１３に発生する熱の伝導効率を高めることがで
き、半導体パッケージにおける熱抵抗を低減することが
できる。
及び実装基板を有する半導体装置では、回路動作により
ＬＳＩチップ１３に発生した熱は放熱材１２に伝導し、
さらに放熱材１２からスルーホール１６を介して、ベタ
配線層３１及びハンダボール１８に伝導する。さらに、
ハンダボール１８に伝導された熱は、スルーホール２１
を介して実装基板１９の内層のベタ配線層２２に伝導す
る。この第２の実施の形態では、ベタ配線層３１を設け
ることにより、前記第１の実施の形態よりさらにＬＳＩ
チップ１３に発生する熱の伝導効率を高めることがで
き、半導体パッケージにおける熱抵抗を低減することが
できる。
【００３１】また、この半導体パッケージでは、前記第
１の実施の形態と同様に、従来存在しなかった中央領域
にハンダボール１８が形成されている。このハンダボー
ル１８も、ハンダボール１７と同様に、半導体パッケー
ジと実装基板１９とを接続する。これにより、従来に比
べて、実装基板１９へのパッケージの実装をより強固な
ものにすることができる。すなわち、半導体パッケージ
の実装強度を上げることができる。
１の実施の形態と同様に、従来存在しなかった中央領域
にハンダボール１８が形成されている。このハンダボー
ル１８も、ハンダボール１７と同様に、半導体パッケー
ジと実装基板１９とを接続する。これにより、従来に比
べて、実装基板１９へのパッケージの実装をより強固な
ものにすることができる。すなわち、半導体パッケージ
の実装強度を上げることができる。
【００３２】以上説明したようにこの第２の実施の形態
によれば、ＬＳＩチップ下に放熱材、この放熱材下のベ
ース基板にスルーホール、ベタ配線層、ボールを形成
し、このボールを実装基板のベタ配線層に接続すること
により、熱伝導効率を高めて熱抵抗を低下させることが
できる。また、従来存在しなかったパッケージ中央領域
に前記ボールを形成することにより、半導体パッケージ
の実装強度を高めることができる。
によれば、ＬＳＩチップ下に放熱材、この放熱材下のベ
ース基板にスルーホール、ベタ配線層、ボールを形成
し、このボールを実装基板のベタ配線層に接続すること
により、熱伝導効率を高めて熱抵抗を低下させることが
できる。また、従来存在しなかったパッケージ中央領域
に前記ボールを形成することにより、半導体パッケージ
の実装強度を高めることができる。
【００３３】［第３の実施の形態］次に、この発明の第
３の実施の形態の半導体パッケージについて説明する。
この第３の実施の形態は、前記第１の実施の形態で述べ
た半導体パッケージにおいて、そのベース基板の内層に
ベタ配線層を設けたものである。
３の実施の形態の半導体パッケージについて説明する。
この第３の実施の形態は、前記第１の実施の形態で述べ
た半導体パッケージにおいて、そのベース基板の内層に
ベタ配線層を設けたものである。
【００３４】図３は、第３の実施の形態の半導体パッケ
ージの構造を示す断面図である。
ージの構造を示す断面図である。
【００３５】図３に示すように、ベース基板１１上には
放熱材１２が載置され、さらにこの放熱材１２上にはＬ
ＳＩチップ１３が載置されている。ＬＳＩチップ１３の
パッドとベース基板１１のパッドとの間には、ボンディ
ングワイヤ１４が形成されている。さらに、ベース基板
１１上には、ＬＳＩチップ１３とボンディングワイヤ１
４を覆うようにモールド樹脂１５が形成されている。前
記放熱材１２は、ベタ配線層あるいは銅板などからな
る。前記ベタ配線層とは、通常の配線より幅の広い任意
領域を有する配線パターンであり、ここでは放熱材とし
て適当な領域を有している。
放熱材１２が載置され、さらにこの放熱材１２上にはＬ
ＳＩチップ１３が載置されている。ＬＳＩチップ１３の
パッドとベース基板１１のパッドとの間には、ボンディ
ングワイヤ１４が形成されている。さらに、ベース基板
１１上には、ＬＳＩチップ１３とボンディングワイヤ１
４を覆うようにモールド樹脂１５が形成されている。前
記放熱材１２は、ベタ配線層あるいは銅板などからな
る。前記ベタ配線層とは、通常の配線より幅の広い任意
領域を有する配線パターンであり、ここでは放熱材とし
て適当な領域を有している。
【００３６】また、ベース基板１１には、前記放熱材１
２に接続されたスルーホール４１が形成されている。こ
のスルーホール４１は、ベース基板内層のベタ配線層３
１に接続されている。ベース基板１１の裏面（半導体パ
ッケージ実装面）には、ベース基板１１の前記パッドに
接続されたハンダボール１７が形成されている。このハ
ンダボール１７は、主に配線パターンの引き回しが容易
なパッケージの周辺領域に設けられている。
２に接続されたスルーホール４１が形成されている。こ
のスルーホール４１は、ベース基板内層のベタ配線層３
１に接続されている。ベース基板１１の裏面（半導体パ
ッケージ実装面）には、ベース基板１１の前記パッドに
接続されたハンダボール１７が形成されている。このハ
ンダボール１７は、主に配線パターンの引き回しが容易
なパッケージの周辺領域に設けられている。
【００３７】前述のように構成された半導体パッケージ
では、回路動作によりＬＳＩチップ１３に発生した熱は
放熱材１２に伝導し、さらに放熱材１２からスルーホー
ル４１を介してベタ配線層３１に伝導する。この第３の
実施の形態でも、ベタ配線層３１を設けることにより、
ＬＳＩチップ１３に発生する熱の伝導効率を高めること
ができ、半導体パッケージにおける熱抵抗を低減するこ
とができる。
では、回路動作によりＬＳＩチップ１３に発生した熱は
放熱材１２に伝導し、さらに放熱材１２からスルーホー
ル４１を介してベタ配線層３１に伝導する。この第３の
実施の形態でも、ベタ配線層３１を設けることにより、
ＬＳＩチップ１３に発生する熱の伝導効率を高めること
ができ、半導体パッケージにおける熱抵抗を低減するこ
とができる。
【００３８】以上説明したようにこの第３の実施の形態
によれば、ＬＳＩチップ下に放熱材、この放熱材下のベ
ース基板にスルーホール、ベタ配線層を形成することに
より、熱伝導効率を高めて熱抵抗を低下させることがで
きる。
によれば、ＬＳＩチップ下に放熱材、この放熱材下のベ
ース基板にスルーホール、ベタ配線層を形成することに
より、熱伝導効率を高めて熱抵抗を低下させることがで
きる。
【００３９】なお、この半導体パッケージおいても、配
線パターンの引き回しが困難な中央領域にノンコンタク
トのハンダボールを形成してもよい。中央領域にハンダ
ボールを形成しておけば、従来に比べて、実装基板への
パッケージの実装をより強固なものにすることができ
る。すなわち、半導体パッケージの実装強度を上げるこ
とができる。
線パターンの引き回しが困難な中央領域にノンコンタク
トのハンダボールを形成してもよい。中央領域にハンダ
ボールを形成しておけば、従来に比べて、実装基板への
パッケージの実装をより強固なものにすることができ
る。すなわち、半導体パッケージの実装強度を上げるこ
とができる。
【００４０】
【発明の効果】以上述べたようにこの発明によれば、Ｌ
ＳＩチップと半導体パッケージ間の熱伝導率を高めて熱
抵抗を低減できると共に、パッケージ実装面の実装強度
を高めることができる半導体パッケージ及び半導体装置
を提供することが可能である。
ＳＩチップと半導体パッケージ間の熱伝導率を高めて熱
抵抗を低減できると共に、パッケージ実装面の実装強度
を高めることができる半導体パッケージ及び半導体装置
を提供することが可能である。
【図１】この発明の第１の実施の形態の半導体装置の構
造を示す断面図である。
造を示す断面図である。
【図２】この発明の第２の実施の形態の半導体装置の構
造を示す断面図である。
造を示す断面図である。
【図３】この発明の第３の実施の形態の半導体装置の構
造を示す断面図である。
造を示す断面図である。
【図４】（ａ）は従来のＣＳＰの構造を示す断面図であ
り、（ｂ）はハンダボール形成エリアを示す図である。
り、（ｂ）はハンダボール形成エリアを示す図である。
１１…ベース基板 １２…放熱材 １３…ＬＳＩチップ １４…ボンディングワイヤ １５…モールド樹脂 １６…スルーホール １７…ハンダボール １８…ハンダボール １９…実装基板 ２０…配線パターン ２１…スルーホール ２２…ベタ配線層 ３１…ベタ配線層 ４１…スルーホール
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/12 Ｑ 23/36 Ｄ Ｆターム(参考） 5E336 AA04 BB02 BB03 BC15 BC34 CC32 CC36 CC58 EE03 GG03 GG06 GG16 5E338 AA02 AA03 BB05 BB13 BB25 CC06 CC08 CD01 CD23 EE02 EE27 5F036 AA01 BB08 BB21 BE01 5F044 KK07 KK17 QQ02 RR08 RR18
Claims (8)
- 【請求項１】配線基板上に載置された放熱材と、 前記放熱材上に載置されたＬＳＩチップと、 前記配線基板内に、前記放熱材に接続されるように形成
されたスルーホールと、 前記放熱材が載置される面と対向する前記配線基板の面
上に、前記スルーホールに接続されるように形成された
導体ボールと、 を具備することを特徴とする半導体パッケージ。 - 【請求項２】前記配線基板は内部に導電層を有し、この
導電層は前記スルーホールに接続されていることを特徴
とする請求項１に記載の半導体パッケージ。 - 【請求項３】配線基板上に載置された放熱材と、 前記放熱材上に載置されたＬＳＩチップと、 前記配線基板内に、前記放熱材に接続されるように形成
されたスルーホールと、 前記配線基板の内部に、前記スルーホールに接続される
ように形成された導電層と、 を具備することを特徴とする半導体パッケージ。 - 【請求項４】第１の配線基板上に載置された放熱材と、 前記放熱材上に載置されたＬＳＩチップと、 前記ＬＳＩチップのパッドと前記第１の配線基板のパッ
ドとを接続するボンディングワイヤと、 前記第１の配線基板上に、前記ＬＳＩチップと前記ボン
ディングワイヤを覆うように形成されたモールド樹脂
と、 前記第１の配線基板内に、前記放熱材に接続されるよう
に形成された第１のスルーホールと、 前記放熱材が載置される面と対向する前記第１の配線基
板の面上に、前記第１のスルーホールに接続されるよう
に形成された導体ボールと、 前記導体ボールにより前記第１の配線基板が実装される
第２の配線基板と、 前記第２の配線基板内に、前記導体ボールに接続される
ように形成された第２のスルーホールと、 前記第２の配線基板の内部に、前記第２のスルーホール
に接続されるように形成された導電層と、 を具備することを特徴とする半導体装置。 - 【請求項５】前記第１の配線基板は内部に導電層を有
し、この導電層は前記第１のスルーホールに接続されて
いることを特徴とする請求項４に記載の半導体装置。 - 【請求項６】前記導体ボールは、配線パターンの引き回
しが困難な前記第１の配線基板の中央領域に設けられて
いることを特徴とする請求項４または５に記載の半導体
装置。 - 【請求項７】前記放熱材は、通常の配線より幅の広い領
域を有する導電層であることを特徴とする請求項４乃至
６のいずれか１つに記載の半導体装置。 - 【請求項８】前記導電層は、電源層あるいは接地電位層
であることを特徴とする請求項７に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20051499A JP2001028410A (ja) | 1999-07-14 | 1999-07-14 | 半導体パッケージ及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20051499A JP2001028410A (ja) | 1999-07-14 | 1999-07-14 | 半導体パッケージ及び半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001028410A true JP2001028410A (ja) | 2001-01-30 |
Family
ID=16425589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20051499A Withdrawn JP2001028410A (ja) | 1999-07-14 | 1999-07-14 | 半導体パッケージ及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001028410A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7298043B2 (en) | 2005-03-16 | 2007-11-20 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
| JP2009071004A (ja) * | 2007-09-13 | 2009-04-02 | Panasonic Corp | 半導体装置とその製造方法 |
| KR101009080B1 (ko) | 2009-02-02 | 2011-01-18 | 삼성전기주식회사 | 방열 인쇄회로기판 및 그 제조방법 |
| JP2018133382A (ja) * | 2017-02-14 | 2018-08-23 | 三菱電機株式会社 | 半導体パッケージ |
-
1999
- 1999-07-14 JP JP20051499A patent/JP2001028410A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7298043B2 (en) | 2005-03-16 | 2007-11-20 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
| JP2009071004A (ja) * | 2007-09-13 | 2009-04-02 | Panasonic Corp | 半導体装置とその製造方法 |
| KR101009080B1 (ko) | 2009-02-02 | 2011-01-18 | 삼성전기주식회사 | 방열 인쇄회로기판 및 그 제조방법 |
| JP2018133382A (ja) * | 2017-02-14 | 2018-08-23 | 三菱電機株式会社 | 半導体パッケージ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1374305B1 (en) | Enhanced die-down ball grid array and method for making the same | |
| US6657311B1 (en) | Heat dissipating flip-chip ball grid array | |
| US6002169A (en) | Thermally enhanced tape ball grid array package | |
| US6720649B2 (en) | Semiconductor package with heat dissipating structure | |
| KR100269528B1 (ko) | 고성능 멀티 칩 모듈 패키지 | |
| JPH09153565A (ja) | ヒートシンク付きボールグリッドアレーパッケージ | |
| JPH0917919A (ja) | 半導体装置 | |
| KR20080031119A (ko) | 반도체 장치 | |
| CN107708286B (zh) | 印刷电路板组件 | |
| JPH09293808A (ja) | 半導体装置 | |
| US6650015B2 (en) | Cavity-down ball grid array package with semiconductor chip solder ball | |
| JP3148718B2 (ja) | 熱的及び電気的に増強された半導体パッケージ | |
| JP2004031650A (ja) | リードレスパッケージおよび半導体装置 | |
| JP2006120996A (ja) | 回路モジュール | |
| JP3944898B2 (ja) | 半導体装置 | |
| CN111710668A (zh) | 半导体封装结构、其制作方法和电子设备 | |
| KR20030045950A (ko) | 방열판을 구비한 멀티 칩 패키지 | |
| JP3764214B2 (ja) | プリント回路基板およびこれを備えた電子機器 | |
| KR20020043395A (ko) | 반도체 패키지 | |
| US6437984B1 (en) | Thermally enhanced chip scale package | |
| JP2001028410A (ja) | 半導体パッケージ及び半導体装置 | |
| US6057594A (en) | High power dissipating tape ball grid array package | |
| JP2002057238A (ja) | 集積回路パッケージ | |
| JP3931696B2 (ja) | 電子装置 | |
| US20040021213A1 (en) | Thermally-enhanced integrated circuit package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20061003 |