JP2002057238A - 集積回路パッケージ - Google Patents

集積回路パッケージ

Info

Publication number
JP2002057238A
JP2002057238A JP2001226903A JP2001226903A JP2002057238A JP 2002057238 A JP2002057238 A JP 2002057238A JP 2001226903 A JP2001226903 A JP 2001226903A JP 2001226903 A JP2001226903 A JP 2001226903A JP 2002057238 A JP2002057238 A JP 2002057238A
Authority
JP
Japan
Prior art keywords
integrated circuit
conductive
substrate
package
circuit package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001226903A
Other languages
English (en)
Other versions
JP2002057238A5 (ja
Inventor
Cohn Charles
コーン チャールズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agere Systems LLC
Original Assignee
Agere Systems Guardian Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agere Systems Guardian Corp filed Critical Agere Systems Guardian Corp
Publication of JP2002057238A publication Critical patent/JP2002057238A/ja
Publication of JP2002057238A5 publication Critical patent/JP2002057238A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】 【課題】 本発明は、集積回路パッケージを提供する。 【解決手段】 集積回路チップが導電性スラグ上にマウ
ントされ、スラグに電気的に結合された集積回路パッケ
ージ 熱拡散器として働くのに加え、導電性スラグは接
地面としても機能する。これにより、たとえば接地への
接続を形成するために、導電層及びメッキ貫通孔を追加
する必要が減少する。その結果、内部接地面内の導電路
は、接地への相互接続に用いられるメッキ貫通孔によっ
て必ずしも切断されず、従って従来技術にあった電気的
特性のある程度の劣化が防止される。加えて、本発明に
より、より多くの信号が追加でき、あるいは電気的特性
を向上させるために、集積回路チップの大きさを減すこ
とが可能になる。先の一般的な記述及びそれに続く詳細
な記述は例であって、本発明を限定するものではないこ
とを、理解すべきである。

Description

【発明の詳細な説明】
【０００１】本発明の分野 本発明は一般的に集積回路、より具体的には集積回路の
パッケージに係る。
【０００２】本発明の背景 従来、集積回路のパッケージにより、集積回路チップか
ら外部の導電体への電気的接続と、外気からのチップの
保護が行われてきた。たとえば、遠距離通信及び他の用
途で使われる用途指定集積回路（ＡＳＩＣ）のような大
規模集積回路は、数ワットを越えるパワーを消散する。
従って、ヒートシンクを有し、それによって集積回路の
金属又は合金の導電性基板と接触する集積回路パッケー
ジを供することが必要である。
【０００３】たとえば遠距離通信用のＡＳＩＣのような
高度指示集積回路にとって現在大きな関心が持たれてい
るパッケージの１つの型は、ボールグリッドアレイ（Ｂ
ＧＡ）パッケージである。端子ははんだボールのアレイ
の形をとる。はんだボールははんだ再流動化により、基
板上のパッドへ固着され、それによってコンパクトで高
密度、信頼性のある相互接続が可能になる。ＢＧＡパッ
ケージ基体は、たとえばポリイミド又はセラミック誘電
体基体を含んでよい。必要に応じてＢＧＡパッケージは
たとえば熱伝導性スラグの形の熱拡散器を含んでよく、
それは典型的な場合、銅又は別の熱伝導性金属又は合金
である。
【０００４】集積回路用の周知の市販されているボール
グリッドアレイパッケージの概略図が、図３に示されて
いる。集積回路用のパッケージ（１０）は、熱伝導性の
熱拡散器（１４）を含み、それは典型的な場合、金属の
層である。金属は典型的な場合、薄いシートか、銅のよ
うな金属の厚いスラグである。集積回路（１２）は熱伝
導性鋳型固着媒体（１３）により、熱拡散器（１４）に
固着されている。
【０００５】集積回路のボンドパッド（１６）は、パッ
ケージの基板内の導電層（１６，２０）及び（２２）に
より規定される導電性トレースに、導電性リード（１
８）を経由して、電気的に接続されている。基板はプリ
ントワイヤボード技術で用いられるようなものと類似の
構造を形成する誘電体層を含む。熱拡散器（１４）は基
板の一方の側に接着されている。基板の反対の側には、
導電性トレースを規定する導電層（２８）が形成され、
その上にはんだボール（３０）のアレイが配置されてい
る。導電性貫通孔（３１）が誘電体層（２４，２６）及
び（２７）を貫いて延び、基板にはんだボール（３０）
と集積回路チップのコンタクトパッド（１６）間の電気
的相互接続を形成している。封入剤（３２）の層が集積
回路チップ（１２）及びボンディングワイヤ（１８）を
包み、保護している。
【０００６】パッケージは基板（１０）上の対応する個
々のコンタクトパッド（３６）への接続を形成するはん
だボール（３０）の熱的再流動化によって形成されるボ
ールボンドを通して、マザーボード（３８）に相互接続
される。このパッケージは下向きの形態の空洞中に、１
ないし複数のレベルの金属相互接続、たとえば（１６，
２０）及び（２２）を有する。しかし、この形態におい
ては、パワー、接地及び信号接続用に、多くの異なるレ
ベルが形成される。基板内にレベルが加わることによ
り、パッケージの価格が上昇する。従って、レベルの数
を減すことが望ましい。
【０００７】本発明の要約 本発明は集積回路チップが導電性スラグ上にマウントさ
れ、導電性スラグに電気的に結合される集積回路パッケ
ージを供する。熱拡散器に加え、導電性スラグはまた接
地面としても機能する。これにより導電層を追加する必
要性と、たとえば接地への接続を形成するためのメッキ
した貫通孔接続が減少する。その結果、内部接地面内の
導電路は、接地との相互接続のために用いられるメッキ
貫通孔により、必ずしも切断されず、そのため従来技術
にあった電気的特性のある程度の劣化が避けられる。加
えて、本発明により、より多くの信号を加えたり、電気
的特性を向上させるために、集積回路チップの大きさを
減すことが可能になる。これまでの一般的な記述及び以
下の詳細な記述は例であって、本発明を限定するもので
はないことを、理解すべきである。
【０００８】本発明の詳細な説明 図面を参照すると、同様の参照数字は全図面を通して、
同様の要素をさす。図１は本発明の実施例に従い、パッ
ケージ中にマウントされた集積回路チップの概略図であ
る。図２ａ及び２ｂは本発明の実施例に従う導電性スラ
グ（１１４）の上面図である。集積回路チップ（１１
２）用のパッケージ（１００）は導電性スラグ（１１
４）（導電性基体）を含み、それは熱拡散器／ヒートシ
ンク又は導電性材料の一方又は両方として動作してよ
い。
【０００９】簡単に言うと、集積回路チップ（１１２）
はワイヤボード又は他の適当な機構を経て、導電性スラ
グに電気的に直接結合してもよい。これによって、たと
えば接地への接続を形成するために、導電層を追加した
り、メッキ貫通孔接続の必要性が減る。その結果、内部
面内の導電路は接地への接続を形成するために用いられ
るメッキ貫通孔によって、必ずしも切断されず、従って
従来技術にあった電気的特性のある程度の劣化が避けら
れる。加えて、本発明により、より多くの信号を加えた
り、電気的特性を向上させるために、集積回路チップの
大きさを減すことが可能になる。
【００１０】導電性スラグ（１１４）用の材料は、良好
な熱伝導又は電気的特性を有するように、選択してよ
い。材料の例には、合金及び銅のような金属が含まれ
る。導電性スラグ（１１４）は金属又は合金の１ないし
複数のシート（層）で形成してよい。導電性スラグはま
た、導電性材料で被覆した熱伝導性材料を含んでよい。
導電性スラグ（１１４）は低導電性又は非導電性材料の
保護被膜又は外部層（１１４ｂ）及び（１１４ｄ）を含
んでよい。
【００１１】たとえば、もし導電性スラグ（１１４）が
銅を含むなら、銅酸化物（黒酸化物）の外部層（１１４
ｂ）及び（１１４ｄ）を導電性基盤（１１４）の外表面
上に形成してよい。あるいは、銅酸化物（１１４ｄ）は
内部表面（１１４ｃ）上にのみ形成してもよい。後者の
場合、銅酸化物は導電性基板への集積回路チップの固着
性を増すために用いてもよい。
【００１２】接触領域（１１４ａ）中の導電性スラグ
（１１４）の基盤を露出するため、外部層（１１４ｄ）
の一部を除去することにより、接触領域を形成してもよ
い。接触領域（１１４ａ）は集積回路チップ（１１２）
と導電性スラグ（１１４）間を電気的に結合させるため
に用いてよい。接触領域（１１４ａ）は集積回路チップ
（１１２）をマウントすべき領域（１１４ｃ）の１，
２，３又はそれ以上の側に形成してよい。接触領域（１
１４ａ）は図２ａに示されるように、領域（１１４ｃ）
を囲むか、あるいは図２ｂに示されるように、その周囲
に領域（１１４ｃ）を含んでよい。
【００１３】接触領域（１１４ａ）は外部層（１１４
ｂ）に形成する前に、領域（１１４ａ）をマスクすると
いった周知の技術を用いて形成される。接触領域（１１
４ａ）は集積回路チップ（１１２）と接触領域（１１４
ａ）間のワイヤボンド又は電気的結合に有用な１ないし
複数の追加された層を含んでよい。これらの追加された
層は金属又は合金のような導電性材料を含んでよい。た
とえば、ニッケル（１４０）の層を接触領域（１１４
ａ）上に形成し、続いて金（１４５）の層を形成してよ
い。これらの層のそれぞれは、メッキで形成してよい。
メッキ中、ニッケル及び金は外部層（１１４ｂ）には固
着しない。その結果、マスク層を追加する必要はない。
【００１４】集積回路チップ（１１２）は熱伝導性鋳型
固着媒体（１１３）を用いて、領域（１１４ｃ）で導電
性スラグに接着してもよい。導電性スラグ（１１４）は
基板の一方の側に接着される。基板は誘電体層（１２
４）及び（１２６）を含む。導電性スラグ（１１４）を
基板に固着するための材料には、固着剤、はんだ又は導
電性スラグと１ないし複数の導電層間を電気的に結合さ
せる他の機械的手段が含まれる。一実施例において、導
電性スラグ（１１４）ははんだ（１５０）を用いて固着
される。この場合、はんだ（１５０）は導電性スラグ
（１１４）と導電層（１１６）の部分（１５５）に固着
する。
【００１５】導電性スラグ（１１４）はメッキ貫通孔を
経て、導電性スラグ（１１４）と１ないし複数のはんだ
ボール（１３０）間の電気的結合を可能にするように、
基板に接着してよい。一実施例において、はんだ（１５
０）は導電性スラグ（１１４）と部分（１５５）間の電
気的接続を形成する。すると、部分（１５５）は導電層
（１１６）及び１ないし複数のメッキ貫通孔（１３１）
を経て、１ないし複数のはんだボール（１３０）に結合
される。
【００１６】集積回路チップのボンドパッド（１１７）
は導電性ワイヤを経て、パッケージの基板内の異なる導
電層（１１６，１２０）及び（１２２）に電気的に接続
される。導電層はパワー、接地及び信号相互接続のため
に用いてよい。更に、集積回路チップとパッケージ間に
形成すべき相互接続の数にあわせて、導電層の数は増減
させてよい。
【００１７】導電性ワイヤ（１１８）はまた、導電性ス
ラグ（１１４）に接着され、貫通孔（１３１）を経て、
導電性スラグ（１１４）とはんだボール（１４０）間
を、電気的に結合する。これにより、導電層の追加及び
導電層から導電層へのメッキ貫通孔の追加の必要性が減
少する。その結果、内部接地面内の導電路は、必ずしも
メッキ貫通孔によって切断されず、従って従来技術にあ
った電気的特性のある程度の劣化が避けられる。加え
て、本発明により、より多くの信号をつけ加えたり、電
気的特性を向上させるために、集積回路チップの大きさ
を減することが可能になる。
【００１８】基板の反対側には、導電層（１１６）が形
成され、導電性トレースを規定し、その上にはんだボー
ル（１３０）のアレイが配置される。また、はんだマス
ク（１３６）が形成される。上述のように、導電性貫通
孔（１３１）は誘電体層（１２４）及び（１２６）を貫
いて延び、基板にはんだボール（１３０）と導電層（１
１６）間の電気的接続を形成する。エポキシ封入剤（１
３２）が集積回路チップ（１１２）とボンディングワイ
ヤ（１１８）を包み、保護する。
【００１９】パッケージは次にはんだボール（１３０）
の再流動化により形成されたボールボンドを通して、マ
ザーボードに相互接続され、マザーボード上の対応する
個々の接触パッドへの接続を形成する。マザーボードは
たとえば、プリント回路ボードである。
【００２０】本発明について実施例をあげて述べてきた
が、それはこれらの実施例に限定されない。特許請求の
範囲は本発明の精神及び視野を離れることなく、当業者
には考案できる他の変形及び実施例を含むことを意図し
ている。
【図面の簡単な説明】
【図１】本発明の実施例に従って、集積回路パッケージ
中にマウントされた集積回路の概略図である。
【図２ａ】本発明の実施例に従う集積回路パッケージ用
の熱拡散導電性スラグの上面図である。
【図２ｂ】本発明の実施例に従う集積回路パッケージ用
の熱拡散導電性スラグの上面図である。
【図２ｃ】線２ａ−２ａに沿った図２ａに示された導電
性スラグの概略図である。
【図３】従来技術に従う集積回路中にマウントされた集
積回路チップの概略図である。
【符号の説明】
１０ パッケージ １２ 集積回路 １３ 固着媒体 １４ 熱拡散器 １６ ボンドパッド、導電層、金属相互接続 １８ 導電性リード ２０，２２ 導電層、金属相互接続 ２４，２６，２７ 誘電体層 ２８ 誘電層 ３０ はんだボール ３１ 導電性貫通孔 ３２ 封入剤 ３６ コンタクトパッド ３８ マザーボード １００ パッケージ １１２ 集積回路チップ １１３ 固着媒体 １１４ 導電性スラグ、導電性基盤 １１４ａ 接触領域 １１４ｂ 外部層 １１４ｃ 内部表面、領域 １１４ｄ 外部層、銅酸化物 １１６ 導電層 １１７ ボンドパッド １１８ ワイヤ １２０，１２２ 導電層 １２４，１２６ 誘電体層 １２７ （本文中になし） １３０ はんだボール １３１ 貫通孔 １３２ エポキシ封入剤 １３６ はんだマスク １４０ ニッケル、はんだボール １４５ 金 １５０ はんだ １５５ 部分
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F036 AA01 BA23 BB03 BB08 BC06 BD01

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】 導電性スラグ；導電性スラグに結合され
    た集積回路チップ；及び集積回路チップから導電性スラ
    グに延びる導電性要素を含む集積回路パッケージ。
  2. 【請求項２】 導電性スラグに結合された基板パッケー
    ジを更に含む請求項１記載の集積回路パッケージ。
  3. 【請求項３】 基板パッケージは第１の導電層を少なく
    とも含み、導電性スラグが第１の導電層に電気的に結合
    される請求項２記載の集積回路パッケージ。
  4. 【請求項４】 基板パッケージは第２の導電層を含み、
    導電性スラグは第２の導電層に電気的に結合される請求
    項３記載の集積回路パッケージ。
  5. 【請求項５】 第１の導電層は基板パッケージ内で、第
    ２の導電層から電気的に絶縁されている請求項４記載の
    集積回路パッケージ。
  6. 【請求項６】 基板パッケージは少なくとも３つの導電
    層を含み、集積回路チップは第３の導電層に電気的に結
    合される請求項４記載の集積回路パッケージ。
  7. 【請求項７】 基板パッケージはマザーボードにマウン
    トされる形態をもつ請求項２記載の集積回路パッケー
    ジ。
  8. 【請求項８】 基板は回路ボードである請求項７記載の
    集積回路パッケージ。
  9. 【請求項９】 基板パッケージはメッキ貫通孔を有し、
    導電性スラグは少なくとも１つの貫通孔に電気的に結合
    される請求項２記載の集積回路パッケージ。
  10. 【請求項１０】 集積回路チップは導電性スラグに機械
    的かつ電気的に結合される請求項１記載の集積回路パッ
    ケージ。
  11. 【請求項１１】 外部層が導電性スラグ上に形成され、
    外部層は導電性スラグの一部分を露出する開口を有し、
    集積回路チップは一部分に電気的に結合される請求項１
    記載の集積回路パッケージ。
  12. 【請求項１２】 導電性スラグはヒートシンクを形成す
    る請求項１記載の集積回路パッケージ。
  13. 【請求項１３】 導電性スラグ；導電性スラグに電気的
    に結合された集積回路チップ；及び複数の導電層を有
    し、複数の導電層の少なくとも１つは、集積回路チップ
    に電気的に結合された基板パッケージを含む集積回路パ
    ッケージ。
  14. 【請求項１４】 基板パッケージはマザーボードにマウ
    ントされた形態をもつ請求項１３記載の集積回路パッケ
    ージ。
  15. 【請求項１５】 基板は回路ボードである請求項１４記
    載の集積回路パッケージ。
  16. 【請求項１６】 基板パッケージは貫通孔を有し、導電
    性スラグは少なくとも１つのメッキ貫通孔に電気的に結
    合される請求項１３記載の集積回路パッケージ。
  17. 【請求項１７】 集積回路チップは導電性スラグに機械
    的かつ電気的に結合される請求項１３記載の集積回路パ
    ッケージ。
  18. 【請求項１８】 外部層が導電性スラグ上に形成され、
    外部層は導電性スラグの一部分を露出する開口を有し、
    集積回路チップは一部分に電気的に結合される請求項１
    ３記載の集積回路パッケージ。
  19. 【請求項１９】 導電性スラグはヒートシンクを形成す
    る請求項１３記載の集積回路パッケージ。
JP2001226903A 2000-07-28 2001-07-27 集積回路パッケージ Pending JP2002057238A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/628,067 US6509642B1 (en) 2000-07-28 2000-07-28 Integrated circuit package
US09/628067 2000-07-28

Publications (2)

Publication Number Publication Date
JP2002057238A true JP2002057238A (ja) 2002-02-22
JP2002057238A5 JP2002057238A5 (ja) 2004-08-26

Family

ID=24517308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001226903A Pending JP2002057238A (ja) 2000-07-28 2001-07-27 集積回路パッケージ

Country Status (5)

Country Link
US (1) US6509642B1 (ja)
JP (1) JP2002057238A (ja)
KR (1) KR100675030B1 (ja)
GB (1) GB2370687B (ja)
TW (1) TW498514B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6614123B2 (en) * 2001-07-31 2003-09-02 Chippac, Inc. Plastic ball grid array package with integral heatsink
TW523887B (en) 2001-11-15 2003-03-11 Siliconware Precision Industries Co Ltd Semiconductor packaged device and its manufacturing method
US6977436B2 (en) * 2002-02-14 2005-12-20 Macronix International Co. Ltd. Semiconductor packaging device
TW582100B (en) * 2002-05-30 2004-04-01 Fujitsu Ltd Semiconductor device having a heat spreader exposed from a seal resin
US9713258B2 (en) * 2006-04-27 2017-07-18 International Business Machines Corporation Integrated circuit chip packaging
TW200828555A (en) * 2006-12-18 2008-07-01 Advanced Connection Tech Inc Package module for radio frequency identification chip
US8159828B2 (en) * 2007-02-23 2012-04-17 Alpha & Omega Semiconductor, Inc. Low profile flip chip power module and method of making
JP2010034403A (ja) * 2008-07-30 2010-02-12 Shinko Electric Ind Co Ltd 配線基板及び電子部品装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5823462A (ja) 1981-08-06 1983-02-12 Mitsubishi Electric Corp 半導体装置の冷却方法
JPH04139752A (ja) 1990-09-29 1992-05-13 Toshiba Corp 冷却装置
US5294826A (en) 1993-04-16 1994-03-15 Northern Telecom Limited Integrated circuit package and assembly thereof for thermal and EMI management
US5650593A (en) * 1994-05-26 1997-07-22 Amkor Electronics, Inc. Thermally enhanced chip carrier package
JP3292798B2 (ja) * 1995-10-04 2002-06-17 三菱電機株式会社 半導体装置
EP0848423B1 (en) * 1996-07-03 2006-03-01 Seiko Epson Corporation Resin-encapsulated semiconductor device and method of manufacturing the same
US5894166A (en) 1997-09-17 1999-04-13 Northern Telecom Limited Chip mounting scheme

Also Published As

Publication number Publication date
GB0117917D0 (en) 2001-09-12
GB2370687A (en) 2002-07-03
GB2370687B (en) 2005-03-23
TW498514B (en) 2002-08-11
KR100675030B1 (ko) 2007-01-29
KR20020010489A (ko) 2002-02-04
US6509642B1 (en) 2003-01-21

Similar Documents

Publication Publication Date Title
KR100339044B1 (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
EP1374305B1 (en) Enhanced die-down ball grid array and method for making the same
JP2881575B2 (ja) ヒートシンク付着ボールグリッドアレイ半導体パッケージ
US20020050407A1 (en) Ground via structures in semiconductor packages
JP2910670B2 (ja) 半導体実装構造
KR20080031119A (ko) 반도체 장치
JPH09153565A (ja) ヒートシンク付きボールグリッドアレーパッケージ
JP2001520460A (ja) マイクロ電子デバイス用パッケージの放熱特性を改善する方法及び構造
JPH0917919A (ja) 半導体装置
KR20070010915A (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
US6819565B2 (en) Cavity-down ball grid array semiconductor package with heat spreader
JP2000138317A (ja) 半導体装置及びその製造方法
JP3312611B2 (ja) フィルムキャリア型半導体装置
JP2002057238A (ja) 集積回路パッケージ
JPH09326450A (ja) 半導体装置およびその製造方法
US20050087864A1 (en) Cavity-down semiconductor package with heat spreader
KR100203932B1 (ko) 칩에 방열 기판이 부착된 볼 그리드 어레이 패키지
JP3024596B2 (ja) フィルムキャリアテープを用いたｂｇａ型半導体装置
JPH09115956A (ja) 半導体装置
JPH10321670A (ja) 半導体装置
JPH09186272A (ja) 外部露出型ヒートシンクが付着された薄型ボールグリッドアレイ半導体パッケージ
JPH0897336A (ja) 半導体装置
JP2004072113A (ja) 熱的に強化された集積回路パッケージ
JP3462591B2 (ja) 混成集積回路装置
JP2001267460A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050803

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20051102

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20051108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060203

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060410

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060807

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20061003

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20061208

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081111

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20081114