JP3462591B2 - 混成集積回路装置 - Google Patents
混成集積回路装置Info
- Publication number
- JP3462591B2 JP3462591B2 JP23146094A JP23146094A JP3462591B2 JP 3462591 B2 JP3462591 B2 JP 3462591B2 JP 23146094 A JP23146094 A JP 23146094A JP 23146094 A JP23146094 A JP 23146094A JP 3462591 B2 JP3462591 B2 JP 3462591B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- conductive
- sheet
- land
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Description
【０００１】
【産業上の利用分野】本発明は混成集積回路装置に関
し、特にシートを基板に貼着した多層基板に関するもの
である。
し、特にシートを基板に貼着した多層基板に関するもの
である。
【０００２】
【従来の技術】一般に多層基板を採用している混成集積
回路装置は、約１ｍｍ程度の厚さのガラスエポキシ基板
等が貼り付けられた多層基板があり、例えば特願平２−
２０１２１９号にその構造が説明されており、図４がそ
の一例である。まずガラスエポキシ基板４０には、ゲー
トアレイ、マイコンおよびメモリチップ等の半導体素子
が露出するように開口部４２が形成され、この開口部の
周辺およびガラスエポキシ基板４０の周辺には、導電パ
ッド４８，５０が設けられている。
回路装置は、約１ｍｍ程度の厚さのガラスエポキシ基板
等が貼り付けられた多層基板があり、例えば特願平２−
２０１２１９号にその構造が説明されており、図４がそ
の一例である。まずガラスエポキシ基板４０には、ゲー
トアレイ、マイコンおよびメモリチップ等の半導体素子
が露出するように開口部４２が形成され、この開口部の
周辺およびガラスエポキシ基板４０の周辺には、導電パ
ッド４８，５０が設けられている。
【０００３】図面では省略したが、このガラスエポキシ
基板４０を貼り付ける基板があり、この基板に設けられ
た導電ランド（チップを固着するためのパッド）に固着
されており、ここに設けた半導体素子がこの開口部４２
から露出されている。従って、半導体素子の電極パッド
と開口部４２周辺の導電パッド５０が金属細線にて電気
的に接続されている。
基板４０を貼り付ける基板があり、この基板に設けられ
た導電ランド（チップを固着するためのパッド）に固着
されており、ここに設けた半導体素子がこの開口部４２
から露出されている。従って、半導体素子の電極パッド
と開口部４２周辺の導電パッド５０が金属細線にて電気
的に接続されている。
【０００４】また前記ガラスエポキシ基板を貼り付ける
基板は、そのサイズがガラスエポキシ基板よりも大きく
形成され、ガラスエポキシ基板の上に形成されたＩＣ回
路の一部から延在された導電パッドや半導体素子の電極
パッドが、ガラスエポキシ基板４０周辺に設けられた導
電パッド４８と金属細線を介して電気的に接続され、結
局２枚の基板により所定の回路が達成されている。
基板は、そのサイズがガラスエポキシ基板よりも大きく
形成され、ガラスエポキシ基板の上に形成されたＩＣ回
路の一部から延在された導電パッドや半導体素子の電極
パッドが、ガラスエポキシ基板４０周辺に設けられた導
電パッド４８と金属細線を介して電気的に接続され、結
局２枚の基板により所定の回路が達成されている。
【０００５】
【発明が解決しようとする課題】例えば、金属基板やセ
ラミツク基板に前記ガラスエポキシ基板を貼り合わせた
場合、実装される雰囲気温度や基板に実装される半導体
素子の発熱により、２枚の基板に反りが発生する問題が
あった。そのため、上層に形成されるガラスエポキシ基
板を、歪みが吸収できるフレキシブルシートで代用する
構成が考えられるが、シート自身柔らかく、また基板に
接着剤を介して貼り付けるとシート自身がフラット性を
失い、ボンディングができない、またはその信頼性が低
下する問題があった。
ラミツク基板に前記ガラスエポキシ基板を貼り合わせた
場合、実装される雰囲気温度や基板に実装される半導体
素子の発熱により、２枚の基板に反りが発生する問題が
あった。そのため、上層に形成されるガラスエポキシ基
板を、歪みが吸収できるフレキシブルシートで代用する
構成が考えられるが、シート自身柔らかく、また基板に
接着剤を介して貼り付けるとシート自身がフラット性を
失い、ボンディングができない、またはその信頼性が低
下する問題があった。
【０００６】
【課題を解決するための手段】本発明は前述の課題に鑑
みて成され、第１に、前記シートの一部には、前記基板
が露出する開口部が設けられ、この開口部の周辺に延在
された前記導電パッドと露出した前記基板に設けられた
導電パッドは、前記金属細線によって接続され、前記シ
ートの導電パッドに対応する前記基板上にはダミーラン
ドが設けられることで解決するものである。
みて成され、第１に、前記シートの一部には、前記基板
が露出する開口部が設けられ、この開口部の周辺に延在
された前記導電パッドと露出した前記基板に設けられた
導電パッドは、前記金属細線によって接続され、前記シ
ートの導電パッドに対応する前記基板上にはダミーラン
ドが設けられることで解決するものである。
【０００７】第２に、前記シートの周辺に対応する前記
基板の導電ランドには、大信号系の半導体素子を固着
し、前記シートの導電ランドには小信号系の半導体素子
を固着することで解決するものである。
基板の導電ランドには、大信号系の半導体素子を固着
し、前記シートの導電ランドには小信号系の半導体素子
を固着することで解決するものである。
【０００８】
【作用】２層目の基板となるシートのボンデイングエリ
アの下層には、接着剤を介するが、金属等の硬い物質で
なるダミーランドが基板上に設けられる。従って、シー
トのボンデイングエリアはフラットになる。更に、基板
上に設けられるダミーランドが硬いために、そのボンデ
イング性も向上する。
アの下層には、接着剤を介するが、金属等の硬い物質で
なるダミーランドが基板上に設けられる。従って、シー
トのボンデイングエリアはフラットになる。更に、基板
上に設けられるダミーランドが硬いために、そのボンデ
イング性も向上する。
【０００９】またシートは、主に熱伝導率の悪い樹脂で
あり、またその下層は接着剤で成るため熱抵抗が大き
く、シートには大電流の半導体素子は搭載できず、一方
基板は、金属基板で成るため、熱の放出として一番効果
の大きい熱伝導で外部に放出ができる。従って基板とシ
ートの間には、素子の熱による歪みが入りにくくシート
がたわんだり剥がれたりすることが防止できる。
あり、またその下層は接着剤で成るため熱抵抗が大き
く、シートには大電流の半導体素子は搭載できず、一方
基板は、金属基板で成るため、熱の放出として一番効果
の大きい熱伝導で外部に放出ができる。従って基板とシ
ートの間には、素子の熱による歪みが入りにくくシート
がたわんだり剥がれたりすることが防止できる。
【００１０】
【実施例】以下に本発明の実施例を説明する。図１は、
下層の基板１０と上層のフレキシブルシート１１を貼り
付けた時の平面図であり、図２は図１のＡ−Ａ線におけ
る断面図である。下層の第一の基板１０は、例えば金属
性基板、ガラスエポキシまたはセラミック基板等で成
り、その表面には、導電路１２、導電パッド１３、導電
ランド１４および外部リード用パッド１５等が例えばＣ
ｕ等の金属材料により形成されている。ここで導電ラン
ド１４は、トランジスタ、パワーモストランジスタやダ
イオード等の半導体素子１６を半田を介して固着するた
めのものであり、外部リード用パッド１５は、第一の基
板１０の少なくとも一側辺に複数個設けられ、例えば半
田を介して外部リード１７が固着されている。
下層の基板１０と上層のフレキシブルシート１１を貼り
付けた時の平面図であり、図２は図１のＡ−Ａ線におけ
る断面図である。下層の第一の基板１０は、例えば金属
性基板、ガラスエポキシまたはセラミック基板等で成
り、その表面には、導電路１２、導電パッド１３、導電
ランド１４および外部リード用パッド１５等が例えばＣ
ｕ等の金属材料により形成されている。ここで導電ラン
ド１４は、トランジスタ、パワーモストランジスタやダ
イオード等の半導体素子１６を半田を介して固着するた
めのものであり、外部リード用パッド１５は、第一の基
板１０の少なくとも一側辺に複数個設けられ、例えば半
田を介して外部リード１７が固着されている。
【００１１】ここで第一の基板は、金属基板で成り、具
体的にはＡｌより成り、表面が陽極酸化されて絶縁性を
示す酸化アルミニウム１８が形成され、この表面には接
着性を示す絶縁樹脂１９を介して、ホットプレスにより
前述したＣｕの導電路１２等が被着されている。また点
線で示すダミーランド２０も比較的厚い薄膜で前記ホッ
トプレスで形成しても良いし、更には、この下層に、半
田を介してのランド２０固着のために、このランドと実
質同形状の導電ランド１４を設けてもよい。このダミー
ランドは、後述するがボンデイング性のために、シート
１１のボンデイングエリアに配置するものであり、フラ
ット性および或る程度の硬度を有せばよく、Ｃｕ等の半
田付け性のあるもの、またセラミック等の半田付け性の
無いものが考えられる。前者の半田付け性のある材料
で、ダミーランドを形成する場合は、導電ランドが必要
であるが接着剤で形成する場合は、その限りでない。ま
た半田付け性のない材料の場合は、特に導電ランドは必
要とせず接着剤での固定が好ましい。また当然シート１
１の下層にも導電路１２や導電ランド１４が設けられ、
第一の基板１０とシート１１の間には半導体素子が前述
したように半田を介して固着されている。この半導体素
子は、ある程度の発熱は、基板１０を介して成されるた
め特に問題はないが、大電流の場合は、後述するよう
に、シート１１の周辺に固着するか、開口部２１に露出
させるようにした方がよい。
体的にはＡｌより成り、表面が陽極酸化されて絶縁性を
示す酸化アルミニウム１８が形成され、この表面には接
着性を示す絶縁樹脂１９を介して、ホットプレスにより
前述したＣｕの導電路１２等が被着されている。また点
線で示すダミーランド２０も比較的厚い薄膜で前記ホッ
トプレスで形成しても良いし、更には、この下層に、半
田を介してのランド２０固着のために、このランドと実
質同形状の導電ランド１４を設けてもよい。このダミー
ランドは、後述するがボンデイング性のために、シート
１１のボンデイングエリアに配置するものであり、フラ
ット性および或る程度の硬度を有せばよく、Ｃｕ等の半
田付け性のあるもの、またセラミック等の半田付け性の
無いものが考えられる。前者の半田付け性のある材料
で、ダミーランドを形成する場合は、導電ランドが必要
であるが接着剤で形成する場合は、その限りでない。ま
た半田付け性のない材料の場合は、特に導電ランドは必
要とせず接着剤での固定が好ましい。また当然シート１
１の下層にも導電路１２や導電ランド１４が設けられ、
第一の基板１０とシート１１の間には半導体素子が前述
したように半田を介して固着されている。この半導体素
子は、ある程度の発熱は、基板１０を介して成されるた
め特に問題はないが、大電流の場合は、後述するよう
に、シート１１の周辺に固着するか、開口部２１に露出
させるようにした方がよい。
【００１２】次に第二の基板となるシート１１にも、そ
の表面には、導電路１２、導電パッド１３、導電ランド
１４が設けられ、導電ランド１４には、第一の基板１０
に設ける必要のない、発熱が少ない小信号系の半導体素
子１６が半田や銀ペースト等を介して接続され、シート
１１の導電パッド１３を介して、または導電ランド自身
から導電路が延在されて、所定のＩＣ回路が達成されて
いる。
の表面には、導電路１２、導電パッド１３、導電ランド
１４が設けられ、導電ランド１４には、第一の基板１０
に設ける必要のない、発熱が少ない小信号系の半導体素
子１６が半田や銀ペースト等を介して接続され、シート
１１の導電パッド１３を介して、または導電ランド自身
から導電路が延在されて、所定のＩＣ回路が達成されて
いる。
【００１３】またシート１１には、開口部２１が設けら
れ第一の基板１０が露出しており、この開口部の周辺お
よびシート１１の周辺には、導電路から延在した導電パ
ッド１３が設けられている。この導電パッド１３は、第
一の基板の回路と電気的な接続をし全体として所定の目
的のＩＣ回路を達成するために、第一の基板１０に形成
された導電パッド１３と電気的に接続されている。この
第一の基板１０の導電パッドの一部は、開口部２１の内
側に、シートに設けられた開口部の外側の導電パッドと
対応して設けられ、またシート１１の外側周辺に設けら
れた導電バッドや半導体素子１６のボンディングパッド
と対応して、シートの周辺に導電パッドが設けられ、金
属細線にてワイヤーボンディングされている。
れ第一の基板１０が露出しており、この開口部の周辺お
よびシート１１の周辺には、導電路から延在した導電パ
ッド１３が設けられている。この導電パッド１３は、第
一の基板の回路と電気的な接続をし全体として所定の目
的のＩＣ回路を達成するために、第一の基板１０に形成
された導電パッド１３と電気的に接続されている。この
第一の基板１０の導電パッドの一部は、開口部２１の内
側に、シートに設けられた開口部の外側の導電パッドと
対応して設けられ、またシート１１の外側周辺に設けら
れた導電バッドや半導体素子１６のボンディングパッド
と対応して、シートの周辺に導電パッドが設けられ、金
属細線にてワイヤーボンディングされている。
【００１４】本発明は、このボンディングエリアに、図
１の点線で示すように、ダミーランド２０を設けること
であり、ダミーランドを設けることにより、シート上に
設けられた導電パッド１３のフラット性、上方からボン
ディングツールが所定の力で押圧されても凹まないよう
な硬度性を有するため、ボンディングを良好に達成する
ことができる。
１の点線で示すように、ダミーランド２０を設けること
であり、ダミーランドを設けることにより、シート上に
設けられた導電パッド１３のフラット性、上方からボン
ディングツールが所定の力で押圧されても凹まないよう
な硬度性を有するため、ボンディングを良好に達成する
ことができる。
【００１５】このダミーランド２０は、例えばＣｕや鉄
等より成り、またこれらの材料を主成分とした合金より
成る。また、基板１０上に導電ランドを形成して、その
導電ランド上にダミーランド２０を形成することもでき
る。またダミーランドは、なにも金属材料で成る必要は
なく、例えばアルミナ等のセラミツクでもよいし、硬い
樹脂等でもよい。
等より成り、またこれらの材料を主成分とした合金より
成る。また、基板１０上に導電ランドを形成して、その
導電ランド上にダミーランド２０を形成することもでき
る。またダミーランドは、なにも金属材料で成る必要は
なく、例えばアルミナ等のセラミツクでもよいし、硬い
樹脂等でもよい。
【００１６】またダミーランド２０は、シート上の他の
導電パッドに対応する部分にも設けておいて良い。例え
ばクロスオーバーを達成する場合であり、シート上に設
けられた２つの導電パッド間にジャンピングワイヤーを
設ける構造の場合、良好にワイヤーボンデイングが、達
成できる。図１では、複数のボンデイングエリアを一括
した１個のダミーランドが設けられており、例えば開口
部の内側に設けられた第一の基板１０上の導電パッドの
配線は、ダミーランドの下層に配置されるが、図３のよ
うに、複数の導電パッド１３に対して一括ではなく、分
割してダミーランド２０を設けることにより、Ｌで示し
た配線のように、ダミーランド間に設けることができ
る。
導電パッドに対応する部分にも設けておいて良い。例え
ばクロスオーバーを達成する場合であり、シート上に設
けられた２つの導電パッド間にジャンピングワイヤーを
設ける構造の場合、良好にワイヤーボンデイングが、達
成できる。図１では、複数のボンデイングエリアを一括
した１個のダミーランドが設けられており、例えば開口
部の内側に設けられた第一の基板１０上の導電パッドの
配線は、ダミーランドの下層に配置されるが、図３のよ
うに、複数の導電パッド１３に対して一括ではなく、分
割してダミーランド２０を設けることにより、Ｌで示し
た配線のように、ダミーランド間に設けることができ
る。
【００１７】また図１の左下に設けられた半導体素子１
６は、大電流用のパワー半導体素子で、大量の熱が放出
されるため、その上にはシートが設けられておらず、図
１の中央に設けられた半導体素子は、小信号系の半導体
素子で、特に熱が少ないものに関しては、シート上に設
置できる。また前記２種類の半導体素子の中間のもの
は、シート１１の下層に設けても良い。熱の放散は、第
一の基板が金属であるため、金属基板１０を介して外部
に放出される熱伝達ルートが主流であるため、シート１
１に反りや剥がれを発生させることもない。
６は、大電流用のパワー半導体素子で、大量の熱が放出
されるため、その上にはシートが設けられておらず、図
１の中央に設けられた半導体素子は、小信号系の半導体
素子で、特に熱が少ないものに関しては、シート上に設
置できる。また前記２種類の半導体素子の中間のもの
は、シート１１の下層に設けても良い。熱の放散は、第
一の基板が金属であるため、金属基板１０を介して外部
に放出される熱伝達ルートが主流であるため、シート１
１に反りや剥がれを発生させることもない。
【００１８】一方、シート領域に対応する第一の基板に
設けられる半導体素子は、従来例図４のように、開口部
４２を設けて、そこに露出させても良いし、開口部を設
けずフェイスダウンにより実現しても良い。以上の多層
基板は、例えばケースに覆われ、中の中空部分に絶縁樹
脂が注入されて、混成集積回路装置が実現される。
設けられる半導体素子は、従来例図４のように、開口部
４２を設けて、そこに露出させても良いし、開口部を設
けずフェイスダウンにより実現しても良い。以上の多層
基板は、例えばケースに覆われ、中の中空部分に絶縁樹
脂が注入されて、混成集積回路装置が実現される。
【００１９】
【発明の効果】以上の説明から明らかなように、第２層
目のシート上に設けられるワイヤーボンデイングエリア
である導電パッドには、この下層、つまりこの導電パッ
ドに対応する第一の基板上にダミーランドが設けられて
いるために、シート上のボンデイングエリアは、フラッ
トで或程度の硬度を有するため、良好に金属細線をボン
デイングすることができる。従って第一の基板にガラス
エポキシ基板等の厚みのある基板を設けることなく、フ
レキシブル性のシート基板を用いて多層を達成できる。
目のシート上に設けられるワイヤーボンデイングエリア
である導電パッドには、この下層、つまりこの導電パッ
ドに対応する第一の基板上にダミーランドが設けられて
いるために、シート上のボンデイングエリアは、フラッ
トで或程度の硬度を有するため、良好に金属細線をボン
デイングすることができる。従って第一の基板にガラス
エポキシ基板等の厚みのある基板を設けることなく、フ
レキシブル性のシート基板を用いて多層を達成できる。
【００２０】また上層のシート基板の周辺にパワー半導
体素子を設け、シート上には小信号系の半導体素子を設
けることで、シートに熱が加わりにくく、反りを剥がれ
を防止しつつ、２層の基板のボンディングによる接続を
良好にでき、高密度化を実現できる。
体素子を設け、シート上には小信号系の半導体素子を設
けることで、シートに熱が加わりにくく、反りを剥がれ
を防止しつつ、２層の基板のボンディングによる接続を
良好にでき、高密度化を実現できる。
【図１】本発明の実施例を説明する平面図である。
【図２】図１のＡ−Ａ線における断面図である。
【図３】他の実施例を説明する断面図である。
【図４】従来の混成集積回路装置を説明する平面図であ
る。
る。
１０ 第一の基板
１１ シート
１２ 導電路
１３ 導電パッド
１４ 導電ランド
１６ 半導体素子
２０ ダミーランド
２１ 開口部
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 工藤 清昭
大阪府守口市京阪本通２丁目５番５号
三洋電機株式会社内
(72)発明者 小林 義幸
大阪府守口市京阪本通２丁目５番５号
三洋電機株式会社内
(72)発明者 坂野 純
大阪府守口市京阪本通２丁目５番５号
三洋電機株式会社内
(72)発明者 池田 年明
群馬県山田郡大間々町大字大間々414番
地の１ 東京アイシー株式会社内
(56)参考文献 特開 平４−87358（ＪＰ，Ａ)
特開 昭63−115357（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 25/00 - 25/18
Claims (2)
- 【請求項１】 表面が絶縁性を有する所定の厚みの基板
と、 前記基板に接着材料を介して被着された第1の導電路、
第1の導電パッド、第1の導電ランドおよび外部リード用
パッドと、 前記基板に貼着され、少なくとも表面に第２の導電路、
第２の導電ランドおよび第２の導電パッドとから成る回
路が形成されたシートと、 前記シートの表面に設けられた前記第２の導電ランドに
接続された半導体素子と、 前記外部リード用パッドに固着され前記基板の一側辺か
ら外部に延在された外部リードと、 前記基板の第1の導電パッドと前記シートの第２の導電
パッドを接続する金属細線とを有する混成集積回路装置
において、 前記シートの一部には、前記基板が露出する開口部が設
けられ、この開口部の周辺の前記シート上に設けられた
前記第２の導電パッドと、露出した前記基板に設けられ
た第1の導電パッドは、前記金属細線によって接続さ
れ、前記シート上の第２の導電 パッドに対応する前記基
板上にはダミーランドが設けられることを特徴とした混
成集積回路装置。 - 【請求項２】 前記基板の第1の導電ランドには、大信
号系の半導体素子が固着され、前記シートの第２の導電
ランドには小信号系の半導体素子が固着される請求項１
記載の混成集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23146094A JP3462591B2 (ja) | 1994-09-27 | 1994-09-27 | 混成集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23146094A JP3462591B2 (ja) | 1994-09-27 | 1994-09-27 | 混成集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0897354A JPH0897354A (ja) | 1996-04-12 |
| JP3462591B2 true JP3462591B2 (ja) | 2003-11-05 |
Family
ID=16923862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23146094A Expired - Fee Related JP3462591B2 (ja) | 1994-09-27 | 1994-09-27 | 混成集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3462591B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4967467B2 (ja) * | 2006-06-12 | 2012-07-04 | 富士通株式会社 | フレキシブル配線基板接着方法および配線基板 |
| JP6707819B2 (ja) * | 2014-11-04 | 2020-06-10 | 株式会社リコー | 配線部材の保持構造、液体吐出ヘッド及び液体を吐出する装置 |
-
1994
- 1994-09-27 JP JP23146094A patent/JP3462591B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0897354A (ja) | 1996-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3176307B2 (ja) | 集積回路装置の実装構造およびその製造方法 | |
| JP2881575B2 (ja) | ヒートシンク付着ボールグリッドアレイ半導体パッケージ | |
| KR100339044B1 (ko) | 볼그리드어레이 반도체패키지 및 그 제조방법 | |
| JPH10200012A (ja) | ボールグリッドアレイ半導体のパッケージ及び製造方法 | |
| EP0863549A2 (en) | Semiconductor device comprising a wiring substrate | |
| JP2956786B2 (ja) | 合成ハイブリッド半導体ストラクチャ | |
| JP3847839B2 (ja) | 半導体装置 | |
| JP2735912B2 (ja) | インバータ装置 | |
| JPH09199629A (ja) | 半導体装置 | |
| JP3462591B2 (ja) | 混成集積回路装置 | |
| JP2002057238A (ja) | 集積回路パッケージ | |
| TWI239603B (en) | Cavity down type semiconductor package | |
| JP2620611B2 (ja) | 電子部品搭載用基板 | |
| JP2891426B2 (ja) | 半導体装置 | |
| JPH08330356A (ja) | 導体層付異方性導電シートおよびこれを用いた配線基板 | |
| JPH07176664A (ja) | 半導体装置およびその製造方法 | |
| JPH10116936A (ja) | 半導体パッケージ | |
| JP3314574B2 (ja) | 半導体装置の製造方法 | |
| JPH08148647A (ja) | 半導体装置 | |
| JPH1084011A (ja) | 半導体装置及びこの製造方法並びにその実装方法 | |
| JPH09186272A (ja) | 外部露出型ヒートシンクが付着された薄型ボールグリッドアレイ半導体パッケージ | |
| JPH10321670A (ja) | 半導体装置 | |
| JP3328146B2 (ja) | 半導体装置 | |
| JP3331146B2 (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JP3177934B2 (ja) | マルチチップ半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070815 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |