JPH1084011A - 半導体装置及びこの製造方法並びにその実装方法 - Google Patents

半導体装置及びこの製造方法並びにその実装方法

Info

Publication number
JPH1084011A
JPH1084011A JP8236014A JP23601496A JPH1084011A JP H1084011 A JPH1084011 A JP H1084011A JP 8236014 A JP8236014 A JP 8236014A JP 23601496 A JP23601496 A JP 23601496A JP H1084011 A JPH1084011 A JP H1084011A
Authority
JP
Japan
Prior art keywords
ball
package
semiconductor device
height
spacer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8236014A
Other languages
English (en)
Inventor
Shoji Matsugami
昌二 松上
Toshihiro Tsuboi
敏宏 坪井
Hiroshi Ozaki
弘 尾▲崎▼
Hiroshi Oguma
広志 小熊
Masayuki Shirai
優之 白井
Toshihiro Matsunaga
俊博 松永
Yasuki Tsutsumi
安己 堤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi ULSI Engineering Corp
Hitachi Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP8236014A priority Critical patent/JPH1084011A/ja
Publication of JPH1084011A publication Critical patent/JPH1084011A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 ボール状導体の変形を抑制して接続信頼性を
向上することが可能な技術を提供する。 【解決手段】 半導体チップ１を搭載したパッケージ１
０の実装面に配線基板１３に接してパッケージ１０の高
さを一定に保持する、バイパスコンデンサなどからなる
チップ部品で構成された複数のスペーサ１１を取り付け
る。これらスペーサ１１の存在によりパッケージ１０の
自重がボール状導体９に加わるのが抑制される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びこ
の製造方法並びにその実装方法に関し、特に、パッケー
ジの実装面に複数のボール状導体を取付けた半導体装置
に適用して有効な技術に関する。
【０００２】
【従来の技術】半導体装置の代表として知られるＬＳＩ
のパッケージの一例として、ＢＧＡ（Ｂａｌｌ Ｇｒｉ
ｄ Ａｒｒａｙ）構造が知られている。このＢＧＡパッ
ケージは、半導体チップを搭載した絶縁性基板の実装面
に実装用電極として働く半田ボールなどの複数のボール
状導体を取付けて、これらボール状導体を介して配線基
板に表面実装するものである。
【０００３】このようなＢＧＡパッケージを有するＬＳ
Ｉによれば、絶縁性基板の全面（但し、半導体チップの
搭載面を除く）を利用して複数のボール状導体を配置す
ることができるので、代表的なパッケージとして知られ
ているＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）
に比較して、高密度実装に優れているという利点を有し
ている。従って、このＬＳＩを配線基板に表面実装する
場合には、ＱＦＰのように実装用リードをパッケージの
外側に配置する必要がないので、余分の実装面積を占有
することがない。
【０００４】このようなＢＧＡパッケージ技術に関して
は、例えば日経ＢＰ社発行、「日経エレクトロニク
ス」、１９９４年、２−１４号、Ｐ５９〜Ｐ７３に、あ
るいは同社発行、同誌、１９９４年、Ｐ１１１〜Ｐ１１
７に記載されている。
【０００５】
【発明が解決しようとする課題】ところで、このような
ＢＧＡパッケージを有するＬＳＩでは、パッケージの実
装面に取付けた複数のボール状導体がパッケージの自重
により変形するという問題がある。
【０００６】すなわち、熱処理中のボール状導体は柔ら
かいので、配線基板に実装時にパッケージの自重が加わ
ることによりその重みに耐えきれなくなって変形するよ
うになる。パッケージは大型化されるにともなって、放
熱フィンや熱拡散板などを備えるため、自重はますます
大きくなっている。このため、複数のボール状導体にお
いて、部分的に接続不良が発生し易くなるので、実装後
の接続信頼性が低下することになる。このようなボール
状導体の変形は、より高密度実装が図られてパッケージ
のサイズが大きくなるほど著しくなる傾向にある。
【０００７】本発明の目的は、ボール状導体の変形を抑
制して接続信頼性を向上することが可能な技術を提供す
ることにある。
【０００８】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。
【０００９】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。
【００１０】（１）本発明の半導体装置は、半導体チッ
プを搭載したパッケージの実装面に複数のボール状導体
を取付け、これらボール状導体を介して配線基板に表面
実装する半導体装置であって、前記パッケージの実装面
に前記配線基板に接してパッケージの高さを一定に保持
する複数のスペーサを取り付けている。
【００１１】（２）本発明の半導体装置の製造方法は、
一部に凹部を設けた絶縁材料からなるパッケージ基板を
用意して前記凹部に半導体チップを搭載する工程と、前
記凹部にその表面が前記パッケージ基板の表面とほぼ同
一高さとなるように樹脂材料を充填する工程と、前記パ
ッケージ基板の表面に前記半導体チップの電極と導通す
る複数のボール状導体を取付ける工程と、前記パッケー
ジ基板の表面に前記ボール状導体よりも高さ寸法が小さ
い複数のスペーサを取付ける工程とを含んでいる。
【００１２】（３）本発明の半導体装置の実装方法は、
パッケージの実装面に複数のボール状導体とともにこれ
らボール状導体よりも高さ寸法が小さいスペーサを取り
付けた半導体装置を、前記ボール状導体を介して配線基
板上に配置した後、熱処理を施して前記スペーサによっ
てパッケージの高さを一定に保持した状態で前記ボール
状導体を溶融させる。
【００１３】上述した（１）の手段によれば、本発明の
半導体装置は、半導体チップを搭載したパッケージの実
装面に配線基板に接してパッケージの高さを一定に保持
する複数のスペーサを取り付けているので、このスペー
サの存在によりパッケージの自重がボール状導体に加わ
るのが抑制される。従って、ボール状導体の変形を抑制
して接続信頼性を向上することが可能となる。
【００１４】上述した（２）の手段によれば、本発明の
半導体装置の製造方法は、まず、一部に凹部を設けた絶
縁材料からなるパッケージ基板を用意して前記凹部に半
導体チップを搭載した後、前記凹部にその表面が前記パ
ッケージ基板の表面とほぼ同一高さとなるように樹脂材
料を充填する。次に、パッケージ基板の表面に前記半導
体チップの電極と導通する複数のボール状導体を取付け
る。続いて、パッケージ基板の表面に前記ボール状導体
よりも高さ寸法が小さい複数のスペーサを取付ける。こ
れによって、半導体チップを搭載したパッケージの実装
面に配線基板に接してパッケージの高さを一定に保持す
る複数のスペーサを取り付けた半導体装置を製造するこ
とができる。従って、ボール状導体の変形を抑制して接
続信頼性を向上することが可能となる。
【００１５】上述した（３）の手段によれば、本発明の
半導体装置の実装方法は、パッケージの実装面に複数の
ボール状導体とともにこれらボール状導体よりも高さ寸
法が小さいスペーサを取り付けた半導体装置を用意し
て、前記ボール状導体を介して配線基板上に配置した
後、熱処理を施して前記スペーサによってパッケージの
高さを一定に保持した状態で前記ボール状導体を溶融さ
せる。これによって、パッケージの実装面に複数のボー
ル状導体とともにこれらボール状導体よりも高さ寸法が
小さいスペーサを取り付けた半導体装置を配線基板に表
面実装することができる。従って、ボール状導体の変形
を抑制して接続信頼性を向上することが可能となる。
【００１６】以下、本発明について、図面を参照して実
施形態とともに詳細に説明する。
【００１７】なお、実施形態を説明するための全図にお
いて、同一機能を有するものは同一符号を付け、その繰
り返しの説明は省略する。
【００１８】
【発明の実施の形態】
（実施形態１）図１は本発明の実施形態１による配線基
板を示す平面図で、図２は図１のＡ−Ａ断面図、図３は
図１の裏面図である。本実施形態１の半導体装置（ＬＳ
Ｉ）１は、例えばＢＴ樹脂、ガラスエポキシ樹脂などか
ら構成され、一部に凹部３を設けた絶縁性基板（パッケ
ージ基板）２の凹部３に半導体チップ４が搭載され、こ
の凹部３にはその表面が絶縁性基板２の表面とほぼ同一
高さとなるように例えばエポキシ樹脂などの樹脂材料が
充填されて樹脂体５が形成されている。絶縁性基板２の
凹部３には予め配線パターン６が形成されて、この配線
パターン６と半導体チップ４のパッド電極７との間には
例えば金線などからなるワイヤ８がボンディングされて
いる。
【００１９】絶縁性基板２の実装面には、例えばＰｂ：
４０％とＳｎ６０％との成分比の半田（融点：約１８３
℃）からなる複数のボール状導体９が取付けられてい
る。これらボール状導体９は一例として直径が約７００
μｍのものが用いられる。これらボール状導体９は実際
の製品では数１００個が取付けられるが、本実施形態で
は説明を簡単にするために限られた数の例で示してい
る。絶縁性基板２、樹脂体５及びボール状導体９などに
よってパッケージ１０が構成される。
【００２０】絶縁性基板２の実装面のボール状導体９が
取付けられていない領域には、例えば４隅の領域には各
々ＬＳＩに組み込まれる例えばバイパスコンデンサから
なるチップ部品を用いて構成したスペーサ１１が半田層
１２を介して取付けられている。これらスペーサ１１の
高さ寸法はボール状導体９の高さ寸法（直径）よりも小
さなものが用いられ、一例として約４００〜５００μｍ
のものが用いられる。これらスペーサ１１は、ＬＳＩを
配線基板に表面実装した場合、配線基板に接してパッケ
ージ１０の高さを一定に保持するように働く。
【００２１】これらスペーサ１１は、後述するように、
ボール状導体９を取付ける際に同時に、あるいは別の工
程で取り付けられる。スペーサ１１をボール状導体９と
同時に取付ける際には、半田層１２はボール状導体９と
同じ融点を有する成分比の半田材料が用いられる。一
方、スペーサ１１をボール状導体９と別の工程で取付け
る際には、半田層１２はボール状導体９よりも高い融点
を有する成分比の半田材料例えばＰｂ：９０％とＳｎ１
０％との成分比の半田（融点：約２２７℃）が用いられ
る。
【００２２】図２において、破線で示したボール状導体
９は溶融前の形状を示し、実線で示したボール状導体９
は溶融して変形した後の形状を示している。溶融前のボ
ール状導体９の高さ寸法は、前述のようにスペーサ１１
の高さ寸法よりも大きく設定されている。
【００２３】次に、図面を参照して、本実施形態１によ
る半導体装置の製造方法を工程順に説明する。
【００２４】まず、図４に示すように、一部に凹部３を
設けた例えばＢＴ樹脂、ガラスエポキシ樹脂などから構
成された絶縁性基板（パッケージ基板）２を用意する。
凹部３の底面には予め配線パターン６が形成されてい
る。この絶縁性基板２は、例えば複数枚のシート状材料
が積層されて一体化されたものが用いられている。
【００２５】次に、図５に示すように、絶縁性基板２の
凹部３に接着剤を介して半導体チップ４を搭載した後、
この半導体チップ４のパッド電極７と配線パターン６と
の間に例えば金線などからなるワイヤ８をボンディング
する。
【００２６】続いて、図６に示すように、例えばエポキ
シ樹脂材料を用いて、例えばポッテング法によって、絶
縁性基板２の凹部３に絶縁性基板２の表面とほぼ同一高
さとなるように充填して、樹脂体５を形成する。
【００２７】次に、図７に示すように、絶縁性基板２の
実装面に、例えばＰｂ：４０％とＳｎ６０％との成分比
の半田（融点：約１８３℃）からなる複数のボール状導
体９を配置するとともに、絶縁性基板２の実装面の４隅
に例えばバイパスコンデンサからなるチップ部品から構
成されたスペーサ１１を配置する。これらスペーサ１１
を配置する位置には予め、複数のボール状導体９と同じ
成分比の半田層１２を印刷法などによって形成してお
く。続いて、このようにボール状導体９及びスペーサ１
１を配置した状態で、パッケージ１０をリフロー炉内を
通過させてボール状導体９及び半田層１２の融点（約１
８３℃）以上で熱処理を行って、ボール状導体９及び半
田層１２を同時に溶融させることにより、複数のボール
状導体９及びスペーサ１１を図３に示したように取付け
る。この段階では、まだ大きな変形は起きない。
【００２８】あるいは、図８に示すように、まずボール
状導体９よりも融点の高い成分比の半田材料、例えばＰ
ｂ：９０％とＳｎ１０％との成分比の半田（融点：約２
２７℃）からなる半田層１２を介して複数のスペーサ１
１を取付けた後に、図９に示すように、半田層１２より
も融点の低い複数のボール状導体９を取付けるようにし
ても良い。
【００２９】以上のような一連の各工程を経ることによ
り、図１乃至図３に示したような半導体装置１を製造す
ることができる。
【００３０】このようにして得られた半導体装置１を、
図１０に示したように、配線基板１３に表面実装する。
【００３１】配線基板１３はパッケージ１０の絶縁性基
板２と同様に、ＢＴ樹脂、ガラスエポキシ樹脂などから
構成され、この表面には複数のボール状導体９に対応し
た配線パターン１４が形成されている。
【００３２】まず、図１乃至図３の半導体装置１を用意
して、このパッケージ１０の実装面の複数のボール状導
体９を介して配線基板１３上に配置する。このとき、複
数のスペーサ１１の高さ寸法は各ボール状導体９の高さ
寸法よりも小さく設定されているので、各スペーサ１１
の下端は配線基板１３に接していない。
【００３３】次に、パッケージ１０をリフロー炉内を通
過させてボール状導体９の融点（約１８３℃）以上で熱
処理を行って、ボール状導体９を溶融させることによ
り、複数のボール状導体９を対応して配線パターン１４
に接続する。このとき、各ボール状導体９が溶融するこ
とにより、各ボール状導体９は変形してその直径（高さ
寸法）が小さくなる。
【００３４】そして、その高さ寸法が各スペーサ１１の
高さ寸法と同じになると、各スペーサ１１の下端が配線
基板１３に接することになり、以後、小さくならない。
パッケージ１０は各スペーサ１１の存在により一定の寸
法の高さに保持される。従って、パッケージ１０の自重
はボール状導体９に加わらないので、各ボール状導体９
の変形は抑制される。すなわち、少なくとも各ボール状
導体９が溶融してこの高さ寸法が各スペーサ１１の高さ
寸法まで変形した以後は、各ボール状導体９にパッケー
ジ１０の自重は加わらない。
【００３５】以上のような実施形態１による半導体装置
によれば次のような効果が得られる。
【００３６】（１）半導体チップ１を搭載したパッケー
ジ１０の実装面に配線基板１３に接してパッケージ１０
の高さを一定に保持する複数のスペーサ１１を取り付け
ているので、ボール状導体の変形を抑制して接続信頼性
を向上することが可能となる。
【００３７】（２）複数のスペーサ１１として、半導体
装置に組み込まれるチップ部品を利用すれば、余分の部
品を用いる必要がない。
【００３８】（実施形態２）図１１は本発明の実施形態
２による半導体装置を示す裏面図で、複数のスペーサ１
１をパッケージ１０の実装面の３つの領域に取付けた例
を示すものである。このように、最低限で３つのスペー
サ１１を取付ければパッケージ１０の高さを一定に保持
することができるので、本実施形態２によっても実施形
態１と同様な効果を得ることができる。
【００３９】（実施形態３）図１２は本発明の実施形態
３による半導体装置を示す裏面図で、複数のスペーサ１
１をパッケージ１０の実装面の各ボール状導体９の内側
で、かつ凹部３の周辺の４隅の領域に取付けた例を示す
ものである。
【００４０】このような本実施形態３によっても、各ス
ペーサ１１によってパッケージ１０の高さを一定に保持
することができるので、実施形態１と同様な効果を得る
ことができる。
【００４１】（実施形態４）図１３は本発明の実施形態
４による半導体装置を示す裏面図で、パッケージ１０の
実装面に複数の溝１５を設けて、これらの溝１５に各ス
ペーサ１１を取付けた例を示すものである。
【００４２】各溝１５は周知の切削加工技術を利用する
ことによって、容易に形成することができる。各スペー
サ１１は半田層１２あるいは接着剤を介して取付けるよ
うにする。この場合でも、各スペーサ１１のパッケージ
１０の実装面から配線基板１３までの高さ寸法は、ボー
ル状導体９の高さ寸法よりも小さくなるように設定して
おく。
【００４３】このような本実施形態４によっても、各ス
ペーサ１１によってパッケージ１０の高さを一定に保持
することができるので、実施形態１と同様な効果を得る
ことができる。
【００４４】（実施形態５）図１４は本発明の実施形態
５による半導体装置を示す断面図で、半導体チップ１を
ワイヤボンディングを不要となして、フリップチップ方
式でパッケージ１０に搭載した例を示すものである。
【００４５】このような本実施形態５によっても、半導
体チップ１のボンディング方式が異なるだけで、各スペ
ーサ１１によってパッケージ１０の高さを一定に保持す
ることができるので、実施形態１と同様な効果を得るこ
とができる。
【００４６】以上、本発明者によってなされた発明を、
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。
【００４７】例えば、前記実施形態ではスペーサとして
チップ部品を利用した例で説明したが、これに限らずス
ペーサそのものだけの機能を有する部品を用いることが
できる。この場合、スペーサの材料は絶縁体でも導電体
でも良い。
【００４８】また、前記実施形態で示した各ボール状導
体あるいはスペーサを取り付けるための半田成分は一例
を示したものであり、これらの例に限らずに目的、用途
などに応じて他の成分比を選ぶことができる。さらに、
これらの材料はＰｂとＳｎとの合金に限らず、低融点ろ
う材として使用可能なものであれば他の成分の材料を用
いるようにしても良い。
【００４９】さらに、スペーサとしてチップ部品を利用
する場合は、コンデンサに限らずに、抵抗あるいはイン
ダクタも同様に利用することができる。
【００５０】さらにまた、高さ寸法あるいは形状の異な
る数種類のスペーサを用意しておくことにより、いかな
る用途にも対処することができる。
【００５１】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＬＳＩ
に適用した場合について説明したが、それに限定される
ものではない。本発明は、少なくとも回路部品を一定の
高さを保持して配線基板に実装することを条件とするも
のには適用できる。
【００５２】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。
【００５３】半導体チップを搭載したパッケージの実装
面に配線基板に接してパッケージの高さを一定に保持す
る複数のスペーサを取り付けているので、ボール状導体
の変形を抑制して接続信頼性を向上することが可能とな
る。
【図面の簡単な説明】
【図１】本発明の実施形態１による半導体装置を示す平
面図である。
【図２】図１のＡ−Ａ断面図である。
【図３】本発明の実施形態１による半導体装置の裏面図
である。
【図４】本発明の実施形態１による半導体装置の製造方
法の一工程を示す断面図である。
【図５】本発明の実施形態１による半導体装置の製造方
法の他の工程を示す断面図である。
【図６】本発明の実施形態１による半導体装置の製造方
法のその他の工程を示す断面図である。
【図７】本発明の実施形態１による半導体装置の製造方
法のその他の工程を示す断面図である。
【図８】本発明の実施形態１による半導体装置の製造方
法のその他の工程を示す断面図である。
【図９】本発明の実施形態１による半導体装置の製造方
法のその他の工程を示す断面図である。
【図１０】本発明の実施形態１による半導体装置の実装
構造を示す断面図である。
【図１１】本発明の実施形態２による半導体装置を示す
裏面図である。
【図１２】本発明の実施形態３による半導体装置を示す
裏面図である。
【図１３】本発明の実施形態４による半導体装置を示す
断面図である。
【図１４】本発明の実施形態５による半導体装置を示す
断面図である。
【符号の説明】
１…半導体装置、２…絶縁性基板、３…凹部、４…半導
体チップ、５…樹脂体、６、１４…配線パターン、７…
パッド電極、８…ボンディングワイヤ、９…ボール状導
体、１０…パッケージ、１１…スペーサ、１２…半田
層、１３…配線基板、１５…溝。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 坪井 敏宏 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 尾▲崎▼ 弘 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 小熊 広志 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 白井 優之 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 松永 俊博 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 堤 安己 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップを搭載したパッケージの実
    装面に複数のボール状導体を取付け、これらボール状導
    体を介して配線基板に表面実装する半導体装置であっ
    て、前記パッケージの実装面に前記配線基板に接してパ
    ッケージの高さを一定に保持する複数のスペーサを取り
    付けたことを特徴とする半導体装置。
  2. 【請求項２】 前記スペーサの前記パッケージの実装面
    から配線基板までの高さ寸法は、前記ボール状導体の高
    さ寸法よりも小さいことを特徴とする請求項１に記載の
    半導体装置。
  3. 【請求項３】 前記スペーサはチップ部品から構成され
    ることを特徴とする請求項１または２に記載の半導体装
    置。
  4. 【請求項４】 前記スペーサはパッケージに設けられた
    溝に取付けられたことを特徴とする請求項１乃至３のい
    ずれか１項に記載の半導体装置。
  5. 【請求項５】 前記スペーサは前記ボール状導体の融点
    と同じか高い融点を有するろう材を介して前記パッケー
    ジに取付けられたことを特徴とする請求項１乃至４のい
    ずれか１項に記載の半導体装置。
  6. 【請求項６】 一部に凹部を設けた絶縁材料からなるパ
    ッケージ基板を用意して前記凹部に半導体チップを搭載
    する工程と、前記凹部にその表面が前記パッケージ基板
    の表面とほぼ同一高さとなるように樹脂材料を充填する
    工程と、前記パッケージ基板の表面に前記半導体チップ
    の電極と導通する複数のボール状導体を取付ける工程
    と、前記パッケージ基板の表面に前記ボール状導体より
    も高さ寸法が小さい複数のスペーサを取付ける工程とを
    含むことを特徴とする半導体装置の製造方法。
  7. 【請求項７】 前記複数のボール状導体を取付ける工程
    と前記複数のスペーサを取付ける工程とを、同時の工程
    で行うことを特徴とする請求項６に記載の半導体装置の
    製造方法。
  8. 【請求項８】 パッケージの実装面に複数のボール状導
    体とともにこれらボール状導体よりも高さ寸法が小さい
    スペーサを取り付けた半導体装置を、前記ボール状導体
    を介して配線基板上に配置した後、熱処理を施して前記
    スペーサによってパッケージの高さを一定に保持した状
    態で前記ボール状導体を溶融させることを特徴とする半
    導体装置の実装方法。
JP8236014A 1996-09-06 1996-09-06 半導体装置及びこの製造方法並びにその実装方法 Withdrawn JPH1084011A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8236014A JPH1084011A (ja) 1996-09-06 1996-09-06 半導体装置及びこの製造方法並びにその実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8236014A JPH1084011A (ja) 1996-09-06 1996-09-06 半導体装置及びこの製造方法並びにその実装方法

Publications (1)

Publication Number Publication Date
JPH1084011A true JPH1084011A (ja) 1998-03-31

Family

ID=16994507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8236014A Withdrawn JPH1084011A (ja) 1996-09-06 1996-09-06 半導体装置及びこの製造方法並びにその実装方法

Country Status (1)

Country Link
JP (1) JPH1084011A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001039564A1 (en) * 1999-11-23 2001-05-31 Telefonaktiebolaget Lm Ericsson (Publ) A module cover element
JP2001203435A (ja) * 2000-01-21 2001-07-27 Ibiden Co Ltd ボールグリッドアレイ型パッケージの接続構造
WO2001067833A1 (en) * 2000-03-03 2001-09-13 Advanced Micro Devices, Inc. A printed circuit board assembly with improved bypass decoupling for bga packages
WO2004062327A1 (en) * 2002-12-31 2004-07-22 Intel Corporation (A Delaware Corporation) Mounting capacitors under ball grid array
WO2005072033A1 (ja) * 2004-01-27 2005-08-04 Matsushita Electric Industrial Co., Ltd. 回路基板およびチップ部品実装方法
US7235885B2 (en) 2003-10-24 2007-06-26 Sieko Epson Corporation Semiconductor device and method of manufacturing the same, circuit board and electronic device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001039564A1 (en) * 1999-11-23 2001-05-31 Telefonaktiebolaget Lm Ericsson (Publ) A module cover element
JP2001203435A (ja) * 2000-01-21 2001-07-27 Ibiden Co Ltd ボールグリッドアレイ型パッケージの接続構造
JP4484176B2 (ja) * 2000-01-21 2010-06-16 イビデン株式会社 ボールグリッドアレイ型パッケージの接続構造
WO2001067833A1 (en) * 2000-03-03 2001-09-13 Advanced Micro Devices, Inc. A printed circuit board assembly with improved bypass decoupling for bga packages
US6404649B1 (en) 2000-03-03 2002-06-11 Advanced Micro Devices, Inc. Printed circuit board assembly with improved bypass decoupling for BGA packages
WO2004062327A1 (en) * 2002-12-31 2004-07-22 Intel Corporation (A Delaware Corporation) Mounting capacitors under ball grid array
US7235885B2 (en) 2003-10-24 2007-06-26 Sieko Epson Corporation Semiconductor device and method of manufacturing the same, circuit board and electronic device
WO2005072033A1 (ja) * 2004-01-27 2005-08-04 Matsushita Electric Industrial Co., Ltd. 回路基板およびチップ部品実装方法
US7667299B2 (en) 2004-01-27 2010-02-23 Panasonic Corporation Circuit board and method for mounting chip component

Similar Documents

Publication Publication Date Title
US5569960A (en) Electronic component, electronic component assembly and electronic component unit
JP3176307B2 (ja) 集積回路装置の実装構造およびその製造方法
JP3105089B2 (ja) 半導体装置
JP3879033B2 (ja) 積層型半導体パッケージ及びその製造方法
US20020038908A1 (en) Thermal enhanced ball grid array package
JPH0637250A (ja) 積層マルチチップモジュール及び製造方法
KR20020062820A (ko) 적층된 다수개의 칩모듈 구조를 가진 반도체장치
KR100606295B1 (ko) 회로 모듈
JPH10326851A (ja) 隆起金属コンタクトリングを使用したボールグリッドアレイパッケージ
JP3301355B2 (ja) 半導体装置、半導体装置用ｔａｂテープ及びその製造方法、並びに半導体装置の製造方法
JP4033968B2 (ja) 複数チップ混載型半導体装置
JP3413147B2 (ja) 多重回線グリッド・アレイ・パッケージ
JPH1084011A (ja) 半導体装置及びこの製造方法並びにその実装方法
JP3339881B2 (ja) 半導体集積回路装置およびその製造方法
JPH09199526A (ja) 半導体装置
JP2803656B2 (ja) 半導体装置
JP2002026073A (ja) 半導体装置およびその製造方法
JPH08274214A (ja) 半導体装置
US6963129B1 (en) Multi-chip package having a contiguous heat spreader assembly
JP3432552B2 (ja) 窒化アルミニウム多層基板
JPH10256428A (ja) 半導体パッケージ
KR101008534B1 (ko) 전력용 반도체모듈패키지 및 그 제조방법
JPH05326817A (ja) マルチチップパッケージ
JPS60138948A (ja) 半導体装置用パツケ−ジ
JP2841825B2 (ja) 混成集積回路

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20031202