JP4484176B2 - ボールグリッドアレイ型パッケージの接続構造 - Google Patents

ボールグリッドアレイ型パッケージの接続構造 Download PDF

Info

Publication number
JP4484176B2
JP4484176B2 JP2000012971A JP2000012971A JP4484176B2 JP 4484176 B2 JP4484176 B2 JP 4484176B2 JP 2000012971 A JP2000012971 A JP 2000012971A JP 2000012971 A JP2000012971 A JP 2000012971A JP 4484176 B2 JP4484176 B2 JP 4484176B2
Authority
JP
Japan
Prior art keywords
printed circuit
circuit board
electronic component
type package
grid array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000012971A
Other languages
English (en)
Other versions
JP2001203435A (ja
Inventor
直 杉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2000012971A priority Critical patent/JP4484176B2/ja
Publication of JP2001203435A publication Critical patent/JP2001203435A/ja
Application granted granted Critical
Publication of JP4484176B2 publication Critical patent/JP4484176B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate

Description

【０００１】
【発明の属する技術分野】
本発明は、ボールグリッドアレイ（ＢＧＡ）型パッケージの接続構造に関するものである。
【０００２】
【従来の技術】
図４には、従来のＢＧＡ型パッケージの接続構造の断面を示した。このパッケージには、下面側にハンダボール１００を備えたプリント基板１０１と、そのプリント基板１０１の上面に備えられる集積回路チップ１０２とが設けられている。また、プリント基板１００の上面側において、集積回路チップ１０２の周囲には、この集積回路チップ１０２と接続された電子部品１０３が配置されている。
【０００３】
【発明が解決しようとする課題】
ところで、電子回路に影響を与える要因の一つであるループ・インダクタンスを小さくするためには、電子部品１０３とＩＣチップ１０２との離間距離を少しでも短くすることが望まれるが、上記のパッケージでは、電子部品１０３はプリント基板１０１の上面に配置されているため、集積回路チップ１０２と電子部品１０３との離間距離Ｌは、高精度の部品搭載機を使用しても、約５ｍｍ〜１０ｍｍ必要である。
本発明は、上記した事情に鑑みてなされたものであり、その目的は、ボールグリッドアレイ型パッケージの接続構造において、集積回路チップと電子部品との離間距離を短くできるものを提供することにある。
【０００４】
【課題を解決するための手段】
上記の課題を解決するために請求項１の発明は、一面側には集積回路チップが実装され、他面側にはハンダボールが設けられたプリント基板を備えたボールグリッドアレイ型パッケージを前記ハンダボールを介して他のプリント基板に接続するための構造であって、前記他面側と前記他のプリント基板との間に、両端に一対の端子部が設けられた電子部品が配置されているものにおいて、前記集積回路チップは前記プリント基板の前記一面側の中央部に配置されているとともに、前記電子部品は、前記集積回路チップと対応する領域において、前記端子部の一方が前記プリント基板に、前記端子部の他方が前記他のプリント基板に接続されていることを特徴とする。
【０００５】
【発明の作用、および発明の効果】
請求項１の発明によれば、電子部品と集積回路チップとの離間距離は、プリント基板の厚さによって決定される。このため、プリント基板の厚さが、５ｍｍよりも薄ければ（一般的には、プリント基板の厚さは、高々１〜２ｍｍ程度であるので、この条件を満足する）、従来のようにプリント基板の上面に電子部品が配置されていた場合に比べると、電子部品と集積回路チップとの距離を短くできる。
【０００６】
パッケージを他のプリント基板に接続した後に、通電されると集積回路チップ等からの発熱によって、プリント基板が熱膨張を起こすことがある。このような場合にも、電子部品はプリント基板の中央部分に配置されているため、プリント基板が熱膨張したとしてもその影響を受けにくい。
【０００７】
【発明の実施の形態】
次に、本発明の一実施形態について、図１〜図３を参照しつつ、詳細に説明する。
図１には、ボールグリッドアレイ型パッケージ１（以下には、「パッケージ１」と省略する。）の側断面を示した。このパッケージ１には、プリント基板２が備えられており、そのプリント基板２の一面側（図１において上側）には集積回路チップ３がハンダ３Ａにより実装されている。プリント基板２は、一辺が約３０ｍｍ程度の略正方形状とされている。また、そのプリント基板２の厚さＡは、約０．８ｍｍ程度である。詳細には図示しないが、このプリント基板２は、複数の絶縁性基板と導体層とが積層された多層プリント配線板であり、内部には所定の配線回路が形成されている。なお、絶縁性基板は、例えばガラス布エポキシ樹脂やガラス不織布エポキシ樹脂、ガラス布ビスマレイミドトリアジン樹脂、アラミド不織布エポキシ樹脂等を板状に硬化させたものが使用できる。また、配線回路は、例えば銅により形成することができる。
【０００８】
プリント基板２の他面側（図１において下側）には、例えば銅箔をアディティブ法またはサブトラクティブ法により加工して配線パターンが形成されており、その一部にパッド４が形成されている。そのパッド４の大部分には、ハンダボール５が装着されている。このハンダボール５の直径は、約０．８ｍｍ程度の大きさである。
【０００９】
またパッド４のうち、プリント基板２の中央部分に位置するものには、ハンダボール５は備えられておらず、ここには電子部品６の一端部が取り付けられる。電子部品６は、例えばコンデンサや抵抗であり、０．６ｍｍｘ０．３ｍｍ程度の大きさを備えている。この電子部品６の両端部分には、一対の端子部６Ａが設けられている。これら両端子部６Ａが、プリント基板１と他のプリント基板７とのそれぞれに形成されたパッド４，８に接続されることで、両パッド４，８間が電子部品６を介して接続される。
【００１０】
図１および図２に示すように、プリント基板２の中央部分に位置するパッド４に、電子部品６の一方側の端子部６Ａをハンダ９によって固定する。こうして、電子部品６をパッケージ１に一体化した状態で、そのパッケージ１を他のプリント基板７の一面側（図２において上側）に取り付ける。他のプリント基板７は、例えばマザーボードであり、図示はしないが各種の部品が実装されている。また、他のプリント基板７の上面側には、例えば銅からなる配線基板が形成されており、その一部がパッド８とされて、パッケージ１の装着に使用される。パッド８のうち、電子部品６が接続されるべきところには、例えばクリームハンダ等のハンダ９が施されている。
【００１１】
図３に示すように、パッケージ１を他のプリント基板７に対して所定の位置に合わせながら載置する。次に、リフロー処理を施すことにより、ハンダボール５およびクリームハンダ９が溶解・再固化して、パッケージ１が他のプリント基板７に接続される。このとき、電子部品６の両端子部６Ａは、それぞれ両プリント基板１，７のパッド４，８に接続されている。
【００１２】
このように本実施形態によれば、電子部品６と集積回路チップ３との離間距離は、プリント基板２の厚さＡによって決定される。ここでプリント基板２の厚さＡは、約０．８ｍｍ程度であるから、従来のようにプリント基板１０１の上面に電子部品１０３が配置されていた場合に比べると、電子部品６と集積回路チップ３との距離を短くできる。
【００１３】
また、パッケージ１を他のプリント基板７に接続した後に、通電されると集積回路チップ３等からの発熱によって、プリント基板２が熱膨張を起こすことがある。このような場合にも、電子部品６はプリント基板２の中央部分に配置されているため、プリント基板が２熱膨張したとしてもその影響を受けにくい。
本発明の技術的範囲は、上記した実施形態によって限定されるものではなく、様々に変形して実施することができる。その他、本発明の技術的範囲は、均等の範囲にまで及ぶものである。
【図面の簡単な説明】
【図１】本実施形態におけるボールグリッドアレイ型パッケージの側断面図
【図２】ボールグリッドアレイ型パッケージを他のプリント基板に接続する前の側断面図
【図３】ボールグリッドアレイ型パッケージと他のプリント基板とを接続したときの側断面図
【図４】従来のボールグリッドアレイ型パッケージの側断面図
【符号の説明】
１…ボールグリッドアレイ型パッケージ
２…プリント基板
３…集積回路チップ
５…ハンダボール
６…電子部品
６Ａ…端子部
７…他のプリント基板

Claims (1)

  1. 一面側には集積回路チップが実装され、他面側にはハンダボールが設けられたプリント基板を備えたボールグリッドアレイ型パッケージを前記ハンダボールを介して他のプリント基板に接続するための構造であって、
    前記他面側と前記他のプリント基板との間に、両端に一対の端子部が設けられた電子部品が配置されているものにおいて、
    前記集積回路チップは前記プリント基板の前記一面側の中央部に配置されているとともに、
    前記電子部品は、前記集積回路チップと対応する領域において、前記端子部の一方が前記プリント基板に、前記端子部の他方が前記他のプリント基板に接続されていることを特徴とするボールグリッドアレイ型パッケージの接続構造。
JP2000012971A 2000-01-21 2000-01-21 ボールグリッドアレイ型パッケージの接続構造 Expired - Fee Related JP4484176B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000012971A JP4484176B2 (ja) 2000-01-21 2000-01-21 ボールグリッドアレイ型パッケージの接続構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000012971A JP4484176B2 (ja) 2000-01-21 2000-01-21 ボールグリッドアレイ型パッケージの接続構造

Publications (2)

Publication Number Publication Date
JP2001203435A JP2001203435A (ja) 2001-07-27
JP4484176B2 true JP4484176B2 (ja) 2010-06-16

Family

ID=18540628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000012971A Expired - Fee Related JP4484176B2 (ja) 2000-01-21 2000-01-21 ボールグリッドアレイ型パッケージの接続構造

Country Status (1)

Country Link
JP (1) JP4484176B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6404649B1 (en) * 2000-03-03 2002-06-11 Advanced Micro Devices, Inc. Printed circuit board assembly with improved bypass decoupling for BGA packages
KR20020073648A (ko) * 2001-03-15 2002-09-28 주식회사 글로텍 수동소자 내장형 패키지
US7758351B2 (en) 2003-04-11 2010-07-20 Neoconix, Inc. Method and system for batch manufacturing of spring elements
US7244125B2 (en) 2003-12-08 2007-07-17 Neoconix, Inc. Connector for making electrical contact at semiconductor scales
US7114961B2 (en) 2003-04-11 2006-10-03 Neoconix, Inc. Electrical connector on a flexible carrier
US8584353B2 (en) 2003-04-11 2013-11-19 Neoconix, Inc. Method for fabricating a contact grid array
US6916181B2 (en) 2003-06-11 2005-07-12 Neoconix, Inc. Remountable connector for land grid array packages
US6869290B2 (en) 2003-06-11 2005-03-22 Neoconix, Inc. Circuitized connector for land grid array
US7070419B2 (en) 2003-06-11 2006-07-04 Neoconix Inc. Land grid array connector including heterogeneous contact elements
TWI309094B (en) 2004-03-19 2009-04-21 Neoconix Inc Electrical connector in a flexible host and method for fabricating the same
JP4595823B2 (ja) 2006-01-24 2010-12-08 株式会社デンソー ボールグリッドアレイ
KR100809254B1 (ko) * 2006-07-24 2008-02-29 삼성전기주식회사 칩 스케일의 sip 모듈.
KR100816757B1 (ko) 2006-11-06 2008-03-25 삼성전자주식회사 반도체 소자 패키지 실장용 인쇄 회로 기판 및 이를 이용한반도체 소자 패키지 검사 및 제조 방법
JP2010212595A (ja) 2009-03-12 2010-09-24 Murata Mfg Co Ltd パッケージ基板
US9680273B2 (en) 2013-03-15 2017-06-13 Neoconix, Inc Electrical connector with electrical contacts protected by a layer of compressible material and method of making it
JP6323672B2 (ja) * 2014-07-25 2018-05-16 株式会社ソシオネクスト 半導体装置及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6011462U (ja) * 1983-06-30 1985-01-25 松下電工株式会社 電子部品の実装構造
JPH09260537A (ja) * 1996-03-26 1997-10-03 Sumitomo Kinzoku Electro Device:Kk フリップチップセラミック基板
JPH1084011A (ja) * 1996-09-06 1998-03-31 Hitachi Ltd 半導体装置及びこの製造方法並びにその実装方法
JPH10163263A (ja) * 1996-11-29 1998-06-19 Nec Corp マルチチップモジュールの実装構造

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6011462U (ja) * 1983-06-30 1985-01-25 松下電工株式会社 電子部品の実装構造
JPH09260537A (ja) * 1996-03-26 1997-10-03 Sumitomo Kinzoku Electro Device:Kk フリップチップセラミック基板
JPH1084011A (ja) * 1996-09-06 1998-03-31 Hitachi Ltd 半導体装置及びこの製造方法並びにその実装方法
JPH10163263A (ja) * 1996-11-29 1998-06-19 Nec Corp マルチチップモジュールの実装構造

Also Published As

Publication number Publication date
JP2001203435A (ja) 2001-07-27

Similar Documents

Publication Publication Date Title
JP4484176B2 (ja) ボールグリッドアレイ型パッケージの接続構造
US6525414B2 (en) Semiconductor device including a wiring board and semiconductor elements mounted thereon
US20100044845A1 (en) Circuit substrate, an electronic device arrangement and a manufacturing process for the circuit substrate
US6514845B1 (en) Solder ball contact and method
US7985926B2 (en) Printed circuit board and electronic component device
JP2007048976A (ja) プリント回路板、およびプリント回路板を備えた電子機器
JP3413147B2 (ja) 多重回線グリッド・アレイ・パッケージ
JPH11289167A (ja) 多層配線板
JP3930222B2 (ja) 半導体装置の製造方法
US20010040296A1 (en) Printed-circuit board and method of mounting electric components thereon
JP2003158214A (ja) 半導体モジュール
JP2001298274A (ja) 電子回路構成体
JP3019027B2 (ja) リジッド・フレキシブル基板を用いたｉｃパッケージの構造
JP2000114674A (ja) 伝熱部を備えるプリント回路板およびプリント配線基板
JPH04263493A (ja) プリント配線板の製造方法
JP2004111544A (ja) 多層配線基板
JPH06334067A (ja) 多層プリント配線板とその製造方法
JPH0553269U (ja) 高周波シールド構造を有する多層配線基板
JP2751897B2 (ja) ボールグリッドアレイ実装構造及び実装方法
US20050094383A1 (en) Substrate for use in forming electronic package
JPH07297526A (ja) プリント基板
JPH08274425A (ja) プリント配線板
JPH02304961A (ja) 半導体装置
JPH09275271A (ja) プリント配線板、その製造方法、およびプリント回路基板
JPH07212048A (ja) 金属多層基板の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090303

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090501

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090707

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090907

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090907

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100318

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100319

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees