JP2010212595A - パッケージ基板 - Google Patents

パッケージ基板 Download PDF

Info

Publication number
JP2010212595A
JP2010212595A JP2009059522A JP2009059522A JP2010212595A JP 2010212595 A JP2010212595 A JP 2010212595A JP 2009059522 A JP2009059522 A JP 2009059522A JP 2009059522 A JP2009059522 A JP 2009059522A JP 2010212595 A JP2010212595 A JP 2010212595A
Authority
JP
Japan
Prior art keywords
main
subpackage
package
main surface
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009059522A
Other languages
English (en)
Inventor
Masayoshi Maeda
昌禎 前田
Shingo Ito
慎悟 伊藤
Satoru Noda
悟 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2009059522A priority Critical patent/JP2010212595A/ja
Priority to US12/722,607 priority patent/US8339797B2/en
Publication of JP2010212595A publication Critical patent/JP2010212595A/ja
Priority to US13/689,794 priority patent/US9313911B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/026—Multiple connections subassemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate

Abstract

【課題】実装面積を小さくでき、薄型化を図ることができ、しかも組み合わされている電子部品との電気的接続の信頼性が損なわれ難く、かつ全体としての信頼性が優れたパッケージ基板を提供する。
【解決手段】ＩＣなどが搭載される第１の主面４ａを有するメインパッケージ本体４の第１の主面４ａと反対側の第２の主面４ｂ上に、実装用の複数の第１の接合材５が設けられており、メインパッケージ４内には、第１の接合材５に電気的に接続されている内部回路６が形成されており、第２の主面４ｂ上に、複数の電子部品１３を内蔵しているサブパッケージ３が配置されており、第２の主面４ｂからサブパッケージ３の第２の主面４ｂから最も遠い部分までの距離である厚み方向寸法Ｔが、第２の主面４ｂから第１の接合材５の第２の主面４ｂの端部までの距離である厚み方向寸法Ｂ以下とされている、パッケージ基板１。
【選択図】図１

Description

本発明は、電子部品のパッケージを形成するためのパッケージ基板に関し、より詳細には、内部回路を有し、かつ内部回路に電気的に接続される複数の独立した電子部品が組み合わされている構造を備えたパッケージ基板に関する。
近年、携帯電話やパーソナルコンピュータでは、使用されているＭＰＵのクロック周波数が高周波化してきている。そのため、ＭＰＵの電源ラインに、高調波を多く含むノイズが重畳しやすくなってきている。
上記のようなノイズによる悪影響を防止するために、通常、電源ラインとグランドとの間にデカップリングコンデンサが接続されていることが多い。デカップリングコンデンサは、電源システムの過渡現象を抑制する機能をも有するため、電源回路には不可欠の存在である。
ところで、従来、デカップリングコンデンサは、ＭＰＵがダイボンディングされているパッケージ基板上に面実装されていることが多かった。例えば、複数のデカップリングコンデンサが、ＭＰＵを取り囲むようにして、パッケージ基板上に実装されていた。このような構造では、パッケージ基板の小型化を図ることが困難であった。
そこで、下記の特許文献１には、図１８に示すように、コンデンサ１０１をパッケージ基板１０２内に内蔵した構造が提案されている。ここでは、パッケージ基板１０２は、エポキシ樹脂などの合成樹脂層と導電層とをビルドアップ工法により積層した構造を有し、内部に空間１０２ａを有する。空間１０２ａ内に、積層コンデンサなどからなるコンデンサ１０１が内蔵されている。パッケージ基板１０２上には、ダイ１０３がバンプ１０４を介して接合されている。
特表２００４−５２７９０８号公報
特許文献１に記載のパッケージ基板１０２では、デカップリングコンデンサなどに用いられるコンデンサ１０１が内蔵されているため、パッケージ基板１０２の面積を小さくすることが可能とされている。
しかしながら、一般に、パッケージ基板内にコンデンサなどの電子部品を埋め込んだ構造では、様々な問題が生じる。例えば、埋め込まれた電子部品とパッケージ基板との間に所望でない隙間が生じ、それによって信頼性が低下することがあった。
また、内蔵されている電子部品の位置がずれたりすると、該電子部品と、電子部品が接続されるべきパッケージ基板側のビアホール電極との接続不良が生じる恐れがあった。
本発明の目的は、上述した従来技術の欠点を解消し、コンデンサなどの電子部品を基板内部に内蔵させる必要がなく、電気的接続の信頼性を含む信頼性の低下を抑制することができ、しかも、小型化、特に薄型化を図ることが可能とされているパッケージ基板を提供することにある。
本発明によれば、対向し合っている第１，第２の主面を有するメインパッケージ本体と、前記メインパッケージ本体の前記第２の主面に設けられた第１の接合材と、前記メインパッケージ本体内に設けられており、前記第１の接合材に電気的に接続されている内部回路とを有するメインパッケージと、前記メインパッケージの前記第２の主面上に配置されており、複数の電子部品を内蔵しているサブパッケージとを備え、前記メインパッケージの第２の主面からサブパッケージの最も離れた部分までの寸法である厚み方向寸法が、前記第１の接合材の厚み方向寸法以下とされている、パッケージ基板が提供される。
本発明に係るパッケージ基板なる特定の局面では、上記メインパッケージ本体に、独立した電子部品が内蔵されていない。従って、メインパッケージ本体の厚みを薄くすることができ、ひいてはパッケージ基板の薄型化を図ることができる。しかも、メインパッケージ本体に独立した電子部品が内蔵されていないため、メインパッケージ本体と電子部品との間の所望でない隙間による信頼性の低下が生じ難い。また、独立電子部品とメインパッケージ本体側の電極等との電気的接続の信頼性が問題となることもない。
本発明に係るパッケージ基板の他の特定の局面によれば、前記サブパッケージが、対向し合う第１，第２の主面を有するサブパッケージ本体と、前記サブパッケージ本体の前記第１の主面上に形成されており、前記メインパッケージの前記内部回路と前記サブパッケージ本体内の前記電子部品とに電気的に接続されている第１のパッド導体と、前記サブパッケージ本体の前記第２の主面上に形成されており、前記サブパッケージ内の前記電子部品に電気的に接続されている第２のパッド導体とを有し、前記第２のパッド導体が、前記第１の接合材と共に、前記内部回路への入力経路部分または前記内部回路からの出力経路部分として機能する。この場合には、上記メインパッケージ本体内の内部回路及びサブパッケージ内の複数の電子部品の電気的接続構造の簡略化を図ることができ、電気的接続の信頼性をより一層高めることができる。
本発明に係るパッケージ基板の他の広い局面によれば、対向し合っている第１，第２の主面を有するメインパッケージ本体と、前記メインパッケージ本体の前記第２の主面に設けられた第１の接合材と、前記メインパッケージ本体内に設けられており、前記第１の接合材に電気的に接続されている内部回路とを有し、前記第２の主面において、下方に開いた凹部が形成されており、前記第１の接合材が、該凹部の周囲の領域において第２の主面上に設けられているメインパッケージと、前記メインパッケージの前記凹部内に配置されており、複数の電子部品を内蔵しているサブパッケージとを備え、前記サブパッケージが、対向し合う第１，第２の主面を有するサブパッケージ本体と、前記サブパッケージ本体の前記第１の主面に形成されており、前記メインパッケージの前記内部回路と、前記サブパッケージ本体内の前記電子部品とに電気的に接続されている第１のパッド導体と、前記サブパッケージ本体の前記第２の主面上に形成されており、前記サブパッケージ内の前記電子部品に電気的に接続されている第２のパッド導体とを有し、前記メインパッケージの凹部の底面から前記サブパッケージの前記凹部から最も離れた部分までの寸法である厚み方向寸法が、前記凹部の底面から前記第１の接合材の前記メインパッケージの底面から最も離れた部分までの寸法以下とされている、パッケージ基板が提供される。
本発明に係るパッケージ基板のさらに他の特定の局面によれば、前記メインパッケージ本体の前記第２の主面上に複数の前記第１の接合材が配置されており、前記サブパッケージが、複数の前記第１の接合材に囲まれるように配置されている。この場合には、メインパッケージ本体の第２の主面側において、サブパッケージを配置するための余分な領域を必要としないので、メインパッケージ本体のより一層の小型化を図ることができる。
本発明に係るパッケージ基板のさらに別の特定の局面によれば、前記複数の前記第１の接合材が、前記メインパッケージ本体の前記第２の主面において第２の主面の外周に沿う位置に配置されている。この場合には、メインパッケージ本体の第２の主面の面積をより一層小さくすることができる。
本発明に係るパッケージ基板のさらに他の特定の局面では、上記サブパッケージ本体は合成樹脂からなり、従って、サブパッケージ本体内に独立した電子部品を容易に埋設させ、電子部品が内蔵された構造の信頼性を高めることが可能となる。
本発明に係るパッケージ基板では、好ましくは、第１の接合材はバンプからなり、その場合には、フリップチップボンディング工法などにより、本発明に係るパッケージ基板をプリント回路基板などの実装部分に容易に実装することができる。
本発明に係るパッケージ基板では、メインパッケージ本体の第２の主面上にサブパッケージが配置されており、該サブパッケージが電子部品を内蔵しており、かつサブパッケージの厚み方向寸法またはメインパッケージの第２の主面に凹部が形成されている構造の場合には凹部の底面からサブパッケージの最も遠い部分までの厚み方向寸法が第１の接合材の厚み方向寸法以下とされているため、全体としての厚みが大きくならない。そのため、電子部品が組み合わされたパッケージ基板の小型化及び薄型化を進めることが可能となる。
加えて、上記電子部品はサブパッケージ内に内蔵されており、メインパッケージ本体に内蔵されていないため、パッケージ基板の主たる基板材料であるメインパッケージ本体に設けられた内部回路と第１の接合材などとの電気的接続の信頼性が損なわれることもなく、また、パッケージ基板全体としての信頼性を高めることが可能となる。
本発明の第１の実施形態に係るパッケージ基板を説明するための正面図である。 第１の実施形態のパッケージ基板の底面図である。 第１の実施形態のパッケージ基板上にＩＣを搭載した状態を示す模式的正面図である。 第１の実施形態のパッケージ基板で用いられているサブパッケージの正面断面図である。 第１の実施形態で用いられているサブパッケージの平面図である。 第１の実施形態でサブパッケージに内蔵されている電子部品を示す正面図である。 第１の実施形態でサブパッケージに内蔵されている電子部品を示す平面図である。 第１の実施形態でサブパッケージに内蔵されている電子部品を示す正面断面図である。 第１の実施形態でサブパッケージに内蔵されている電子部品を示す内部電極の積層構造を説明するための平面断面図である。 第１の実施形態のパッケージ基板に用いられているサブパッケージの模式的平面図である。 （ａ）〜（ｇ）は、第１の実施形態のパッケージ基板に用いられているサブパッケージの製造方法の一例を説明するための各模式的断面図である。 本発明の第２の実施形態のパッケージ基板に用いられているサブパッケージを示す正面断面図である。 本発明のパッケージ基板で用いられる独立した電子部品の変形例を説明するための正面断面図である。 本発明の第３の実施形態に係るパッケージ基板を説明するための正面図である。 （ａ）及び（ｂ）は、本発明のパッケージ基板で用いられる独立した電子部品の他の変形例を説明するための正面断面図である。 （ａ）及び（ｂ）は、本発明のパッケージ基板で用いられる独立した電子部品のさらに他の変形例を説明するための正面断面図である。 （ａ）及び（ｂ）は、本発明のパッケージ基板で用いられる独立した電子部品のさらに他の変形例を説明するための正面断面図である。 従来のパッケージ基板を説明するための正面断面図である。
以下、図面を参照しつつ、本発明の具体的な実施形態を説明することにより、本発明を明らかにする。
図１は、本発明の第１の実施形態に係るパッケージ基板の正面図である。
パッケージ基板１はメインパッケージ２とサブパッケージ３とを有する。より具体的には、メインパッケージ２は、直方体状のメインパッケージ本体４を有する。メインパッケージ本体４は、対向し合う、第１の主面４ａと第２の主面４ｂとを有する。第２の主面４ｂ上に複数の第１の接合材５が設けられている。
図２は、パッケージ基板１の底面図である。メインパッケージ本体４の第２の主面４ｂ上に複数の第１の接合材５が矩形枠状をなすように配置されている。ここでは、複数の第１の接合材５が、メインパッケージ本体４の、第２の主面４ｂの外周に沿うように整列されている。そして、複数の第１の接合材５で囲まれており、一点鎖線Ｘで示す領域に、サブパッケージ３が配置される。従って、複数の第１の接合材５が設けられている領域の外側に、サブパッケージ３を配置する領域を設ける必要がない。よって、メインパッケージ本体４の小型化を進めることが可能とされている。
また、サブパッケージ３の厚み方向寸法Ｔは、第１の接合材５の厚み方向寸法Ｂ以下とされている。サブパッケージ３の厚み方向寸法Ｔ及び第１の接合材５の厚み方向寸法Ｂとは、上記メインパッケージ本体４の第２の主面４ｂから、第２の主面４ｂから最も離れた下端までの寸法である。
厚み方向寸法Ｔが厚み方向寸法Ｂ以下であるため、サブパッケージ３を設けたとしても、パッケージ基板１は、サブパッケージ３を設けない場合に比べて厚みが増加しない。従って、パッケージ基板１の厚みの増加を招くことなく、サブパッケージ３が設けられている。
メインパッケージ本体４は、本実施形態では、複数の絶縁層を積層してなる多層基板からなる。もっとも、メインパッケージ本体４は、多層基板により形成する必要は必ずしもなく、単局の絶縁性材料で形成されていてもよい。この絶縁性材料については特に限定されず、合成樹脂や絶縁性セラミックスを用いることができる。
上記合成樹脂としては、エポキシ樹脂やフェノール樹脂などの熱硬化性樹脂、あるいは熱可塑性ポリイミドなどの熱可塑性樹脂を用いることができる。合成樹脂に、Ａｌ２Ｏ３やガラスなどの無機充填材が添加されていてもよい。
また、上記絶縁性セラミックスとしては、Ａｌ２Ｏ３などの適宜の絶縁性セラミックス、好ましくは低温で焼成できるので、ＢａＯ−Ａｌ２Ｏ３ＳｉＯ２系セラミックスなどを用いることが望ましい。
上記メインパッケージ本体４内には、独立した電子部品が内蔵されていないことが好ましい。独立した電子部品とは、例えばセラミックコンデンサチップなどの独立して電子部品として取り扱い得る電子部品を言うものとする。メインパッケージ本体４内に独立した電子部品が内蔵されていないので、独立した電子部品を絶縁性材料内に内蔵した場合の問題点を回避することができる。すなわち、電子部品と周囲の絶縁性材料との間の所望でない隙間による信頼性の低下が生じ難い。また、電子部品と、導電路、例えばビアホール電極などとの電気的接続不良も生じ難い。
もっとも、メインパッケージ本体４内には、図１に一点鎖線で略図的に示すように、内部回路６が形成されている。内部回路６は、上述した独立した電子部品を有せず、多層基板の絶縁層間の界面に設けられた導体パターンと、絶縁層を貫通しているビアホール電極等とにより形成されている。内部回路６は、上記のような導電路により形成されており、導電層と、絶縁層とによりコンデンサやインダクタが形成されていてもよい。
本実施形態では、上記メインパッケージ本体４が独立した電子部品を内蔵していないため、メインパッケージ４自体の厚みを、従来のコンデンサ内蔵パッケージ基板に比べて非常に薄くすることができる。
他方、メインパッケージ本体４の第１の主面４ａ上には、複数の第１の表面導体７が形成されている。また、メインパッケージ本体４の下面には、複数の第２の表面導体８が形成されている。第１，第２の表面導体７，８は、適宜の導体膜により形成される。このような導体膜としては、Ａｇ膜、Ｃｕ膜などの適宜の金属膜を用いることができる。
第１の表面導体の厚みは、５〜５０μｍ程度とされることが好ましく、第２の表面導体の厚みは、５〜２０μｍの範囲であることが好ましい。第１，第２の表面導体７，８の厚みが厚すぎると、パッケージ基板１を薄くすることができず、かつコストが高くつく。第１，第２の表面導体７，８の厚みが薄すぎると、電気的接続の信頼性が低下する恐れがある。
第２の表面導体８の厚みは、第１の表面導体の厚みよりも薄くすることが好ましい。第２の表面導体の厚みを薄くすることにより、サブパッケージ３の厚み方向寸法を大きくすることができ、サブパッケージ３の設計の自由度を高めることができる。
第１の接合材５は、本実施形態では半田バンプからなる。もっとも、金バンプなどの他の金属からなるバンプにより第１の接合材５が形成されてもよい。また、半田ボールなどにより第１の接合材５が形成されていてもよい。何れにしても、第１の接合材５の厚み方向寸法Ｂが、サブパッケージの厚み方向寸法Ｔ以上であることが必要であるため、第１の接合材５は、バンプやボールなどの厚みのある形状を有することが望ましい。この第１の接合材５の厚み方向寸法は、０．２〜０．４ｍｍ程度とされる。
複数の第１の接合材５の内、いくつかの第１の接合材５が、接続導電路９により略図的に示すように内部回路６に電気的に接続されている。もっとも、複数の第１の接合材５は、接続導電路９などにより直接内部回路６に接続される必要は必ずしもない。第２の表面導体８を介して、第１の接合材５が内部回路６に電気的に接続されていてもよい。
なお、第２の表面導体８が一点鎖線で示す図１の延長部８ａを有し、第２の表面導体８上に第１の接合材５が積層されている構造の場合には、第１の接合材５の厚み方向寸法Ｂとは、上記延長部８ａの厚みをも含めた寸法、すなわち第２の主面４ｂから第１の接合材５の第２の主面４ｂから最も遠い端部までの距離を厚み方向寸法Ｂとすればよい。
上記内部回路６を構成する導電パターンやビアホール導体の材料としては、ＡｇもしくはＣｕなどの適宜の金属またはこれらの合金を用いることができる。特に限定されないが、導電パターンの厚みは１０〜５０μｍ程度、ビアホール導体の径は５０〜２００μｍ程度とされる。
上記メインパッケージ本体４は、公知のビルドアップ工法やセラミックス−金属積層一体焼成技術などにより得ることができる。ビルドアップ工法の場合、例えば、樹脂材料と金属箔とを順に積層し、金属箔をエッチングし、表面導体や内部の導電パターンを形成すればよい。また、ビアホールを形成して、内部に金属メッキ材料を充填することによりビアホール導体を形成すればよい。
図３に示すように、上記第１の表面導体７上に、バンプ１０を介してＩＣ１１が搭載されている。上記バンプ１０については、半田バンプや金バンプなどの適宜の金属バンプを用いることができる。本実施形態のパッケージ基板１は、このようなＩＣ１１を搭載するパッケージ材であり、下面側にサブパッケージ３を有するため、ＩＣ１１に接続される回路であって上記内部回路６とサブパッケージ３内の電子部品とで構成される機能部分を、厚みを増加させることなく、またパッケージ基板１の面積を大きくすることなく、形成することが可能とされている。
図４は、サブパッケージ３の正面断面図であり、図５は平面図である。サブパッケージ３は、直方体状のサブパッケージ本体１２を有する。サブパッケージ本体１２は対向し合う第１，第２の主面１２ａ，１２ｂを有する。サブパッケージ本体１２の厚みは、第１の接合材５の厚み方向寸法Ｂ以下とされ、通常０．２〜０．４ｍｍ程度とされる。
上記サブパッケージ本体１２は、適宜の絶縁性材料からなる。このような絶縁性材料としては、メインパッケージ本体４を形成するのに用いられる絶縁性材料と同様の物を用いることができる。
好ましくは、サブパッケージ本体１２はメインパッケージ本体４と同等の熱膨張係数を有する絶縁性材料で形成され、より好ましくは同じ絶縁性材料により形成される。その場合には、温度変化が与えられたとしても、熱膨張係数差が小さいため、サブパッケージ３がメインパッケージ本体４から脱落し難い。
上記サブパッケージ本体１２内には、複数の独立した電子部品１３が内蔵されている。なお、サブパッケージ本体１２内には、一つの独立した電子部品１３のみが内蔵されていてもよい。
図６〜図８は、上記電子部品１３の正面図、平面図及び正面断面図であり、図９は、上記電子部品１３の内部の電極構造を示す模式的正面断面図である。
本実施形態で用いられる電子部品１３は、積層セラミックコンデンサである。すなわち、電子部品１３は、直方体状のセラミック焼結体１４と、セラミック焼結体１４の第１の端面１４ａを覆うように設けられた第１の外部電極１５と、第２の端面１４ｂを覆うように設けられた第２の外部電極１６とを有する。セラミック焼結体１４は、チタン酸バリウム系セラミックスのような適宜の誘電体セラミックスからなる。
セラミック焼結体１４内には、複数の第１の内部電極１７と、複数の第２の内部電極１８とが厚み方向において交互にセラミック層を介して積層されている。複数の第１の内部電極１７が、第１の端面１４ａに引き出されており、第１の外部電極１５に電気的に接続されている。他方、複数の第２の内部電極１８が、第２の端面１４ｂに引き出されており、第２の外部電極１６に電気的に接続されている。
内部電極１７，１８は、ＡｇやＡｇ−Ｐｄ合金などの適宜の金属材料からなる。また、外部電極１５，１６は、ＡｇもしくはＣｕなどの適宜の金属もしくは合金からなる。
本実施形態では、上記積層セラミックコンデンサからなる複数の電子部品１３がサブパッケージ本体１２に内蔵されている。なお、電子部品１３は、上記積層セラミックコンデンサに限らず、チップ型インダクタやチップ型抵抗などの他の電気的特性を発現する独立した電子部品チップであってもよい。また、セラミックスに限らず、合成樹脂や他の材料からなるチップを用いた電子部品を電子部品１３として用いてもよい。
好ましくは、パッケージ基板１がＩＣ１１の電源回路を構成する場合には、デカップリングコンデンサとして機能する電子部品を電子部品１３として用いることが望ましい。
上記独立した電子部品１３の厚みすなわちサブパッケージ本体の厚み方向寸法に沿う寸法は、厚み方向寸法Ｔよりも小さければ特に限定されない。
サブパッケージ本体１２の第１の主面１２ａ上には、複数の第１のパッド導体２１が形成されている。また、第２の主面１２ｂ上には、複数の第２のパッド導体２２が形成されている。複数の第１のパッド導体２１及び複数の第２のパッド導体２２は、内部の電子部品１３にビアホール導体２３，２４により電気的に接続されている。
なお、ビアホール導体２３，２４は必ずしも設けられずともよい。すなわち、電子部品１３の外部電極がサブパッケージ本体１２の第１の主面１２ａや第２の主面１２ｂに露出している場合には、露出している外部電極に直接第１のパッド導体２１または第２のパッド導体２２を電気的に接続すればよい。
図５に示されているように、複数の第１のパッド導体２１は、サブパッケージ本体１２の第１の主面１２ａ上において、マトリクス状に配置されている。そして、一対の第１のパッド導体２１の下方に、図１０に模式的平面図で示すように、１つの電子部品１３が電気的に接続されている。すなわち、本実施形態では、サブパッケージ３内に、多数の独立した電子部品１３がマトリクス状に配置されている。
上記サブパッケージ３の製造は、ビルドアップ工法などの適宜の方向により行い得る。一例を挙げると、図１１（ａ）に示すように、適宜の絶縁性材料からなる支持体２５上に金属箔２６を積層する。図１１（ｂ）に示すように、金属箔２６上において、接着剤２７を介して電子部品１３，１３を接合する。
他方、図１１（ｃ）に示すように、別途、プリプレグシート２８を用意する。このプリプレグシート２８上に金属箔２９を積層し、接着する。
しかる後、図１１（ｄ）に示すように、支持体２５の上方に、上記プリプレグシート２８を配置し、圧接することにより、プリプレグシート２８内に、電子部品１３，１３を内蔵させる。しかる後、プリプレグシート２８を半質硬化させ、その状態で、支持体２５を取り去り、金属箔２６，２９をパターニングし、図１１（ｅ）に示す導体２６ａ，２９ａを形成する。図１１（ｆ）に示すように、導体２６ａ，２９ａをプリプレグシート２８内に圧入することにより、上記ビアホール導体２３，２４を形成する導体部分を作成する。導体部分の第１，第２の主面１２ａ，１２ｂから突出している部分に繋がるように電極膜を形成することにより、第１のパッド導体２１及び第２のパッド導体２２を形成する（図１１（ｇ））。
なお、サブパッケージ３の形成方法は、上記形成方法に限定されるものではない。
図１に戻り、上記サブパッケージ３は、メインパッケージ本体４の第２の主面４ｂ上に積層されている。この積層は、導電性接着剤３５を用い、第１のパッド導体２１を第２の表面導体８に電気的に接続し、かつ接合することにより行われている。
上記第１のパッド導体２１や第２のパッド導体２２を省略してもよい。その場合には、内部のビアホール導体２３，２４をサブパッケージ本体１２の第１，第２の主面１２ａ，１２ｂから突出させればよい。すなわち、ビアホール導体２３，２４の上記突出部分により、バンプとしての機能を持たせてもよい。その場合には、サブパッケージ３をより一層薄くすることができる。
上記のように、本実施形態のパッケージ基板１では、ＩＣ１１の電源回路を構成している回路部分に用いられる独立した電子部品１３が、サブパッケージ３内に内蔵されており、メインパッケージ本体４内には内蔵されていない。従って、メインパッケージ本体４の厚みを薄くすることができる。
しかも、サブパッケージ３の厚み方向寸法Ｔが第１の接合材５の厚み方向寸法Ｂ以下とされているので、パッケージ基板１の全体としての高さを高くすることなく、電子部品１３を組み合わせることが可能とされている。
よって、独立した電子部品を有するパッケージ基板の薄型化を進めることが可能となる。
また、サブパッケージ３が、メインパッケージ本体４の第２の主面４ｂ上に積層されているため、パッケージ基板１の面積を大きくすることなく、上記独立した電子部品１３を組み合わせることができる。
図１２は、本発明の第２の実施形態で用いられるサブパッケージの構造を示す模式的正面断面図である。
第２の実施形態では、サブパッケージ３１が上記サブパッケージ３に代えて用いられていることを除いては、第１の実施形態と同様とされている。サブパッケージ３１では、サブパッケージ本体１２内に複数の独立した電子部品１３，１３が内蔵されており、電子部品１３に電気的に接続されるビアホール導体２３，２４が、それぞれ、サブパッケージ本体１２の第１の主面４ａ及び第２の主面４ｂから突出されている。従って、上述した第１のパッド導体２１及び第２のパッド導体２２を省略することが可能とされている。
すなわち、ビアホール導体２３，２４の突出部が、第１のパッド導体２１及び第２のパッド導体２２をも兼ねている。上記ビアホール導体２３，２４の突出部を覆うように、導電性接着剤３０が塗布される。この場合、サブパッケージ３の厚み方向寸法Ｔとは、上記導電性接着剤３０をも含めた厚みとされる。
図１３は、本発明の第３の実施形態で用いられる電子部品３２の正面断面図である。電子部品３２は、積層セラミックコンデンサであるが、内部に第１，第２のビアホール導体３３，３４を有する。すなわち、複数の第１の内部電極１７が電気的に接続される第１のビアホール導体３３と、複数の第２の内部電極１８が電気的に接続される第２のビアホール導体３４とが設けられている。複数の第１の内部電極１７は、第２のビアホール導体３４とは電気的に接続されないように、第２のビアホール導体３４に接触しない開口部１７ａを有する。同様に、複数の第２の内部電極１８は、開口部１８ａを有し、第１のビアホール導体３３とは電気的に接続されないように構成されている。
電子部品３２では、第１のビアホール導体３３の上端及び下端に電気的に接続されるように、第１の外部電極３６がセラミック焼結体の上面、下面及び両側面を覆うように形成されている。同様に、第２の外部電極３７が、第２のビアホール導体３４に電気的に接続されるように、セラミック焼結体の上面、一対の側面及び下面に至るように形成されている。
電子部品３２のように、第１，第２のビアホール導体３３，３４を有する構造では、電流経路を短くすることができる。従って，電流を電子部品をスルーするように通過させる用途の場合には、電子部品１３に代えて、電子部品３２を用いることが望ましい。
図１４は、本発明の第３の実施形態に係るパッケージ基板を説明するための模式的正面断面図である。
第３の実施形態のパッケージ基板５１は、メインパッケージ本体４の第２の主面に凹部４ｃが形成されており、凹部４ｃ内に、サブパッケージ３が収納されていることを除いては、第１の実施形態のパッケージ基板１とほぼ同様に構成されている。従って、同一部分については、同一の参照番号を付することにより、その詳細な説明は省略する。ここでは、凹部４ｃ内にサブパッケージ３の一部が収納されており、凹部４ｃの底面からサブパッケージ３の凹部４ｃの底面から最も離れた部分までの寸法である厚み方向寸法が、凹部４ｃの深さと第１の接合材５の厚み方向寸法との和よりも小さくされている。従って、本実施形態においても、パッケージ基板５１の厚み方向寸法を増加させることなく、メインパッケージ２にサブパッケージ３が組み合わされている。従って、パッケージ基板５１においても、薄型化及び高密度化を果たすことができる。
なお、凹部４ｃの深さは、上記サブパッケージ３の厚み方向寸法よりも大きくともよい。すなわち、サブパッケージ３は、凹部４ｃ内に収納されており、サブパッケージ３の下面が、第２の主面４ｂよりも上方に位置していてもよい。
図１５（ａ）及び（ｂ）は、本発明のパッケージ基板で用いられる独立した電子部品の他の例を説明するための各模式的正面断面図である。電子部品４１は、積層セラミックコンデンサである。もっとも、電子部品１３とは異なり、セラミック焼結体４２の上面４２ａ及び下面４２ｂを結ぶ上下方向に、第１の内部電極４３及び第２の内部電極４４が配置されている。すなわち、複数の第１の内部電極４３と複数の第２の内部電極４４とが、実装面に対して垂直方向に配置されている。
この場合、図１３に示した電子部品３２を用いた場合と同様に、電流経路を短くすることができる。加えて、電子部品３２に比べ、電流経路の幅を広げることができるので、電子部品４１を用いることにより、ＥＳＬを小さくすることができる。
また、図１６（ａ）及び（ｂ）に示すように、第１の内部電極４３ａ及び第２の内部電極４４ａは、外部電極に電気的に接続されている部分のみがセラミック焼結体４２の上面４２ａと下面４２ｂとを結ぶ寸法を有し、残りの部分は、上面４２ａ及び下面４２ｂに至らないように相対的に幅が細い矩形部分とされていてもよい。
また、図１７（ａ）及び（ｂ）に示すように、セラミック焼結体４２の上面４２ａ及び下面４２ｂに、それぞれ、第１〜第４の外部電極４５ａ〜４５ｄ及び第５〜第８の外部電極４５ｅ〜４５ｈを形成してもよい。この場合には、第１の内部電極４３ｂを、第１，第３の外部電極４５ａ，４５ｃ及び第６，第８の外部電極４５ｆ，４５ｈに引き出し、他方、第２の内部電極４４ｂを、残りの外部電極である第２，第４の外部電極４５ｂ，４５ｄ及び第５，第７の外部電極４５ｅ，４５ｇに引き出せればよい。
１…パッケージ基板
２…メインパッケージ
３…サブパッケージ
４…メインパッケージ本体
４ａ…第１の主面
４ｂ…第２の主面
４ｃ…凹部
５…第１の接合材
６…内部回路
７…第１の表面導体
８…第２の表面導体
８ａ…延長部
９…接続導電路
１０…バンプ
１１…ＩＣ
１２…サブパッケージ本体
１２ａ…第１の主面
１２ｂ…第２の主面
１３…電子部品
１４…セラミック焼結体
１４ａ…第１の端面
１４ｂ…第２の端面
１５…第１の外部電極
１６…第２の外部電極
１７…第１の内部電極
１７ａ…開口部
１８…第２の内部電極
１８ａ…開口部
２１…第１のパッド導体
２２…第２のパッド導体
２３…ビアホール導体
２４…ビアホール導体
２５…支持体
２６…金属箔
２６ａ…導体
２７…接着剤
２８…プリプレグシート
２９…金属箔
２９ａ…導体
３０…導電性接着剤
３１…サブパッケージ
３２…電子部品
３３…第１のビアホール導体
３４…第２のビアホール導体
３５…導電性接着剤
３６…第１の外部電極
３７…第２の外部電極
４１…電子部品
４２…セラミック焼結体
４２ａ…上面
４２ｂ…下面
４３…第１の内部電極
４３ａ…第１の内部電極
４３ｂ…第１の内部電極
４４…第２の内部電極
４４ａ…第２の内部電極
４４ｂ…第２の内部電極
４５ａ…第１の外部電極
４５ｂ…第２の外部電極
４５ｃ…第３の外部電極
４５ｄ…第４の外部電極
４５ｅ…第５の外部電極
４５ｆ…第６の外部電極
４５ｇ…第７の外部電極
４５ｈ…第８の外部電極
５１…パッケージ基板
１０１…コンデンサ
１０２…パッケージ基板
１０２ａ…空間
１０３…ダイ
１０４…バンプ

Claims (8)

  1. 対向し合っている第１，第２の主面を有するメインパッケージ本体と、
    前記メインパッケージ本体の前記第２の主面に設けられた第１の接合材と、
    前記メインパッケージ本体内に設けられており、前記第１の接合材に電気的に接続されている内部回路とを有するメインパッケージと、
    前記メインパッケージの前記第２の主面上に配置されており、複数の電子部品を内蔵しているサブパッケージとを備え、
    前記メインパッケージの第２の主面からサブパッケージの最も離れた部分までの寸法である厚み方向寸法が、前記第１の接合材の厚み方向寸法以下とされている、パッケージ基板。
  2. 前記メインパッケージ本体には、独立した電子部品が内蔵されていない、請求項１に記載のパッケージ基板。
  3. 前記サブパッケージが、対向し合う第１，第２の主面を有するサブパッケージ本体と、
    前記サブパッケージ本体の前記第１の主面上に形成されており、前記メインパッケージの前記内部回路と、前記サブパッケージ本体内の前記電子部品とに電気的に接続されている第１のパッド導体と、
    前記サブパッケージ本体の前記第２の主面上に形成されており、前記サブパッケージ内の前記電子部品に電気的に接続されている第２のパッド導体とを有し、
    前記第２のパッド導体が、前記第１の接合材と共に、前記内部回路への入力経路部分または前記内部回路からの出力経路部分として機能する、請求項１または２に記載のパッケージ基板。
  4. 対向し合っている第１，第２の主面を有するメインパッケージ本体と、
    前記メインパッケージ本体の前記第２の主面に設けられた第１の接合材と、
    前記メインパッケージ本体内に設けられており、前記第１の接合材に電気的に接続されている内部回路とを有し、前記第２の主面において、下方に開いた凹部が形成されており、前記第１の接合剤が、該凹部の周囲の領域において第２の主面上に設けられているメインパッケージと、
    前記メインパッケージの前記凹部内に配置されており、複数の電子部品を内蔵しているサブパッケージとを備え、
    前記サブパッケージが、対向し合う第１，第２の主面を有するサブパッケージ本体と、前記サブパッケージ本体の前記第１の主面に形成されており、前記メインパッケージの前記内部回路と、前記サブパッケージ本体内の前記電子部品とに電気的に接続されている第１のパッド導体と、
    前記サブパッケージ本体の前記第２の主面上に形成されており、前記サブパッケージ内の前記電子部品に電気的に接続されている第２のパッド導体とを有し、
    前記メインパッケージの凹部の底面から前記サブパッケージの前記凹部から最も離れた部分までの寸法である厚み方向寸法が、前記凹部の底面から前記第１の接合材の前記メインパッケージの底面から最も離れた部分までの寸法以下とされている、パッケージ基板。
  5. 前記メインパッケージ本体の前記第２の主面上に複数の前記第１の接合材が配置されており、前記サブパッケージが、複数の前記第１の接合材に囲まれるように配置されている、請求項１〜４のいずれか１項に記載のパッケージ基板。
  6. 前記複数の前記第１の接合材が、前記メインパッケージ本体の前記第２の主面上においての外周に沿う位置に配置されている、請求項５に記載のパッケージ基板。
  7. 前記サブパッケージ本体が合成樹脂からなる、請求項３に記載のパッケージ基板。
  8. 前記第１の接合材がバンプからなる、請求項１〜７のいずれか１項に記載のパッケージ基板。
JP2009059522A 2009-03-12 2009-03-12 パッケージ基板 Pending JP2010212595A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009059522A JP2010212595A (ja) 2009-03-12 2009-03-12 パッケージ基板
US12/722,607 US8339797B2 (en) 2009-03-12 2010-03-12 Package substrate
US13/689,794 US9313911B2 (en) 2009-03-12 2012-11-30 Package substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009059522A JP2010212595A (ja) 2009-03-12 2009-03-12 パッケージ基板

Publications (1)

Publication Number Publication Date
JP2010212595A true JP2010212595A (ja) 2010-09-24

Family

ID=42730544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009059522A Pending JP2010212595A (ja) 2009-03-12 2009-03-12 パッケージ基板

Country Status (2)

Country Link
US (2) US8339797B2 (ja)
JP (1) JP2010212595A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012109387A (ja) * 2010-11-17 2012-06-07 Ngk Spark Plug Co Ltd 配線基板
US8964403B2 (en) 2010-11-17 2015-02-24 Ngk Spark Plug Co., Ltd. Wiring board having a reinforcing member with capacitors incorporated therein
CN105244348A (zh) * 2015-09-30 2016-01-13 日月光半导体(上海)有限公司 封装基板及其制造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9035194B2 (en) * 2012-10-30 2015-05-19 Intel Corporation Circuit board with integrated passive devices
US20140167900A1 (en) 2012-12-14 2014-06-19 Gregorio R. Murtagian Surface-mount inductor structures for forming one or more inductors with substrate traces
US20160055976A1 (en) * 2014-08-25 2016-02-25 Qualcomm Incorporated Package substrates including embedded capacitors
KR102287396B1 (ko) * 2014-10-21 2021-08-06 삼성전자주식회사 시스템 온 패키지 모듈과 이를 포함하는 모바일 컴퓨팅 장치
US20190198460A1 (en) * 2017-12-21 2019-06-27 AP Memory Technology Corp. Circuit system having compact decoupling structure
US11744018B2 (en) * 2020-01-17 2023-08-29 Kemet Electronics Corporation Component assemblies and embedding for high density electronics
JP2022142214A (ja) * 2021-03-16 2022-09-30 太陽誘電株式会社 セラミック電子部品、実装基板およびセラミック電子部品の製造方法
JP2022142213A (ja) 2021-03-16 2022-09-30 太陽誘電株式会社 セラミック電子部品、実装基板およびセラミック電子部品の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203435A (ja) * 2000-01-21 2001-07-27 Ibiden Co Ltd ボールグリッドアレイ型パッケージの接続構造
JP2001313467A (ja) * 2000-02-21 2001-11-09 Ngk Spark Plug Co Ltd 配線基板
JP2002329976A (ja) * 2001-04-26 2002-11-15 Kyocera Corp 多層配線基板
JP2003229510A (ja) * 2001-11-30 2003-08-15 Ngk Spark Plug Co Ltd 配線基板
JP2007096258A (ja) * 2005-09-01 2007-04-12 Ngk Spark Plug Co Ltd 配線基板、セラミックキャパシタ
WO2007129526A1 (ja) * 2006-05-08 2007-11-15 Ibiden Co., Ltd. インダクタ及びこれを利用した電源回路

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5798567A (en) * 1997-08-21 1998-08-25 Hewlett-Packard Company Ball grid array integrated circuit package which employs a flip chip integrated circuit and decoupling capacitors
JPH11121897A (ja) * 1997-10-14 1999-04-30 Fujitsu Ltd 複数の回路素子を基板上に搭載するプリント配線基板の製造方法及びプリント配線基板の構造
US6549395B1 (en) * 1997-11-14 2003-04-15 Murata Manufacturing Co., Ltd Multilayer capacitor
JP3878663B2 (ja) 1999-06-18 2007-02-07 日本特殊陶業株式会社 配線基板の製造方法及び配線基板
JP2001077293A (ja) * 1999-09-02 2001-03-23 Nec Corp 半導体装置
JP3414333B2 (ja) 1999-10-01 2003-06-09 日本電気株式会社 コンデンサ実装構造および方法
JP2001185442A (ja) * 1999-12-27 2001-07-06 Murata Mfg Co Ltd 積層コンデンサ、デカップリングコンデンサの接続構造および配線基板
US6369448B1 (en) * 2000-01-21 2002-04-09 Lsi Logic Corporation Vertically integrated flip chip semiconductor package
JP4505983B2 (ja) * 2000-12-01 2010-07-21 日本電気株式会社 半導体装置
US6545346B2 (en) 2001-03-23 2003-04-08 Intel Corporation Integrated circuit package with a capacitor
TW586205B (en) * 2001-06-26 2004-05-01 Intel Corp Electronic assembly with vertically connected capacitors and manufacturing method
US6624444B1 (en) * 2002-03-28 2003-09-23 Intel Corporation Electrical-optical package with capacitor DC shunts and associated methods
JP2004128219A (ja) * 2002-10-02 2004-04-22 Shinko Electric Ind Co Ltd 付加機能を有する半導体装置及びその製造方法
JP3786103B2 (ja) * 2003-05-02 2006-06-14 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
JP4841806B2 (ja) * 2004-02-02 2011-12-21 新光電気工業株式会社 キャパシタ装置とそれを備えた半導体装置、及びキャパシタ装置の製造方法
US7339263B2 (en) * 2004-06-28 2008-03-04 Intel Corporation Integrated circuit packages, systems, and methods
US8067267B2 (en) 2005-12-23 2011-11-29 Tessera, Inc. Microelectronic assemblies having very fine pitch stacking
JP2007294560A (ja) 2006-04-24 2007-11-08 Nec Electronics Corp 半導体装置およびその製造方法
US20080192452A1 (en) * 2007-02-12 2008-08-14 Randall Michael S Passive electronic device
US7923290B2 (en) * 2009-03-27 2011-04-12 Stats Chippac Ltd. Integrated circuit packaging system having dual sided connection and method of manufacture thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203435A (ja) * 2000-01-21 2001-07-27 Ibiden Co Ltd ボールグリッドアレイ型パッケージの接続構造
JP2001313467A (ja) * 2000-02-21 2001-11-09 Ngk Spark Plug Co Ltd 配線基板
JP2002329976A (ja) * 2001-04-26 2002-11-15 Kyocera Corp 多層配線基板
JP2003229510A (ja) * 2001-11-30 2003-08-15 Ngk Spark Plug Co Ltd 配線基板
JP2007096258A (ja) * 2005-09-01 2007-04-12 Ngk Spark Plug Co Ltd 配線基板、セラミックキャパシタ
WO2007129526A1 (ja) * 2006-05-08 2007-11-15 Ibiden Co., Ltd. インダクタ及びこれを利用した電源回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012109387A (ja) * 2010-11-17 2012-06-07 Ngk Spark Plug Co Ltd 配線基板
US8964403B2 (en) 2010-11-17 2015-02-24 Ngk Spark Plug Co., Ltd. Wiring board having a reinforcing member with capacitors incorporated therein
CN105244348A (zh) * 2015-09-30 2016-01-13 日月光半导体(上海)有限公司 封装基板及其制造方法

Also Published As

Publication number Publication date
US8339797B2 (en) 2012-12-25
US20130083502A1 (en) 2013-04-04
US20100232126A1 (en) 2010-09-16
US9313911B2 (en) 2016-04-12

Similar Documents

Publication Publication Date Title
JP2010212595A (ja) パッケージ基板
JP4453702B2 (ja) 複合型電子部品及びその製造方法
JP5505481B2 (ja) 部品集合体
JP4186843B2 (ja) 立体的電子回路装置
JP5333680B2 (ja) 部品内蔵基板およびその製造方法
JP5756515B2 (ja) チップ部品内蔵樹脂多層基板およびその製造方法
JP2012238874A (ja) 組み込まれた電気部品を備える多層プリント回路基板構造およびそれを製造するための方法
US20090065921A1 (en) Electronic Package Device, Module, and Electronic Apparatus
JP2018046297A (ja) 回路基板
JPWO2005067359A1 (ja) セラミック多層基板
JP4046088B2 (ja) 立体的電子回路装置およびその中継基板と中継枠
JP5462450B2 (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
JP2016054222A (ja) 多層配線基板
WO2006011508A1 (ja) 複合型電子部品及びその製造方法
JP4160923B2 (ja) 電子部品
JP2020053578A (ja) 回路基板および電子部品
JPWO2012086107A1 (ja) 電子部品実装構造中間体、電子部品実装構造体および電子部品実装構造体の製造方法
JP2009231480A (ja) 半導体装置
JP2009094168A (ja) 回路基板
WO2019194200A1 (ja) 部品内蔵基板
JP4558058B2 (ja) 電子部品
JP2015076584A (ja) 電子部品収納用パッケージ
JP2023047754A (ja) 配線基板
JP2001044243A (ja) フリップチップ実装構造
JP4276284B2 (ja) 電子部品の製造方法および電子部品用母基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110331

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120410

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120608

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121113