KR100816757B1 - 반도체 소자 패키지 실장용 인쇄 회로 기판 및 이를 이용한반도체 소자 패키지 검사 및 제조 방법 - Google Patents

반도체 소자 패키지 실장용 인쇄 회로 기판 및 이를 이용한반도체 소자 패키지 검사 및 제조 방법 Download PDF

Info

Publication number
KR100816757B1
KR100816757B1 KR1020060109131A KR20060109131A KR100816757B1 KR 100816757 B1 KR100816757 B1 KR 100816757B1 KR 1020060109131 A KR1020060109131 A KR 1020060109131A KR 20060109131 A KR20060109131 A KR 20060109131A KR 100816757 B1 KR100816757 B1 KR 100816757B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
device package
mounting
printed circuit
circuit board
Prior art date
Application number
KR1020060109131A
Other languages
English (en)
Inventor
김신형
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060109131A priority Critical patent/KR100816757B1/ko
Priority to US11/935,119 priority patent/US20080105869A1/en
Application granted granted Critical
Publication of KR100816757B1 publication Critical patent/KR100816757B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/045—Hierarchy auxiliary PCB, i.e. more than two levels of hierarchy for daughter PCBs are important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 반도체 소자 패키지용 인쇄 회로 기판을 제공한다. 이 인쇄 회로 기판은 상부면에 실장되는 반도체 소자 패키지의 볼 어레이와 동일한 상부면 볼 아웃 구조 및 하부 기판의 볼 아웃 구조와 동일한 하부면 볼 아웃 구조를 포함한다. 하부면 볼 아웃 구조는 규격화된 구조인 것을 특징으로 한다.
인쇄 회로 기판, 볼 아웃, 전기적 특성 검사, 검사 기판, 시스템 기판

Description

반도체 소자 패키지 실장용 인쇄 회로 기판 및 이를 이용한 반도체 소자 패키지 검사 및 제조 방법{Printed Circuit Board for Mounting Semiconductor Device Package and Method of Testing and Fabricating Semiconductor Device Package Using the Same}
도 1a 및 도 1b는 본 발명의 실시예들에 따른 반도체 소자 패키지 실장용 인쇄 회로 기판을 설명하기 위한 상부 평면도들;
도 2는 본 발명의 실시예들에 따른 반도체 소자 패키지 실장용 인쇄 회로 기판을 설명하기 위한 하부 평면도;
도 3a 및 도 3b는 각각 도 1a 및 도 1b의 Ⅰ-Ⅰ' 선 및 Ⅱ-Ⅱ' 선을 따라 절단한 단면을 보여주는 단면도들;
도 4a 및 도 4b는 본 발명의 실시예들에 따른 반도체 소자 패키지를 실장한 인쇄 회로 기판을 설명하기 위한 단면도들;
도 5 내지 도 8은 본 발명의 다른 실시예들에 따른 반도체 소자 패키지들을 실장한 인쇄 회로 기판들을 설명하기 위한 단면도들.
*도면의 주요 부분에 대한 부호의 설명*
110, 210, 310, 410, 510 : 반도체 소자 패키지 실장용 인쇄 회로 기판
110usa, 110usb : 상부면
110ls : 하부면
112ua, 112ub, 212u, 312u, 412u, 512u : 상부 솔더 볼
112l, 212l, 312l, 412l, 512l : 하부 솔더 볼
120a, 120b, 220, 320, 420, 520 : 반도체 소자 패키지
122a, 122b, 222, 322, 422 : 반도체 칩 실장용 인쇄 회로 기판
124a, 124b, 224, 324, 424, 524 : 반도체 칩
225 : 본딩 와이어
325 : 반도체 칩용 솔더 볼
425l : 랜드 그리드
425lo : 랜드 오픈 영역
525 : 리드
126a, 126b, 226, 326, 426, 526 : 몰딩 물질
128a, 128b, 228, 328, 428, 528 : 반도체 소자 패키지 실장용 솔더 볼
130, 230, 330, 430, 530 : 하부 기판
132u, 232u, 332u, 432u, 532u : 하부 기판용 상부 솔더 볼
본 발명은 반도체 소자 패키지에 관한 것으로서, 더 구체적으로 반도체 소자 패키지 실장용 인쇄 회로 기판에 관한 것이다.
일반적으로 반도체 칩(semiconductor chip)이 반도체 소자 패키지(Semiconductor device package)에 대한 전기적 특성 검사는 검사 장비에 연결된 검사 기판(test board) 상에 반도체 소자 패키지가 장착된 상태에서 수행된다. 이때, 검사 기판으로는 소켓(socket) 실장형 검사 기판이 주로 사용된다.
최근 반도체 장치는 주문형으로 바뀌는 추세이다. 이에 따라, 다양한 기능과 다양한 종류의 반도체 소자 패키지가 요구된다. 결과적으로, 반도체 소자 패키지의 전기적 특성 검사를 할 때, 여러 가지 종류의 소켓과 검사 기판의 사용은 필연적이기 때문에, 검사 기판의 제작에 따른 비용과 시간의 손실도 점차 증가하게 된다.
즉, 종래에는 하나의 검사 기판에 한 가지 종류의 소켓만이 실장된다. 이에 따라, 여러 가지 형태의 반도체 소자 패키지들을 검사하기 위해서는 반도체 소자 패키지들의 형태에 적합한 각각의 소켓들과 검사 기판들을 필요로 한다. 예를 들어, 쿼드 플랫 패키지(Quad Flat Package : QFP) 형태의 반도체 소자 패키지와 볼 그리드 어레이(Ball Grid Array : BGA) 형태의 반도체 소자 패키지는 서로 다른 종류의 소켓과 검사 기판을 사용하여 전기적 특성 검사를 수행해야 한다. 이는 반도체 소자 패키지의 형태에 따라 소켓의 핀(pin) 개수(또는 핀 구조)가 달라지고, 소켓의 핀들이 삽입되는 검사 기판의 소켓 핀 홀(hole) 개수가 달라지기 때문이다. 이에 따라, 종래에는 반도체 소자 패키지의 전기적 특성 검사에서 반도체 소자 패키지의 형태에 적합한 소켓과 검사 기판을 별도로 제작해야 하기 때문에, 검사 비용과 시간이 많이 소요되는 문제점이 있다.
또한, 반도체 장치는 전기적 특성 검사를 통과한 반도체 소자 패키지를 시스 템 기판에 실장한 형태이다. 이에 따라, 반도체 장치를 제조하는 공정에서 반도체 소자 패키지의 형태에 적합한 시스템 기판을 별도로 제작해야 하기 때문에, 공정이 복잡해지는 것과 수율이 떨어지는 것과 같은 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 다양한 형태의 반도체 소자 패키지에 대응되는 구조를 갖는 반도체 소자 패키지 실장용 인쇄 회로 기판을 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 다양한 형태의 반도체 소자 패키지에 대응되는 구조를 갖는 반도체 소자 패키지 실장용 인쇄 회로 기판을 이용한 반도체 소자 패키지 검사 방법을 제공하는 데 있다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 다양한 형태의 반도체 소자 패키지에 대응되는 구조를 갖는 반도체 소자 패키지 실장용 인쇄 회로 기판을 이용한 반도체 소자 패키지 제조 방법을 제공하는 데 있다.
상기한 기술적 과제를 달성하기 위하여, 본 발명은 반도체 소자 패키지 실장용 인쇄 회로 기판을 제공한다. 이 인쇄 회로 기판은 상부면에 실장되는 반도체 소자 패키지의 볼 어레이와 동일한 상부면 볼 아웃 구조 및 하부 기판의 볼 아웃 구조와 동일한 하부면 볼 아웃 구조를 포함할 수 있다. 하부면 볼 아웃 구조는 규격화된 구조인 것을 특징으로 할 수 있다.
반도체 소자 패키지는 파인 피치 볼 그리드 어레이 패키지, 보드 온 칩 패키 지, 플립-칩 패키지, 랜드 그리드 어레이 패키지 및 리드 프레임 패키지 중에서 선택된 하나일 수 있다.
하부 기판은 반도체 소자 패키지의 전기적 특성 검사를 위한 검사 기판일 수 있다.
하부 기판은 반도체 소자 패키지 실장용 인쇄 회로 기판이 실장되는 시스템 기판일 수 있다.
상기한 다른 기술적 과제를 달성하기 위하여, 본 발명은 반도체 소자 패키지 검사 방법을 제공한다. 이 방법은 하부면에 제공된 볼 어레이를 갖는 반도체 소자 패키지를 제공하는 것, 반도체 소자 패키지의 볼 어레이와 동일한 상부면 볼 아웃 구조를 갖는 반도체 소자 패키지 실장용 인쇄 회로 기판 상에 반도체 소자 패키지를 실장하는 것, 반도체 소자 패키지가 실장된 반도체 소자 패키지 실장용 인쇄 회로 기판을 규격화된 볼 아웃 구조를 갖는 검사 기판에 장착하는 것, 및 반도체 소자 패키지 실장용 인쇄 회로 기판의 하부면 볼 아웃 구조를 통해 반도체 소자 패키지를 검사하는 것을 포함할 수 있다. 반도체 소자 패키지 실장용 인쇄 회로 기판의 하부면 볼 아웃 구조는 검사 기판의 규격화된 볼 아웃 구조와 동일한 것을 특징으로 할 수 있다.
반도체 소자 패키지는 파인 피치 볼 그리드 어레이 패키지, 보드 온 칩 패키지, 플립-칩 패키지, 랜드 그리드 어레이 패키지 및 리드 프레임 패키지 중에서 선택된 하나일 수 있다.
상기한 또 다른 기술적 과제를 달성하기 위하여, 본 발명은 반도체 소자 패 키지 제조 방법을 제공한다. 이 방법은 하부면에 제공된 볼 어레이를 갖는 반도체 소자 패키지를 제공하는 것, 반도체 소자 패키지의 볼 어레이와 동일한 상부면 볼 아웃 구조를 갖는 반도체 소자 패키지 실장용 인쇄 회로 기판 상에 반도체 소자 패키지를 실장하는 것, 및 반도체 소자 패키지가 실장된 반도체 소자 패키지 실장용 인쇄 회로 기판을 규격화된 볼 아웃 구조를 갖는 시스템 기판에 실장하는 것을 포함할 수 있다. 반도체 소자 패키지 실장용 인쇄 회로 기판의 하부면 볼 아웃 구조는 시스템 기판의 규격화된 볼 아웃 구조와 동일한 것을 특징으로 할 수 있다.
반도체 소자 패키지는 파인 피치 볼 그리드 어레이 패키지, 보드 온 칩 패키지, 플립-칩 패키지, 랜드 그리드 어레이 패키지 및 리드 프레임 패키지 중에서 선택된 하나일 수 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 또한, 바람직한 실시예에 따른 것이기 때문에, 설명의 순서에 따라 제시되는 참조 부호는 그 순서에 반드시 한정되지는 않는다. 도면들에 있어서, 막 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 또한, 막이 다른 막 또는 기판 상에 있다고 언급되는 경우에 그것은 다른 막 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 막이 개재될 수도 있다.
도 1a 및 도 1b는 본 발명의 실시예들에 따른 반도체 소자 패키지 실장용 인쇄 회로 기판을 설명하기 위한 상부 평면도들이다. 도 2는 본 발명의 실시예들에 따른 반도체 소자 패키지 실장용 인쇄 회로 기판을 설명하기 위한 하부 평면도이다. 도 3a 및 도 3b는 각각 도 1a 및 도 1b의 Ⅰ-Ⅰ' 선 및 Ⅱ-Ⅱ' 선을 따라 절단한 단면을 보여주는 단면도들이다.
도 1a, 도 2 및 도 3a를 참조하면, 반도체 소자 패키지 실장용 인쇄 회로 기판(110)은 상부면(110usa)에 제공된 상부 솔더 볼들(112ua) 및 하부면(110ls)에 제공된 하부 솔더 볼들(112l)을 포함한다. 반도체 소자 패키지 실장용 인쇄 회로 기판(110)의 상부면(110usa)에 제공된 상부 솔더 볼들(112ua)은 반도체 소자 패키지 실장용 인쇄 회로 기판(110)에 실장되는 반도체 소자 패키지(미도시)의 볼 어레이와 동일한 볼 아웃(ball out) 구조를 가질 수 있다. 상부 솔더 볼들(112ua)은 137볼 파인 피치 볼 그리드 어레이(Fine pitch Ball Grid Array : FBGA) 패키지의 볼 아웃 구조일 수 있다.
반도체 소자 패키지 실장용 인쇄 회로 기판(110)의 하부면(110ls)에 제공된 하부 솔더 볼들(112l)은 하부 기판(미도시)의 볼 아웃 구조와 동일한 볼 아웃 구조를 가질 수 있다. 반도체 소자 패키지 실장용 인쇄 회로 기판(110)의 하부면(110ls)에 제공된 하부 솔더 볼들(110l)은 규격화된 볼 아웃 구조일 수 있다.
도 1b, 도 2 및 도 3b를 참조하면, 반도체 소자 패키지 실장용 인쇄 회로 기판(110)은 상부면(110usb)에 제공된 상부 솔더 볼들(112ub) 및 하부면(110ls)에 제공된 하부 솔더 볼들(112l)을 포함한다. 반도체 소자 패키지 실장용 인쇄 회로 기 판(110)의 상부면(110usb)에 제공된 상부 솔더 볼들(112ub)은 반도체 소자 패키지 실장용 인쇄 회로 기판(110)에 실장되는 반도체 소자 패키지(미도시)의 볼 어레이와 동일한 볼 아웃 구조를 가질 수 있다. 상부 솔더 볼들(112ub)은 137볼 볼 그리드 어레이 패키지의 볼 아웃 구조일 수 있다.
반도체 소자 패키지 실장용 인쇄 회로 기판(110)의 하부면(110ls)에 제공된 하부 솔더 볼들(112l)은 하부 기판(미도시)의 볼 아웃 구조와 동일한 볼 아웃 구조를 가질 수 있다. 반도체 소자 패키지 실장용 인쇄 회로 기판(110)의 하부면(110ls)에 제공된 하부 솔더 볼들(110l)은 규격화된 볼 아웃 구조일 수 있다.
도 1a 내지 도 3b에서 설명한 것과 같이, 본 발명의 반도체 소자 패키지 실장용 인쇄 회로 기판(110)은 다양한 형태의 반도체 소자 패키지에 대응되는 상부면(도 1a의 110usa 및 도 1b의 110usb) 볼 아웃 구조와 규격화된 하부면(도 2의 110ls) 볼 아웃 구조를 가질 수 있다. 이에 따라, 다양한 형태의 반도체 소자 패키지의 하부면 볼 아웃 구조를 통합할 수 있다.
도 4a 및 도 4b는 본 발명의 실시예들에 따른 반도체 소자 패키지를 실장한 인쇄 회로 기판을 설명하기 위한 단면도들이다.
도 4a를 참조하면, 반도체 소자 패키지(120a)는 반도체 칩(124a), 반도체 칩(124a)이 실장된 반도체 칩 실장용 인쇄 회로 기판(122a), 반도체 칩 실장용 인쇄 회로 기판(122a)의 상부를 봉지하는 몰딩 물질(126a) 및 반도체 칩 실장용 인쇄 회로 기판(122a)의 하부면에 제공된 반도체 소자 패키지 실장용 솔더 볼들(128a)을 포함한다. 반도체 소자 패키지(120a)는 파인 피치 볼 그리드 어레이 패키지, 보드 온 칩(Board On Chip : BOC) 패키지, 플립-칩(flip-chip) 패키지, 랜드 그리드 어레이(Land Grid Array : LGA) 패키지 및 리드 프레임(lead frame) 패키지 중에서 선택된 하나일 수 있다. 반도체 소자 패키지(120a)는 적어도 하나의 반도체 칩(124a)을 포함할 수 있다. 도시하지 않았지만 반도체 칩(124a)은 파인 피치 볼 그리드 어레이 패키지 형태로 반도체 칩 실장용 인쇄 회로 기판(122a)에 실장될 수 있다.
반도체 소자 패키지 실장용 인쇄 회로 기판(110)은 상부면(도 1a의 110usa)에 제공된 상부 솔더 볼들(112ua) 및 하부면(도 2의 110ls)에 제공된 하부 솔더 볼들(112l)을 포함한다.
반도체 소자 패키지(120a)의 반도체 소자 패키지 실장용 솔더 볼들(128a)은 137볼 파인 피치 볼 그리드 어레이 패키지의 볼 아웃 구조일 수 있다. 이에 따라, 반도체 소자 패키지 실장용 인쇄 회로 기판(110)의 상부 솔더 볼들(112ua)은 137볼 파인 피치 볼 그리드 어레이 패키지의 볼 어레이와 동일한 볼 아웃 구조일 수 있다.
반도체 소자 패키지 실장용 인쇄 회로 기판(110) 상에 반도체 소자 패키지(120a)를 실장한다. 반도체 소자 패키지(120a)와 반도체 소자 패키지 실장용 인쇄 회로 기판(110)은 동일한 볼 아웃 구조를 갖는 반도체 소자 패키지 실장용 솔더 볼들(128a) 및 상부 솔더 볼들(112ua)의 접합(112ua+128a)에 의해 전기적으로 연결될 수 있다.
반도체 소자 패키지(120a)가 실장된 반도체 소자 패키지 실장용 인쇄 회로 기판(110)을 규격화된 볼 아웃 구조를 갖는 검사 기판에 장착한다. 검사 기판은 하부 기판(130)과 동일한 구조를 가질 수 있다. 검사 기판은 반도체 소자 패키지(120a)의 전기적 특성 검사를 위한 것일 수 있다. 이에 따라, 반도체 소자 패키지 실장용 인쇄 회로 기판(110)의 하부 솔더 볼들(112l)을 통해 반도체 소자 패키지(120a)의 전기적 특성 검사를 수행할 수 있다. 반도체 소자 패키지 실장용 인쇄 회로 기판(110)의 하부면에 제공된 하부 솔더 볼들(112l)은 하부 기판(130)의 규격화된 하부 기판용 상부 솔더 볼들(132u)의 구조와 동일할 수 있다.
반도체 소자 패키지(120a)의 전기적 특성 검사를 수행한 후, 반도체 소자 패키지(120a)가 실장된 반도체 소자 패키지 실장용 인쇄 회로 기판(110)을 규격화된 볼 아웃 구조를 갖는 시스템 기판 상에 실장한다. 시스템 기판은 하부 기판(130)과 동일한 구조를 가질 수 있다. 반도체 소자 패키지 실장용 인쇄 회로 기판(110)의 하부면에 제공된 하부 솔더 볼들(112l)은 하부 기판(130)의 규격화된 하부 기판용 상부 솔더 볼들(132u)의 구조와 동일할 수 있다.
도 4b를 참조하면, 반도체 소자 패키지(120b)는 반도체 칩(124b), 반도체 칩(124b)이 실장된 반도체 칩 실장용 인쇄 회로 기판(122b), 반도체 칩 실장용 인쇄 회로 기판(122b)의 상부를 봉지하는 몰딩 물질(126b) 및 반도체 칩 실장용 인쇄 회로 기판(122b)의 하부면에 제공된 반도체 소자 패키지 실장용 솔더 볼들(128b)을 포함한다. 반도체 소자 패키지(120b)는 파인 피치 볼 그리드 어레이 패키지, 보드 온 칩 패키지, 플립-칩 패키지, 랜드 그리드 어레이 패키지 및 리드 프레임 패키지 중에서 선택된 하나일 수 있다. 반도체 소자 패키지(120b)는 적어도 하나의 반도체 칩(124b)을 포함할 수 있다. 도시하지 않았지만 반도체 칩(124b)은 파인 피치 볼 그리드 어레이 패키지 형태로 반도체 칩 실장용 인쇄 회로 기판(122b)에 실장될 수 있다.
반도체 소자 패키지 실장용 인쇄 회로 기판(110)은 상부면(도 1b의 110usb)에 제공된 상부 솔더 볼들(112ub) 및 하부면(도 2의 110ls)에 제공된 하부 솔더 볼들(112l)을 포함한다.
반도체 소자 패키지(120b)의 반도체 소자 패키지 실장용 솔더 볼들(128b)은 137볼 볼 그리드 어레이 패키지의 볼 아웃 구조일 수 있다. 이에 따라, 반도체 소자 패키지 실장용 인쇄 회로 기판(110)의 상부 솔더 볼들(112ub)은 137볼 볼 그리드 어레이 패키지와 동일한 볼 아웃 구조일 수 있다.
반도체 소자 패키지 실장용 인쇄 회로 기판(110) 상에 반도체 소자 패키지(120b)를 실장한다. 반도체 소자 패키지(120b)와 반도체 소자 패키지 실장용 인쇄 회로 기판(110)은 반도체 소자 패키지 실장용 솔더 볼들(128b) 및 상부 솔더 볼들(112ub)의 접합(112ub+128b)에 의해 전기적으로 연결될 수 있다.
반도체 소자 패키지(120b)가 실장된 반도체 소자 패키지 실장용 인쇄 회로 기판(110)을 규격화된 볼 아웃 구조를 갖는 검사 기판에 장착한다. 검사 기판은 하부 기판(130)과 동일한 구조를 가질 수 있다. 검사 기판은 반도체 소자 패키지(120b)의 전기적 특성 검사를 위한 것일 수 있다. 이에 따라, 반도체 소자 패키지 실장용 인쇄 회로 기판(110)의 하부 솔더 볼들(112l)을 통해 반도체 소자 패키지(120b)의 전기적 특성 검사를 수행할 수 있다. 반도체 소자 패키지 실장용 인쇄 회로 기판(110)의 하부면에 제공된 하부 솔더 볼들(112l)은 하부 기판(130)의 규격화된 하부 기판용 상부 솔더 볼들(132u)의 구조와 동일할 수 있다.
반도체 소자 패키지(120b)의 전기적 특성 검사를 수행한 후, 반도체 소자 패키지(120b)가 실장된 반도체 소자 패키지 실장용 인쇄 회로 기판(110)을 규격화된 볼 아웃 구조를 갖는 시스템 기판 상에 실장한다. 시스템 기판은 하부 기판(130)과 동일한 구조를 가질 수 있다. 반도체 소자 패키지 실장용 인쇄 회로 기판(110)의 하부면에 제공된 하부 솔더 볼들(112l)은 하부 기판(130)의 규격화된 하부 기판용 상부 솔더 볼들(132u)의 구조와 동일할 수 있다.
도 4a 및 도 4b에서 설명한 것과 같이, 본 발명의 반도체 소자 패키지 실장용 인쇄 회로 기판(110)은 다양한 형태의 반도체 소자 패키지에 대응되는 상부면(도 1a의 110usa 및 도 1b의 110usb) 볼 아웃 구조와 규격화된 하부면(도 2의 110ls) 볼 아웃 구조를 가질 수 있다.
이에 따라, 다양한 형태의 반도체 소자 패키지들의 하부면 볼 아웃 구조를 통합할 수 있다. 결과적으로, 다양한 형태의 반도체 소자 패키지들이 실질적으로 동일한 하부면 볼 아웃 구조를 가지게 됨으로써, 규격화된 하나의 검사 기판에 장착되거나 또는 시스템 기판에 실장될 수 있다.
도 5 내지 도 8은 본 발명의 다른 실시예들에 따른 반도체 소자 패키지들을 실장한 인쇄 회로 기판들을 설명하기 위한 단면도들이다.
도 5를 참조하면, 반도체 소자 패키지(220)는 반도체 칩(224), 반도체 칩(124)이 실장된 반도체 칩 실장용 인쇄 회로 기판(222), 반도체 칩(224)과 반도 체 칩 실장용 인쇄 회로 기판(222)을 전기적으로 연결하는 본딩 와이어들(225), 반도체 칩(224)이 실장된 반도체 칩 실장용 인쇄 회로 기판(222)의 상부를 봉지하는 몰딩 물질(226) 및 반도체 칩 실장용 인쇄 회로 기판(222)의 하부면에 제공된 반도체 소자 패키지 실장용 솔더 볼들(228)을 포함한다. 반도체 칩(224)은 보드 온 칩 패키지 형태로 반도체 칩 실장용 인쇄 회로 기판(222)에 실장될 수 있다.
반도체 소자 패키지 실장용 인쇄 회로 기판(210)은 상부면에 제공된 상부 솔더 볼들(212u) 및 하부면에 제공된 하부 솔더 볼들(212l)을 포함한다.
반도체 소자 패키지 실장용 인쇄 회로 기판(210) 상에 반도체 소자 패키지(220)를 실장한다. 반도체 소자 패키지(220)와 반도체 소자 패키지 실장용 인쇄 회로 기판(210)은 반도체 소자 패키지 실장용 솔더 볼들(228) 및 상부 솔더 볼들(212u)의 접합(212u+228)에 의해 전기적으로 연결될 수 있다.
반도체 소자 패키지(220)가 실장된 반도체 소자 패키지 실장용 인쇄 회로 기판(210)을 규격화된 볼 아웃 구조를 갖는 검사 기판에 장착한다. 검사 기판은 하부 기판(230)과 동일한 구조를 가질 수 있다. 반도체 소자 패키지 실장용 인쇄 회로 기판(210)의 하부면에 제공된 하부 솔더 볼들(212l)은 하부 기판(230)의 규격화된 하부 기판용 상부 솔더 볼들(232u)의 구조와 동일할 수 있다. 반도체 소자 패키지 실장용 인쇄 회로 기판(210)의 하부 솔더 볼들(212l)을 통해 반도체 소자 패키지(220)의 전기적 특성 검사를 수행할 수 있다. 이에 따라, 반도체 소자 패키지(220)가 규격화된 하나의 검사 기판에 장착될 수 있다.
반도체 소자 패키지(220)의 전기적 특성 검사를 수행한 후, 반도체 소자 패 키지(220)가 실장된 반도체 소자 패키지 실장용 인쇄 회로 기판(210)을 규격화된 볼 아웃 구조를 갖는 시스템 기판 상에 실장한다. 시스템 기판은 하부 기판(230)과 동일한 구조를 가질 수 있다. 반도체 소자 패키지 실장용 인쇄 회로 기판(210)의 하부면에 제공된 하부 솔더 볼들(212l)은 하부 기판(230)의 규격화된 하부 기판용 상부 솔더 볼들(232u)의 구조와 동일할 수 있다. 이에 따라, 반도체 소자 패키지(220)가 규격화된 하나의 시스템 기판에 실장될 수 있다.
도 6을 참조하면, 반도체 소자 패키지(320)는 반도체 칩(324), 반도체 칩(324)이 실장된 반도체 칩 실장용 인쇄 회로 기판(322), 반도체 칩(324)과 반도체 칩 실장용 인쇄 회로 기판(322)을 전기적으로 연결하는 반도체 칩용 솔더 볼들(325), 반도체 칩(324)이 실장된 반도체 칩 실장용 인쇄 회로 기판(322)의 상부를 봉지하는 몰딩 물질(326) 및 반도체 칩 실장용 인쇄 회로 기판(322)의 하부면에 제공된 반도체 소자 패키지 실장용 솔더 볼들(328)을 포함한다. 반도체 칩(324)은 플립-칩 패키지 형태로 반도체 칩 실장용 인쇄 회로 기판(322)에 실장될 수 있다.
반도체 소자 패키지 실장용 인쇄 회로 기판(310)은 상부면에 제공된 상부 솔더 볼들(312u) 및 하부면에 제공된 하부 솔더 볼들(312l)을 포함한다.
반도체 소자 패키지 실장용 인쇄 회로 기판(310) 상에 반도체 소자 패키지(320)를 실장한다. 반도체 소자 패키지(320)와 반도체 소자 패키지 실장용 인쇄 회로 기판(310)은 반도체 소자 패키지 실장용 솔더 볼들(328) 및 상부 솔더 볼들(312u)의 접합(312u+328)에 의해 전기적으로 연결될 수 있다.
반도체 소자 패키지(320)가 실장된 반도체 소자 패키지 실장용 인쇄 회로 기 판(310)을 규격화된 볼 아웃 구조를 갖는 검사 기판에 장착한다. 검사 기판은 하부 기판(330)과 동일한 구조를 가질 수 있다. 반도체 소자 패키지 실장용 인쇄 회로 기판(310)의 하부면에 제공된 하부 솔더 볼들(312l)은 하부 기판(330)의 규격화된 하부 기판용 상부 솔더 볼들(332u)의 구조와 동일할 수 있다. 반도체 소자 패키지 실장용 인쇄 회로 기판(310)의 하부 솔더 볼들(312l)을 통해 반도체 소자 패키지(320)의 전기적 특성 검사를 수행할 수 있다. 이에 따라, 반도체 소자 패키지(320)가 규격화된 하나의 검사 기판에 장착될 수 있다.
반도체 소자 패키지(320)의 전기적 특성 검사를 수행한 후, 반도체 소자 패키지(320)가 실장된 반도체 소자 패키지 실장용 인쇄 회로 기판(310)을 규격화된 볼 아웃 구조를 갖는 시스템 기판 상에 실장한다. 시스템 기판은 하부 기판(330)과 동일한 구조를 가질 수 있다. 반도체 소자 패키지 실장용 인쇄 회로 기판(310)의 하부면에 제공된 하부 솔더 볼들(312l)은 하부 기판(330)의 규격화된 하부 기판용 상부 솔더 볼들(332u)의 구조와 동일할 수 있다. 이에 따라, 반도체 소자 패키지(320)가 규격화된 하나의 시스템 기판에 실장될 수 있다.
도 7을 참조하면, 반도체 소자 패키지(420)는 반도체 칩(424), 반도체 칩(424)이 실장된 반도체 칩 실장용 인쇄 회로 기판(422), 반도체 칩(424)과 반도체 칩 실장용 인쇄 회로 기판(422)을 전기적으로 연결하는 랜드들(land, 425), 반도체 칩(424)이 실장된 반도체 칩 실장용 인쇄 회로 기판(422)의 상부를 봉지하는 몰딩 물질(426) 및 반도체 칩 실장용 인쇄 회로 기판(422)의 하부면에 제공된 반도체 소자 패키지 실장용 솔더 볼들(428)을 포함한다. 반도체 칩(424)은 랜드 그리드 어레이 패키지 형태로 반도체 칩 실장용 인쇄 회로 기판(422)에 실장될 수 있다. 설명되지 않은 도면 부호 425lo는 랜드 오픈 영역(land open region, 425lo)이다.
반도체 소자 패키지 실장용 인쇄 회로 기판(410)은 상부면에 제공된 상부 솔더 볼들(412u) 및 하부면에 제공된 하부 솔더 볼들(412l)을 포함한다.
반도체 소자 패키지 실장용 인쇄 회로 기판(410) 상에 반도체 소자 패키지(420)를 실장한다. 반도체 소자 패키지(420)와 반도체 소자 패키지 실장용 인쇄 회로 기판(410)은 반도체 소자 패키지 실장용 솔더 볼들(428) 및 상부 솔더 볼들(412u)의 접합(412u+428)에 의해 전기적으로 연결될 수 있다.
반도체 소자 패키지(420)가 실장된 반도체 소자 패키지 실장용 인쇄 회로 기판(410)을 규격화된 볼 아웃 구조를 갖는 검사 기판에 장착한다. 검사 기판은 하부 기판(430)과 동일한 구조를 가질 수 있다. 반도체 소자 패키지 실장용 인쇄 회로 기판(410)의 하부면에 제공된 하부 솔더 볼들(412l)은 하부 기판(430)의 규격화된 하부 기판용 상부 솔더 볼들(432u)의 구조와 동일할 수 있다. 반도체 소자 패키지 실장용 인쇄 회로 기판(410)의 하부 솔더 볼들(412l)을 통해 반도체 소자 패키지(420)의 전기적 특성 검사를 수행할 수 있다. 이에 따라, 반도체 소자 패키지(420)가 규격화된 하나의 검사 기판에 장착될 수 있다.
반도체 소자 패키지(420)의 전기적 특성 검사를 수행한 후, 반도체 소자 패키지(420)가 실장된 반도체 소자 패키지 실장용 인쇄 회로 기판(410)을 규격화된 볼 아웃 구조를 갖는 시스템 기판 상에 실장한다. 시스템 기판은 하부 기판(430)과 동일한 구조를 가질 수 있다. 반도체 소자 패키지 실장용 인쇄 회로 기판(410)의 하부면에 제공된 하부 솔더 볼들(412l)은 하부 기판(430)의 규격화된 하부 기판용 상부 솔더 볼들(432u)의 구조와 동일할 수 있다. 이에 따라, 반도체 소자 패키지(420)가 규격화된 하나의 시스템 기판에 실장될 수 있다.
도 8을 참조하면, 반도체 소자 패키지(520)는 반도체 칩(524), 반도체 칩(524)과 반도체 칩 실장용 인쇄 회로 기판(522)을 전기적으로 연결하는 리드들(lead, 525), 반도체 칩(524)의 전면과 리드들(525)의 일부를 봉지하는 몰딩 물질(526) 및 반도체 칩 실장용 인쇄 회로 기판(522)의 하부면에 제공된 반도체 소자 패키지 실장용 솔더 볼들(528)을 포함한다. 반도체 칩(524)은 리드 프레임 패키지 형태로 반도체 칩 실장용 인쇄 회로 기판(522)에 실장될 수 있다.
반도체 소자 패키지 실장용 인쇄 회로 기판(510)은 상부면에 제공된 상부 솔더 볼들(512u) 및 하부면에 제공된 하부 솔더 볼들(512l)을 포함한다.
반도체 소자 패키지 실장용 인쇄 회로 기판(510) 상에 반도체 소자 패키지(520)를 실장한다. 반도체 소자 패키지(520)와 반도체 소자 패키지 실장용 인쇄 회로 기판(510)은 반도체 소자 패키지 실장용 솔더 볼들(528) 및 상부 솔더 볼들(512u)의 접합(512u+528)에 의해 전기적으로 연결될 수 있다.
반도체 소자 패키지(520)가 실장된 반도체 소자 패키지 실장용 인쇄 회로 기판(510)을 규격화된 볼 아웃 구조를 갖는 검사 기판에 장착한다. 검사 기판은 하부 기판(530)과 동일한 구조를 가질 수 있다. 반도체 소자 패키지 실장용 인쇄 회로 기판(510)의 하부면에 제공된 하부 솔더 볼들(512l)은 하부 기판(530)의 규격화된 하부 기판용 상부 솔더 볼들(532u)의 구조와 동일할 수 있다. 반도체 소자 패키지 실장용 인쇄 회로 기판(510)의 하부 솔더 볼들(512l)을 통해 반도체 소자 패키지(520)의 전기적 특성 검사를 수행할 수 있다. 이에 따라, 반도체 소자 패키지(520)가 규격화된 하나의 검사 기판에 장착될 수 있다.
반도체 소자 패키지(520)의 전기적 특성 검사를 수행한 후, 반도체 소자 패키지(520)가 실장된 반도체 소자 패키지 실장용 인쇄 회로 기판(510)을 규격화된 볼 아웃 구조를 갖는 시스템 기판 상에 실장한다. 시스템 기판은 하부 기판(530)과 동일한 구조를 가질 수 있다. 반도체 소자 패키지 실장용 인쇄 회로 기판(510)의 하부면에 제공된 하부 솔더 볼들(512l)은 하부 기판(530)의 규격화된 하부 기판용 상부 솔더 볼들(532u)의 구조와 동일할 수 있다. 이에 따라, 반도체 소자 패키지(520)가 규격화된 하나의 시스템 기판에 실장될 수 있다.
상기한 본 발명의 실시예들에 따른 다양한 형태의 반도체 칩 패키지를 포함하는 반도체 소자 패키지에 대응되는 상부면 볼 아웃 구조와 규격화된 하부면 볼 아웃 구조를 갖는 반도체 소자 패키지 실장용 인쇄 회로 기판이 제공됨으로써, 다양한 형태의 반도체 소자 패키지의 하부면 볼 아웃 구조를 통합할 수 있다. 이에 따라, 반도체 소자 패키지를 검사하는 비용 및 시간을 절감하는 동시에, 반도체 소자 패키지를 제조하는 공정의 단순화 및 수율을 향상시킬 수 있는 반도체 소자 패키지 실장용 인쇄 회로 기판 및 이를 이용한 반도체 소자 패키지 검사 및 제조 방법이 제공될 수 있다.
상술한 바와 같이, 본 발명에 따르면 다양한 형태의 반도체 소자 패키지에 대응되는 상부면 볼 아웃 구조와 규격화된 하부면 볼 아웃 구조를 갖는 반도체 소자 패키지 실장용 인쇄 회로 기판이 제공됨으로써, 규격화된 하나의 시스템 기판에 실장될 수 있는 반도체 소자 패키지 실장용 인쇄 회로 기판을 제공할 수 있다. 이에 따라, 다양한 형태의 반도체 소자 패키지의 하부면 볼 아웃 구조가 통합될 수 있다.
또한, 본 발명에 따르면 다양한 형태의 반도체 소자 패키지에 대응되는 상부면 볼 아웃 구조와 규격화된 하부면 볼 아웃 구조를 갖는 반도체 소자 패키지 실장용 인쇄 회로 기판이 제공됨으로써, 규격화된 하나의 검사 기판에 실장될 수 있는 반도체 소자 패키지 실장용 인쇄 회로 기판을 제공할 수 있다. 이에 따라, 반도체 소자 패키지를 검사하는 비용 및 시간이 절감될 수 있다.
이에 더하여, 본 발명에 따르면 다양한 형태의 반도체 소자 패키지에 대응되는 상부면 볼 아웃 구조와 규격화된 하부면 볼 아웃 구조를 갖는 반도체 소자 패키지 실장용 인쇄 회로 기판이 제공됨으로써, 규격화된 하나의 시스템 기판에 실장될 수 있는 반도체 소자 패키지 실장용 인쇄 회로 기판을 제공할 수 있다. 이에 따라, 반도체 소자 패키지를 제조하는 공정의 단순화 및 수율이 향상된 반도체 패키지 제조 방법을 제공할 수 있다.

Claims (8)

  1. 반도체 소자 패키지가 실장되는 상부면과, 하부 기판이 실장되는 하부면을 포함하고;
    상기 상부면은 상기 반도체 소자 패키지의 볼 어레이와 동일한 상부 볼 아웃 구조를 포함하고, 상기 하부면은 상기 하부 기판의 볼 아웃 구조와 동일한 하부 볼 아웃 구조를 포함하는 것을;
    특징으로 하는 반도체 소자 패키지 실장용 인쇄 회로 기판.
  2. 제 1항에 있어서,
    상기 반도체 소자 패키지는 파인 피치 볼 그리드 어레이 패키지, 보드 온 칩 패키지, 플립-칩 패키지, 랜드 그리드 어레이 패키지 및 리드 프레임 패키지 중에서 선택된 하나인 것을 특징으로 하는 반도체 소자 패키지 실장용 인쇄 회로 기판.
  3. 제 1항에 있어서,
    상기 하부 기판은 상기 반도체 소자 패키지의 전기적 특성 검사를 위한 검사 기판인 것을 특징으로 하는 반도체 소자 패키지 실장용 인쇄 회로 기판.
  4. 제 1항에 있어서,
    상기 하부 기판은 상기 반도체 소자 패키지 실장용 인쇄 회로 기판이 실장되는 시스템 기판인 것을 특징으로 하는 반도체 소자 패키지 실장용 인쇄 회로 기판.
  5. 볼 어레이를 갖는 반도체 소자 패키지를 제공하는 것;
    상기 반도체 소자 패키지의 상기 볼 어레이와 동일한 상부 볼 아웃 구조를 갖는 반도체 소자 패키지 실장용 인쇄 회로 기판 상에 상기 반도체 소자 패키지를 실장하는 것;
    상기 반도체 소자 패키지가 실장된 상기 반도체 소자 패키지 실장용 인쇄 회로 기판을 검사 기판에 장착하는 것; 및
    상기 반도체 소자 패키지 실장용 인쇄 회로 기판의 하부 볼 아웃 구조를 통해 상기 반도체 소자 패키지를 검사하는 것을 포함하되;
    상기 반도체 소자 패키지 실장용 인쇄 회로 기판의 상기 하부 볼 아웃 구조는 상기 검사 기판의 볼 아웃 구조와 동일한 것을 특징으로 하는 반도체 소자 패키지 검사 방법.
  6. 제 5항에 있어서,
    상기 반도체 소자 패키지는 파인 피치 볼 그리드 어레이 패키지, 보드 온 칩 패키지, 플립-칩 패키지, 랜드 그리드 어레이 패키지 및 리드 프레임 패키지 중에서 선택된 하나인 것을 특징으로 하는 반도체 소자 패키지 검사 방법.
  7. 볼 어레이를 갖는 반도체 소자 패키지를 제공하는 것;
    상기 반도체 소자 패키지의 상기 볼 어레이와 동일한 상부 볼 아웃 구조를 갖는 반도체 소자 패키지 실장용 인쇄 회로 기판 상에 상기 반도체 소자 패키지를 실장하는 것; 및
    상기 반도체 소자 패키지가 실장된 상기 반도체 소자 패키지 실장용 인쇄 회로 기판을 시스템 기판에 실장하는 것을 포함하되;
    상기 반도체 소자 패키지 실장용 인쇄 회로 기판의 하부 볼 아웃 구조는 상기 시스템 기판의 볼 아웃 구조와 동일한 것을 특징으로 하는 반도체 소자 패키지 제조 방법.
  8. 제 7항에 있어서,
    상기 반도체 소자 패키지는 파인 피치 볼 그리드 어레이 패키지, 보드 온 칩 패키지, 플립-칩 패키지, 랜드 그리드 어레이 패키지 및 리드 프레임 패키지 중에서 선택된 하나인 것을 특징으로 하는 반도체 소자 패키지 제조 방법.
KR1020060109131A 2006-11-06 2006-11-06 반도체 소자 패키지 실장용 인쇄 회로 기판 및 이를 이용한반도체 소자 패키지 검사 및 제조 방법 KR100816757B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060109131A KR100816757B1 (ko) 2006-11-06 2006-11-06 반도체 소자 패키지 실장용 인쇄 회로 기판 및 이를 이용한반도체 소자 패키지 검사 및 제조 방법
US11/935,119 US20080105869A1 (en) 2006-11-06 2007-11-05 Printed circuit board for mounting semiconductor device package, and method of testing and fabricating semiconductor device package using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060109131A KR100816757B1 (ko) 2006-11-06 2006-11-06 반도체 소자 패키지 실장용 인쇄 회로 기판 및 이를 이용한반도체 소자 패키지 검사 및 제조 방법

Publications (1)

Publication Number Publication Date
KR100816757B1 true KR100816757B1 (ko) 2008-03-25

Family

ID=39358979

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060109131A KR100816757B1 (ko) 2006-11-06 2006-11-06 반도체 소자 패키지 실장용 인쇄 회로 기판 및 이를 이용한반도체 소자 패키지 검사 및 제조 방법

Country Status (2)

Country Link
US (1) US20080105869A1 (ko)
KR (1) KR100816757B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09214088A (ja) * 1996-01-31 1997-08-15 Sumitomo Kinzoku Electro Device:Kk セラミック基板のプリント配線基板への実装構造
JPH10247706A (ja) 1997-03-05 1998-09-14 Sumitomo Kinzoku Electro Device:Kk ボールグリッドアレイパッケージ
JPH1167988A (ja) 1996-10-17 1999-03-09 Ngk Spark Plug Co Ltd 配線基板構造物及び配線基板
JP2001203435A (ja) 2000-01-21 2001-07-27 Ibiden Co Ltd ボールグリッドアレイ型パッケージの接続構造

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5710071A (en) * 1995-12-04 1998-01-20 Motorola, Inc. Process for underfilling a flip-chip semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09214088A (ja) * 1996-01-31 1997-08-15 Sumitomo Kinzoku Electro Device:Kk セラミック基板のプリント配線基板への実装構造
JPH1167988A (ja) 1996-10-17 1999-03-09 Ngk Spark Plug Co Ltd 配線基板構造物及び配線基板
JPH10247706A (ja) 1997-03-05 1998-09-14 Sumitomo Kinzoku Electro Device:Kk ボールグリッドアレイパッケージ
JP2001203435A (ja) 2000-01-21 2001-07-27 Ibiden Co Ltd ボールグリッドアレイ型パッケージの接続構造

Also Published As

Publication number Publication date
US20080105869A1 (en) 2008-05-08

Similar Documents

Publication Publication Date Title
KR101022907B1 (ko) 마이크로 전자 장치, 적층된 마이크로 전자 장치, 그러한 장치를 제조하는 방법
US6214641B1 (en) Method of fabricating a multi-chip module
US6815251B1 (en) High density modularity for IC's
KR100270888B1 (ko) 노운 굿 다이 제조장치
US7808092B2 (en) Semiconductor device with a plurality of ground planes
US5721496A (en) Method and apparatus for leak checking unpackaged semiconductor dice
US6177722B1 (en) Leadless array package
KR100585142B1 (ko) 범프 테스트를 위한 플립 칩 반도체 패키지 및 그 제조방법
US7952186B2 (en) Semiconductor package land grid array substrate and plurality of first and second electrodes
KR100816757B1 (ko) 반도체 소자 패키지 실장용 인쇄 회로 기판 및 이를 이용한반도체 소자 패키지 검사 및 제조 방법
US8871532B2 (en) Method of manufacturing semiconductor device
KR20100075108A (ko) Ｑｆｐ 패키지 테스트용 범용 리셉터클
US8421206B2 (en) Semiconductor device and connection checking method for semiconductor device
JP2006080564A (ja) 半導体装置のパッケージ構造
KR100216992B1 (ko) 복수의 전원배선이 형성된 검사용 기판
KR20090058862A (ko) 반도체 패키지 테스트 보드
KR100442054B1 (ko) 볼 그리드 어레이 타입 반도체 패키지 검사용 소켓
JP4303772B2 (ja) 半導体パッケージ
JP2000216297A (ja) 半導体装置およびその製造方法
KR20070056670A (ko) 반도체 웨이퍼 검사용 본딩 패드
JP4388989B2 (ja) 半導体チップマウント封止サブ基板
KR100258350B1 (ko) 슈퍼 bga 반도체패키지
KR100489476B1 (ko) 엠씨엠 볼 그리드 어레이 패키지 제조방법
KR100876964B1 (ko) 반도체 패키지 제조용 테스트 보드
KR20050013774A (ko) 비지에이 패키지 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee