KR20090058862A - 반도체 패키지 테스트 보드 - Google Patents

Abstract

본 발명은 반도체 패키지 테스트 보드에 관한 것으로서, 더욱 상세하게는 다수의 입출력 패드가 데이지 체인(Daisy Chain) 구조로 형성된 보드로 구성됨으로써, 각 입출력 패드 사이의 간격과 동일한 크기의 볼 피치를 구비한 다수의 반도체 패키지들에 대한 신뢰성 및 가혹 테스트시 공유하여 사용할 수 있는 반도체 패키지 테스트 보드에 관한 것이다.

이를 위해, 본 발명은 가로 및 세로 방향으로 등간격을 이루며 배열되는 다수의 입출력 패드가 형성된 보드로 이루어지고, 다수의 입출력 패드중 2개를 전기 전도 가능하게 연결되는 한 쌍을 이루게 하되, 이 전기 전도 가능하게 연결된 한 쌍의 입출력 패드가 바깥쪽부터 중심부까지 시계 또는 반시계 방향으로 굴곡 배열되는 반도체 패키지 테스트 보드를 제공한다.

반도체 패키지, 테스트 보드, 볼 피치, 데이지 체인, 신뢰성, 입출력 패드, 와이어링

Description

반도체 패키지 테스트 보드{Semiconductor package test board}

본 발명은 반도체 패키지 테스트 보드에 관한 것으로서, 더욱 상세하게는 다수의 입출력 패드가 데이지 체인(Daisy Chain) 구조로 형성된 보드로 구성됨으로써, 각 입출력 패드 사이의 간격과 동일한 볼 피치를 갖는 다수의 반도체 패키지들에 대한 신뢰성 및 내구성 테스트를 용이하게 실시할 수 있도록 한 반도체 패키지 테스트 보드에 관한 것이다.

일반적으로 반도체 패키지는 그 종류에 따라 수지밀봉 패키지, TCP(Tape Carrier Package) 패키지, 글래스밀봉 패키지, 금속밀봉 패키지 등이 있다.

이와 같은 반도체 패키지는 실장방법에 따라 삽입형과 표면실장(Surface Mount Technology, SMT)형으로 분류하게 되는데, 삽입형으로서 대표적인 것은 DIP(Dual In-line Package), PGA(Pin Grid Array) 등이 있고, 표면실장형으로서 대표적인 것은 QFP(Quad Flat Package), PLCC(Plastic Leaded Chip Carrier), CLCC(Ceramic LeadedChip Carrier), BGA(Ball Grid Array) 등이 있다.

상기와 같은 반도체 패키지는 패키지 자체로서 구동력을 갖는 것이 아니라 각종 전자장비의 마더보드 등에 부착되어 전기신호가 입출력됨으로써 구동된다.

이러한 반도체 패키지는 제조된 후 여러 가지 테스트를 거치게 되는데, 통상 신뢰성 테스트를 거친 반도체 패키지는 계속해서 보드 레벨 테스트를 거치게 된다.

이때, 상기 신뢰성 테스트는 반도체 패키지를 개별적으로 테스트하여 각각의 반도체 패키지의 불량 여부를 테스트하는 방법이며, 상기 보드 레벨 테스트는 시스템 보드에 반도체 패키지를 실장했을 때 다른 회로 소자들과 조화를 이루어 정상적으로 동작하는지를 테스트하는 방법이다.

구체적으로, 상기 신뢰성 테스트는 테스트 보드에 안착된 반도체 패키지에 가혹한 물리적 외부 충격이나 열을 가하여 반도체 패키지가 전기적 신호에 대해 단락되는지 여부를 판단하는 테스트를 말한다.

특히, 반도체 패키지에 대한 신뢰성 테스트는 테스트 장비에 연결된 테스트 보드 위에 반도체 패키지가 장착된 상태에서 수행되는데, 상기 테스트 보드는 소켓 실장형 테스트 보드가 사용되기도 한다.

한편, 최근에 반도체 제품의 추이가 주문형으로 바뀌어 가면서 다양한 기능과 다양한 종류의 반도체 패키지가 증가하고 있다.

이에 따라, 반도체 패키지의 신뢰성 테스트시 여러 가지 종류의 소켓과 테스트 보드의 사용은 필연적이어서 테스트 보드의 제작에 따른 비용과 시간의 손실도 점차 증가하고 있다.

즉, 종래에는 1개의 테스트 보드에 한 가지 종류의 소켓만 실장될 수 있게끔 되어 있어 여러 가지 타입의 반도체 패키지들을 테스트하기 위해서는 반도체 패키지의 타입별로 각각에 적합한 테스트 보드들을 필요로 한다.

예를 들어, QFP(Quad Flat Package) 타입의 반도체 패키지와 BGA(Ball Grid Array) 타입의 반도체 패키지는 서로 다른 종류의 테스트 보드를 사용하여 신뢰성 테스트를 수행해야만 한다.

이는 반도체 패키지의 타입에 따라 소켓의 핀 개수(핀 타입)가 달라지고, 소켓의 핀들이 삽입되는 테스트 보드의 소켓 핀 홀 개수가 달라지기 때문이다.

따라서, 종래에는 반도체 패키지의 신뢰성 테스트시 반도체 패키지의 타입에 따라 그에 적합한 소켓과 테스트 보드를 별도로 제작해야 하기 때문에 테스트 비용과 시간이 과다하게 소요되는 문제점이 있었다.

본 발명은 상기와 같은 점을 감안하여 기존의 반도체 패키지용 테스트 보드의 구조를 개선한 것으로서, 다수의 입출력 패드가 데이지 체인 구조로 형성된 테스트 보드에 서로 같은 볼 피치를 갖는 패키지들중 어떤 것이든 실장하여 각 반도체 패키지에 대한 신뢰성 및 내구성을 테스트함으로써, 각 반도체 패키지에 대한 신뢰성 및 내구성 테스트의 신뢰도를 높일 수 있고, 또한, 볼 피치가 서로 다른 패키지를 공유 가능하게 제작함에 따라 기존에 개별적으로 제작하는데 소요되던 비용 및 시간을 절감시킬 수 있는 반도체 패키지 테스트 보드를 제공하는데 그 목적이 있다.

상기한 목적을 달성하기 위한 본 발명은

반도체 패키지에 융착된 솔더볼이 안착되도록 가로 및 세로 방향으로 등간격을 이루며 배열되는 다수의 입출력 패드가 형성된 테스트 보드 영역과;

상기 반도체 패키지에 대한 신호 교환 테스트를 하기 위해 형성되는 전기신호 테스트 영역;

을 포함하는 보드로 구성하되,

상기 다수의 입출력 패드중 2개를 전기 전도 가능하게 연결되는 한 쌍을 이루게 하되, 이 전기 전도 가능하게 연결된 한 쌍의 입출력 패드가 바깥쪽부터 중심 부까지 시계 또는 반시계 방향으로 굴곡 배열되는 것을 특징으로 한다.

또한, 상기 각 입출력 패드의 간격은 상기 테스트 보드 영역에 안착되는 반도체 패키지의 볼 피치와 동일한 것을 특징으로 한다.

또한, 상기 전기신호 테스트 영역은 상기 테스트 보드 영역의 양측에 형성되는 프로브 패드로 구성하되, 상기 프로브 패드는 상기 입출력 패드와 통전 가능하게 연결시킨 것을 특징으로 한다.

이상에서 본 바와 같이 본 발명에 따른 반도체 패키지 테스트 보드는 다음과 같은 효과를 제공한다.

1)보드상의 입출력 패드가 데이지 체인 구조로 형성된 테스트 보드를 사용하여 볼 피치가 동일한 반도체 패키지의 신뢰성 테스트시 테스트 보드를 공유함으로써, 각 반도체 패키지에 따른 테스트 보드를 제작하는데 소요되는 비용을 절감시킨다.

2)신뢰성 테스트가 완료된 반도체 패키지를 프로브 패드에 안착시킨후 반도체 패키지의 볼 사이를 다양한 구조로 와이어링함으로써, 복합 배열 구조로 형성된 반도체 패키지에 대해서도 전기적 신호 테스트를 할 수 있다.

3)반도체 패키지에 대한 신뢰성 테스트의 효율성을 증대시켜 보다 완성도 높은 반도체 패키지를 제작할 수 있는 효과가 있다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함한다. 본 출원에서, “포함하다” 또는 “가지다” 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들의 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명한다.

첨부한 도 1a는 본 발명의 일 실시예에 따른 테스트 보드 영역의 평면도이고, 도 1b는 도 1a의 반도체 패키지 장착도이고, 도 1c는 도 1b의 측단면도이고, 도 2a는 본 발명의 다른 실시예에 따른 평면도이고, 도 2b는 도 2a의 반도체 패키지 장착도이고, 도 2c는 도 2b의 측단면도이고, 도 3은 본 발명에 따른 테스트 보드의 개시도이다.

도 1a 내지 도 3에서 도시한 바와 같이, 본 발명은 가로 및 세로 방향으로 등간격을 이루며 배열되는 다수의 입출력 패드(110)가 형성된 테스트 보드 영역(10)과, 반도체 패키지에 대한 신호 교환 테스트를 하기 위해 형성되는 전기신호 테스트 영역(300)으로 이루어진 테스트 보드를 제공한다.

또한, 일정 규격의 보드(100)상에 복수의 입출력 패드(110)가 동일한 간격으로 형성되고, 2개의 입출력 패드(110)가 한 쌍을 이루어 와이어링(120)되어 상기 보드(100)의 상면에 반도체 패키지(200)가 안착된 상태에서 신뢰성 테스트를 할 수 있는 반도체 패키지 테스트 보드를 제공한다.

우선, 본 발명에 따른 반도체 패키지 테스트 보드에 있어서, 테스트 보드 영역을 먼저 살펴보기로 한다.

상기 보드(100)는 일정한 규격의 사각 기판으로 형성되되, 그 크기는 보드(100)에 마운팅되는 반도체 패키지(200)의 크기에 따라 달라지는바, 대량으로 생산되는 반도체 패키지(200)의 크기에 맞게 보드의 크기를 표준화하는 것이 바람직하다.

또한, 상기 보드(100)는 반도체 패키지가 실제 사용되는 전자장비의 마더보드와 동일한 재질로 형성되어 반도체 패키지에 대한 신뢰성 테스트의 정확도를 높이게 된다.

특히, 테스트 보드 영역(10)에 대한 보드(100)에는 도 1a에서 도시한 바와 같이, 상하로 관통된 다수의 입출력 패드(110)가 등간격으로 형성되어 반도체 패키지 제작 공정에서 최종으로 기판 하부에 장착된 솔더볼(230)이 안착될 수 있도록 한다.

상기 입출력 패드(110)는 원형홀 형상으로 이루어지되, 그 크기는 볼(230)의 직경보다 작게 형성되어 반도체 패키지가 보드(100)에 안착시 볼(230)이 입출력 패드(110)를 완전히 관통하지 못하도록 한다.

그리고, 각 입출력 패드(110) 사이의 간격은 도 1a 및 도 2a에서 도시한 바와 같이, 가로 및 세로 방향으로 일정하게 형성되되, 그 간격의 크기는 반도체 패 키지(200)의 볼 피치와 동일한 값으로 설계되어 반도체 패키지 하부에 형성된 다수의 볼(230)이 각기 대응되는 입출력 패드(110)에 위치 오차없이 안착될 수 있도록 한다.

이때, 반도체 패키지의 볼 피치는 0.3~1.27mm의 범위(통상 0.5mm, 0.65mm, 0.8mm, 1.00mm, 1.27mm)에서 형성되는바, 입출력 패드(110) 사이의 간격은 상기 볼 피치와 동일 범위인 0.3mm 이상 1.27mm 이하로 이루어지는 것이 바람직하다.

따라서, 다수의 입출력 패드(110)가 일정 간격(예를 들어, 0.5mm)으로 배열되도록 제작된 테스트 보드 영역(10)은 이 간격과 동일한 볼 피치(0.5mm)를 구비하는 반도체 패키지의 전용 테스트 보드에 사용됨으로써, 볼 피치가 동일한 반도체 패키지의 신뢰성 테스트시 상기 테스트 보드를 계속해서 공유할 수 있게 된다.

또한, 상기 다수의 입출력 패드(110)중 2개는 한 쌍을 이루어 전기 전도 가능하도록 와이어링(120)되되, 도 1a 및 도 2a의 실선으로 나타낸 바와 같이, 하나 걸러 하나씩 형성(Daisy Chain)되어 와이어링(120)된 입출력 패드(110)에 안착되는 볼(230) 사이에 전기적 신호가 소통될 수 있도록 한다.

여기서, 보드(100)에 실장되는 반도체 패키지(200)는 도 1b 및 도 2b의 점선으로 나타낸 구간(220)(보드에 와이어링(120)되지 않은 구간)에서 반도체 패키지 볼(230)이 와이어링(220)된다.

구체적으로, 도 1c에서 도시한 바와 같이, 솔더볼(230)의 하부에는 보드의 입출력 패드(110) 사이가 와이어링(120)되고 상부에는 반도체 패키지의 볼(230) 장착부 사이가 와이어링(220)된다.

즉, 다수의 볼(230)이 번갈아 가면서 보드(100) 또는 반도체 패키지 (200)를 통해 연결되어 데이지 체인(Daisy Chain) 구조를 이루게 된다.

덧붙여, 본 발명에 따른 테스트 보드 영역(10)은 시작점인 좌측 최하단의 입출력 패드(도 1a의 F2위치 입출력 패드)로부터 시계 반대 방향으로 굴곡 배열되어 끝점인 중심 입출력 패드(도 1a의 C4위치 입출력 패드)까지 하나 걸러 하나씩 와이어링(120)된다.

또한, 상기 입출력 패드(110)의 와이어링(120)은 좌측 최하단 입출력 패드로부터 시작하여 중심 입출력 패드까지 시계 방향으로 굴곡 배열되는 것도 가능하다.

이때, 반도체 패키지 또한 좌측 최하단의 볼(도 1b의 E2위치 볼)을 시작으로 시계 또는 반시계 방향으로 이동하여 중심의 볼(도 1b의 C3위치 볼)까지 와이어링(220)되되, 상기 테스트 보드의 와이어링 구간(120)과 겹치지 않도록 형성된다.

바람직한 일 실시예에 있어서, 본 발명에 따른 테스트 보드 영역(10)은 도 1b에서 도시한 바와 같이, 볼 배열수가 짝수로 형성되는 반도체 패키지용 테스트 보드로서, 예를 들어, 6×6으로 배열된 입출력 패드(110)를 구비하여 볼(230)이 4×4로 배열된 반도체 패키지(200)가 중앙의 입출력 패드(110)(4×4)에 실장될 수 있도록 한다.

이때, 상기 테스트 보드의 시작점인 입력 단자는 도 1b에 도시한 E2 지점의 입출력 패드(110)에 안착되는 볼(230)이 되고, 끝점인 출력 단자는 C3 지점의 입출력 패드(110)에 안착되는 볼(230)이 된다.

바람직한 다른 실시예의 테스트 보드 영역(10)은 도 2a에서 도시한 바와 같 이, 볼 배열수가 홀수로 형성되는 반도체 패키지용 테스트 보드로서, 예를 들어, 볼 배열수가 5×5인 반도체 패키지는 7×7로 입출력 패드(110)가 배열된 보드의 중앙에 마운팅되도록 한다.

다음으로, 본 발명에 따른 반도체 패키지 테스트 보드에 있어서, 전기신호 테스트 영역을 살펴보기로 한다.

도 3에서 도시한 바와 같이, 상기 전기신호 테스트 영역(300)은 반도체 패키지에 대한 신호 교환 테스트를 하기 위해 형성된 영역으로서, 테스트 보드 영역(10)의 양측에 형성되는 프로브 패드(310)로 이루어지되, 이 프로브 패드(310)는 입출력 패드(110)와 통전 가능하게 연결된다.

예를 들어, 테스트 보드 영역(10)에 안착된 반도체 패키지의 시작점 위치(도 1b의 E2)에 형성된 볼(230)과 끝점 위치(도 1b의 C3)의 볼(230)을 도 3에서 나타낸 프로브 패드(310)에 와이어링함으로써, 프로브 패드(310)를 이용한 전기 신호 테스트시 각각 입력 및 출력 단자로 사용된다.

또한, 상기 프로브 패드(310)를 이용하여 반도체 패키지 하부에 형성된 볼을 다양한 구조로 연결하는 점퍼링(Jumpering)을 통해, 상기 테스트 보드 영역(10)에서의 풀 어레이 배열(반도체 패키지의 볼이 하나의 선으로 연결)과 차별화되는 불규칙한 데이지 체인을 구성할 수 있게 된다.

따라서, 상기 프로브 패드(310)에서는 솔더볼이 복잡한 구조로 연결된 반도체 패키지에 대한 전기신호 교환 테스트가 실시될 수 있도록 한다.

이하, 본 발명에 따른 테스트 보드를 사용하여 반도체 패키지를 신뢰성 테스 트하는 과정을 설명하기로 한다.

우선, 보드(100)상에 형성된 다수의 입출력 패드(110)를 데이지 체인 구조로 와이어링(120)하여 한 쌍을 이루는 2개의 입출력 패드(110)간에 전기적 소통이 될 수 있도록 한다.

이후, 볼 배열수에 따라 반도체 패키지(200)를 구분한뒤 짝수형 또는 홀수형 테스트 보드 영역(10)에 마운팅하되, 이때, 반도체 패키지 볼(230)은 테스트 보드 영역(10)에서 와이어링된 구간(120)과 겹치지 않는 위치에서 2개의 볼(230) 상부가 와이어링(220)된다.

다음으로, 반도체 패키지(200)가 실장된 테스트 보드 영역(10)에 가혹한 열 또는 압력을 가한후 반도체 패키지의 시작점 볼(도 1b의 E2)에서 끝점 볼(도 1b의 C3)까지 전기적 신호가 소통되는지 여부(단락 여부)를 테스터기 등을 통해 확인하게 된다.

여기서, 전기적 신호의 단락은 주로 도 1c 및 2c에서 나타낸 볼(230)과 반도체 패키지 기판(210)간의 접점이 누락되거나 볼(230)과 입출력 패드(110) 사이가 분리되는 것에 기인한다.

따라서, 상기의 신뢰성 테스트를 통해 반도체 패키지의 결함 위치를 체크한후, 단락의 요인이 될 수 있는 위험인자를 고려하여 반도체 패키지를 제작하거나 또는 완성된 반도체 패키지를 마더보드에 실장함로써, 보다 완성도 높은 반도체 패키지 제품을 생산할 수 있게 된다.

이와 같이, 본 발명은 일정 규격의 보드(100)에 다수의 입출력 패드(110)가 가로 세로 등간격으로 형성되고, 이 입출력 패드(110)중 2개가 한 쌍을 이루어 좌측 하단부터 중심까지 시계 또는 반시계 방향으로 와이어링(120)됨으로써, 입출력 패드(110)의 간격과 동일한 크기의 볼 피치를 갖는 반도체 패키지(200)들이 신뢰성 테스트시 테스트 보드를 공유할 수 있는 반도체 패키지 테스트 보드를 제공한다.

이상에서는 본 발명을 특정의 바람직한 실시예에 대하여 도시하고 설명하였으나, 본 발명은 이러한 실시예에 한정되지 않으며, 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 특허청구범위에서 청구하는 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 실시할 수 있는 다양한 형태의 실시예들을 모두 포함한다.

도 1a는 본 발명의 일 실시예에 따른 반도체 패키지 테스트 보드의 평면도,

도 1b는 도 1a의 반도체 패키지 장착도,

도 1c는 도 1b의 측단면도,

도 2a는 본 발명의 다른 실시예에 따른 평면도,

도 2b는 도 2a의 반도체 패키지 장착도,

도 2c는 도 2b의 측단면도,

도 3은 프로브 패드의 개시도.

<도면의 주요부분에 대한 부호의 설명>

100 : 보드 110 : 입출력 패드

120 : 테스트 보드 영역 와이어링 200 : 반도체 패키지

210 : 기판 220 : 반도체 패키지 와이어링

230 : 솔더볼 310 : 프로브 패드

Claims (3)

1. 반도체 패키지에 융착된 솔더볼이 안착되도록 가로 및 세로 방향으로 등간격을 이루며 배열되는 다수의 입출력 패드가 형성된 테스트 보드 영역과;

   상기 반도체 패키지에 대한 신호 교환 테스트를 하기 위해 형성되는 전기신호 테스트 영역;

   을 포함하는 보드로 구성하되,

   상기 다수의 입출력 패드중 2개를 전기 전도 가능하게 연결되는 한 쌍을 이루게 하되, 이 전기 전도 가능하게 연결된 한 쌍의 입출력 패드가 바깥쪽부터 중심부까지 시계 또는 반시계 방향으로 굴곡 배열되는 것을 특징으로 하는 반도체 패키지 테스트 보드.
2. 청구항 1에 있어서, 상기 각 입출력 패드의 간격은 상기 테스트 보드 영역에 안착되는 반도체 패키지의 볼 피치와 동일한 것을 특징으로 하는 반도체 패키지 테스트 보드.
3. 청구항 1에 있어서, 상기 전기신호 테스트 영역은 상기 테스트 보드 영역의 양측에 형성되는 프로브 패드로 구성하되, 상기 프로브 패드는 상기 입출력 패드와 통전 가능하게 연결시킨 것을 특징으로 하는 반도체 패키지 테스트 보드.

Images