KR20000016127A

KR20000016127A - 반도체 패키지 및 디바이스 소켓_

Info

Publication number: KR20000016127A
Application number: KR1019980709694A
Authority: KR
Inventors: 시게루 마쓰무라
Original assignee: 오우라 히로시; 가부시키가이샤 아드반테스트
Priority date: 1996-05-30
Filing date: 1997-05-28
Publication date: 2000-03-25
Also published as: TW353222B; US20010046127A1; CN1220028A; WO1997045869A1; AU2976097A

Abstract

반도체 패키지 (11) 는, 일면에 반도체 칩을 탑재하고 타면에는 소정의 간격으로 다수의 외부단자 (14) 가 배열된 기판 (12) 를 가진다. 외부단자중 어느 하나 (14a) 와 홀 사이의 간격의 정확도를 확보하기 위해 상기 기판 (12) 의 하나 이상의 필요한 위치에 위치설정 홀 (13) 을 형성한다.

Description

반도체 패키지 및 디바이스 소켓

반도체 패키지들을 제조한 후나 이를 수송함에 있어 반도체 디바이스의 동작을 검사할 때, 검사는 일반적으로 반도체 패키지가 소켓에 장착된 상태에서 이루어진다. 반도체 패키지의 한 종류인 BGA (Ball Grid Array) 에 사용되는 종래의 디바이스 소켓은 다음과 같은 구조를 갖는다.

도 1a, 도 1b 및 도 1c 는 종래의 반도체 패키지의 일예인 BGA 패키지를 나타낸다. 도 1a 는 평면도이고, 도 1b 는 측면도이며 도 1c 는 저면도이다. 도 2 는 BGA 패키지용 디바이스 소켓의 종래의 구조를 도시하는 사시도이다.

도 1a , 도 1b 및 도 1c 에 도시된 BGA 패키지는, a × b 의 규격을 가지며 그 후면에는 외부단자 (3) , 예컨대 공 모양의 납땜 범프 (Soldering bump) 가 매트릭스 (Matrix) 방식으로 배치되어 있고 그 전면에는 절연 수지 (2) 로 봉합된 반도체 칩 (Chip) 이 탑재되는 회로기판 (1) 을 사용한다. 도 1a , 도 1b 및 도 1c 에는 편의상 외부단자 (3) 중 몇 개를 도시하였다. BGA 패키지의 경우에는 외부단자 (3) 가 정상적으로 배열된다. 그러나 실제로는 많은 수의 외부단자 (3) 가 작은 간격으로 배열된다. 더구나, 반도체 칩의 전극 (도시되지 않음) 과 외부단자 (3) 는 회로기판 (1) 의 배선패턴 (도시되지 않음) 으로 접속되어 있다.

이런 BGA 패키지의 동작 검사시 사용되는, 도 2 의 디바이스 소켓 (5) 은 BGA 패키지 (4) 가 장착되는 장착면 (8) 을 가지고 있다. 장착면 (8) 상에는 다수의 접촉단자 (7) 가 배열되는데, 이들 각각은 BGA 패키지 (4) 의 외부단자 (3) 중 대응하는 하나에 대응하며, 이에 의해 소켓 외부의 배선 (도시되지 않음) 과 외부단자 (3) 가 전기적으로 접속될 수 있다. 더욱이, 디바이스 소켓 (5) 의 장착면 (8) 위에는 BGA 패키지 (4) 의 기판의 외부모양과 일치하도록 가이드 부분 (6) 이 형성되어 있다. 따라서, BGA 패키지의 외부단자 (3) 의 접촉단자들 (7) 에 대한 위치설정은 기판의 외부 모양에 기초해 이루어진다.

그러나, 일반적으로, 전술한 것과 같은 BGA 패키지의 기판의 외부 규격 (a × b) 은 정확도가 좋지 않다. 더구나, 회로기판 (1) 의 끝에서부터 외부단자 (3) 까지의 길이인 a´, b´ 들은 특별히 정의되지는 않는다. a´및 b´의 길이가 정의된다고 해도 그들의 정확도는 매우 낮을 것이다.

따라서, 외부단자의 접촉단자에 대한 위치설정이 전술한 바와 같이 가이드 부분 (6) 을 사용하여 기판의 외부모양에 기초해 이루어지는 디바이스 소켓에서는 정확한 위치설정을 보장하기 어렵다는 문제가 있다.

더구나, 동일한 표준을 가진 디바이스들에서조차 기판의 외부모양의 규격이 제조업자들에 따라 조금씩 다르다. 따라서, 디바이스 소켓의 가이드 부분의 규격이 달라져 범용성의 부재라는 문제를 일으킨다.

본 발명은 반도체 패키지 (Package) 및 그 반도체 패키지를 탈착할 수 있는 디바이스 (Device) 소켓 (Socket) 의 구조에 관한 것이다.

도 1a ~ 1c 는 종래의 반도체 패키지의 일예인 BGA 패키지의 일예인데, 자세히 설명하면, 도 1a 는 평면도이고, 도 1b 는 측면도이며 도 1c 는 저면도이다.

도 2 는 반도체 패키지를 위한 시험 소켓의 종래의 구조를 도시하는 사시도이다.

도 3a 와 3b 는 본 발명의 반도체 패키지의 실시예를 도시한 것으로, 자세히 설명하면, 도 3a 는 평면도이고, 도 3b 는 저면도이다.

도 4 는 도 3a 와 3b 에 도시된 반도체 패키지를 위한 디바이스 소켓을 도시하는 사시도이다.

종래 기술의 문제점의 관점에서, 본 발명의 목적은, 소켓의 접촉단자에 대한반도체 패키지의 외부단자의 위치설정이 높은 정확도를 가지고 수행될 수 있으며 범용이 가능한 구조를 갖는 반도체 패키지를 제공하는 것이다. 본 발명의 또 다른 목적은 이 반도체 패키지에 사용되는 디바이스 소켓을 제공하는 것이다.

전술한 목적을 달성하기 위해, 본 발명의 반도체 패키지는, 일면에 반도체 칩을 탑재하고 타면에 소정의 간격으로 다수의 외부단자를 배열시킨 기판 및, 외부단자 중 어느 하나와 위치설정 홀간의 간격을 정확하게 하기 위해, 전술한 기판의 1개 이상의 위치에 위치설정 홀을 형성하는 것을 특징으로 한다.

전술한 위치설정 홀은 V 자 모양 또는 둥근 모양의 구멍이다. 위와 같이 구성된 반도체 디바이스는 SGA, LGA (Land Grid Array), SON (Small Outline Non-leaded package), KGD (Known Good Die) 등과 같은 패키지들에 적용될 수 있다.

또한, 본 발명은 전술한 반도체 패키지를 장착할 수 있는 디바이스 소켓을 포함하는데, 이 디바이스 소켓은 전술한 반도체 패키지의 외부단자중 대응하는 하나와 각각 접촉할 수 있는 복수의 접촉단자 및 상기 위치설정 홀과 맞물려서 전술한 외부단자를 전술한 접촉단자에 안내하는 위치설정 핀 (Positioning Pin) 을 구비한다.

전술한 본 발명에서, 외부단자중의 어느 하나와 위치설정 홀간의 간격의 정확도는 반도체 패키지에서 확보된다. 따라서, 소켓의 위치설정 핀이 반도체 패키지의 위치설정 홀에 삽입될 때, 위치설정 핀과 외부단자간의 간격의 정확도도 확보될 수 있다. 따라서, 소켓의 접촉단자의 반도체 패키지의 외부단자들에 대한 위치설정이, 종래의 구조에서와 같이 반도체 패키지의 외형이나 규격의 정확도에 영향을 받지 않고 매우 정확하게 이루어질 수 있으므로, 측정에 있어서의 신뢰도를 높일 수 있다.

더구나, 위치설정을 위한 안내 (guiding) 가 반도체 디바이스의 외부 모양에 의존하지 않고 이루어질 수 있다. 따라서, 동일한 표준의 반도체 패키지간에 위치설정 홀의 위치가 정의된다면, 제조업체가 다르더라도, 동일한 디바이스 소켓이 사용되어 범용성을 높일 수 있게 된다.

본 발명의 실시예가 첨부된 도면을 참조하여 기재된다.

도 3a 및 3b 는 본 발명의 반도체 패키지의 실시예를 도시한다. 도 3a 는 평면도이고, 도 3b 는 저면도이다. 도 4 는 3a 및 3b 에 도시된 반도체 패키지를 위해 사용되는 디바이스 소켓을 도시하는 사시도이다.

도 3 에 도시된, 본 발명의 실시예인 반도체 패키지 (11) 는, 예를 들어, 후면에 매트릭스 (Matrix) 방식으로 배열된 다수의 외부단자 (14) 를 갖는 회로기판 (12) 을 사용하는 BGA 패키지에 의해 형성되는데, 그 회로기판의 표면에는 반도체 칩이 탑재된다. 반도체 패키지 (11) 의 반도체 칩은 절연 수지로 봉합한다. 이 외부단자 (14) 는 공 모양의 납땜 범프들 또는 원통형 랜드 (Land) 부분을 사용해, 표준에 근거한 소정의 미세 간격으로 배열된다. 반도체 칩의 전극 (도시되지 않음) 과 외부단자 (14) 는 기판 (12) 의 배선 패턴 (도시되지 않음) 을 통해 접속된다.

더구나, 위치설정 홀로 작용하는 노치 (Notch) (13) 는, 외부단자중 어느 하나와 이 노치 (13) 사이의 간격의 정확도를 확보하면서, 기판 (12) 의 하나 이상의 필요한 위치에 형성된다. 예를 들어, 도 3b 에 도시한 바와 같이, 노치 (13) 의 중심으로부터 반도체 패키지 (11) 의 긴 엣지 (Edge) 방향 (도 3b 에서 Y방향) 으로 소정의 외부단자 (14a) 의 중심까지의 거리가 c´가 되고 노치 (13) 의 중심으로부터 반도체 패키지 (11) 의 짧은 엣지 방향 (도 3b 에서 X방향) 으로 외부단자 (14a) 의 중심까지의 거리가 d가 되도록, 기판 (12) 의 일단 (도 3b 의 좌측 단) 에서부터 좌표상 위치까지 기판 (12) 를 깎아냄으로써 하나의 노치 (13) 를 형성한다.

또한, 또 다른 노치 (13) 는, 그 노치 (13) 의 중심에서부터 반도체 패키지 (11) 의 짧은 엣지 방향 (도 3b 에서 X방향) 을 따라 소정의 외부단자 (14a) 의 중심까지의 거리가 d´가 되고 그 노치 (13) 의 중심에서부터 반도체 패키지 (11)의 긴 엣지 방향 (도 3b 에서 Y방향) 을 따라서는 소정의 외부단자 (14a) 의 중심까지의 거리가 c - c´ (c의 길이에서 c´의 길이를 뺀 것) 가 되도록, 기판 (12) 의 타단 (도 3b 에서 우측 단) 에서부터 좌표상 위치까지 기판 (12) 을 깎아내어 형성한다.

소정의 외부단자 (14a) 를 기준으로서 이용한 좌표상의 지점에, 위치설정 노치 (Positioning Notch) (13) 대신에, 스루 홀 (Through Holes) 을 형성할 수도 있음에 유의해야 한다.

한편, 전술한 반도체 패키지 (11) 를 검사할 때 사용되는 도 4 의 디바이스 소켓 (15) 은 종래의 예에서와 같이 반도체 패키지 (11) 가 장착되는 장착면 (16)을 가지고 있다. 반도체 패키지 (11) 의 외부단자(14) 중 대응하는 하나에 각각 대응하는 다수의 접촉단자 (17) 는 이 장착면 (16) 상에 배열되며, 그것에 의하여 외부단자 (14) 와 소켓 외부의 배선 (도시되지 않음) 이 전기적으로 접속될 수 있다. 게다가, 외부단자 (14) 가 접촉단자 (17) 에 접촉할 때, 위치설정 노치 (13) 의 위치에 정확히 대응되도록 장착면 (16) 으로부터 뻗어 있는 위치설정 핀 (18) 을 형성한다. 상술하면, 전술한 반도체 패키지 (11) 의 노치 (13) 를 형성할 때 기준으로 기능하는 외부단자의 위치를 접촉단자의 위치의 기초로 하여, 노치 (13) 의 규격과 동일한 규격으로 가이드 핀 (18)을 장착면 (16) 상의 위치에 형성한다.

그러한 구조를 통해, 위치설정 핀 (18) 을 위치설정 노치 (13) 에 삽입함으로써 반도체 패키지 (11) 를 소켓 (15) 에 장착할 때, 반도체 패키지 (11) 의 외부 단자 (14) 가 매우 정확하게 소켓 (15) 의 접촉 단자 (17) 에 맞춰지며, 이를 통해 검사의 신뢰도를 향상시킬 수 있다.

본 발명의 실시예의 반도체 패키지는 그 외부 모양에 의존하지 않고 위치설정을 위한 안내가 이루어질 수 있는 구조를 가지므로, 제조업자가 다르더라도, 동일한 표준의 반도체 패키지에 위치설정 홀의 위치를 정의함으로써 동일한 디바이스 소켓을 사용할 수 있어 범용성을 넓힐 수 있는 결과를 가져온다.

더구나, 전술한 반도체 패키지는 BGA 뿐만 아니라 LGA, SON, KGD 등과 같은 여러 종류의 패키지에, 이들 응용이 본 발명의 범위를 벗어나지 않는 한, 적용될 수 있다.

전술한 바와 같이, 본 발명에 의하면, 외부단자중 어느 하나와 위치설정 홀과의 사이의 간격의 정확도를 확보한 상태에서 위치설정 홀을 형성한 기판를 가진 반도체 패키지와 이 위치설정 홀에 대응하는 하나 이상의 위치설정 핀을 형성한 디바이스 소켓을 제공함으로써, 반도체 패키지의 외부단자를, 종래의 구조에서와 같이 반도체 패키지의 외형규격의 정확도에 영향받지 않고, 매우 정확하게 소켓의 접촉단자에 끼워 맞출 수 있게 되며, 따라서 검사의 신뢰도를 증가시킬 수 있게 된다.

게다가, 위치설정을 위한 안내가 반도체 패키지의 외부 모양에 의존하지 않고 이루어질 수 있으므로, 반도체 패키지의 제조업자가 다르더라도, 동일한 표준의 반도체 패키지에 위치설정 홀의 위치를 정의함으로써 동일한 디바이스 소켓을 사용할 수 있다.

Claims

일면에 반도체 칩을 탑재하고 타면에 소정의 간격으로 다수의 외부 단자 (14) 를 배열한 기판 (12) 을 구비하고

상기 기판 (12) 상의 둘 이상의 위치에 위치설정 홀 (13) 을 설정하여 상기 홀 및 상기 외부단자중 (14a) 어느 하나 사이의 규격의 정확도를 확보하는 것을 특징으로 하는 반도체 패키지.
제 1항에 있어서, 상기 위치설정 홀 (13) 이 노치이거나 홀인 것을 특징으로 하는 반도체 패키지.
제 2항에 있어서, 상기 반도체 패키지가 BGA 패키지, LGA 패키지, SON 패키지, 또는 KGD 패키지인 것을 특징으로 하는 반도체 패키지.
상기 반도체 패키지 (11) 의 외부단자 (14) 중 대응하는 하나와 각각 접촉할 수 있는 다수의 접촉단자 (17), 와

상기 외부단자 (14) 를 상기 접촉단자 (17) 에 안내하기 위해 상기 위치설정 홀 (13) 의 대응하는 하나에 각각 맞물리도록 한 위치설정 핀 (18) 을 구비하는 것을 특징으로 하는, 제1항, 제2항, 제3항 중 어느 한 항에 따른 반도체 패키지 (11) 를 장착할 수 있는 디바이스 소켓 (15).