JPH04150055A - 半導体パッケージ - Google Patents
半導体パッケージInfo
- Publication number
- JPH04150055A JPH04150055A JP27557290A JP27557290A JPH04150055A JP H04150055 A JPH04150055 A JP H04150055A JP 27557290 A JP27557290 A JP 27557290A JP 27557290 A JP27557290 A JP 27557290A JP H04150055 A JPH04150055 A JP H04150055A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor package
- protrusion
- positioning
- package
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 claims description 4
- 238000007689 inspection Methods 0.000 claims description 3
- 238000005452 bending Methods 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、半導体パッケージの形状に関するものである
。
。
［発明の概要］
本発明は、半導体パッケージの一部分に、溝や穴、突起
をもたせた形状にする事により、ハンドリング時の半導
体パッケージの位置決めを容易に行えるようにする。
をもたせた形状にする事により、ハンドリング時の半導
体パッケージの位置決めを容易に行えるようにする。
［従来の技術］
従来、半導体パッケージの組立、検査、実装工程におい
て、半導体パッケージをハンドリングする際、第７図に
示す、従来の半導体パッケージでは、位置決めが必要な
場合、モールド部１や、リード２を規制し、位置決めを
行っていた。
て、半導体パッケージをハンドリングする際、第７図に
示す、従来の半導体パッケージでは、位置決めが必要な
場合、モールド部１や、リード２を規制し、位置決めを
行っていた。
［発明が解決しようとする課題］
かかる従来形状の半導体パッケージを位置決めする際に
、半導体パッケージのモールド部のパリによる寸法のば
らつきのための位置決め不良やリード曲がりなどの、品
質上の大きな問題が、発生する事になる。そのためモー
ルド部のパリの管理や、ハンドリング後のリードの外観
検査が必要であった。
、半導体パッケージのモールド部のパリによる寸法のば
らつきのための位置決め不良やリード曲がりなどの、品
質上の大きな問題が、発生する事になる。そのためモー
ルド部のパリの管理や、ハンドリング後のリードの外観
検査が必要であった。
本発明は、かかる従来の問題を解決し、半導体パッケー
ジのハンドリング時の位置決めが、容易に行えるように
するものである。
ジのハンドリング時の位置決めが、容易に行えるように
するものである。
［課題を解決するための手段］
本発明は、半導体パッケージのモールド部、または、リ
ードフレームの一部に、溝や突起、穴を設ける事を特徴
とする。
ードフレームの一部に、溝や突起、穴を設ける事を特徴
とする。
［実施例］
本発明の一実施例を第１図を用いて説明する。
第１図は、本発明の突起付き半導体パッケージの斜視図
である。突起３は、リードフレームの一部で、°リード
フレームをプレスにより形成する際に同時に形成される
ため、リード２との位置精度はプレス精度によるもので
、非常に高精度のものが得られる。このため、本発明に
よる半導体パッケージを位置決めする場合、第２図に示
すように、突起３を規制する、位置決め用治具４を利用
する事により、高精度な位置決めが、簡単に行える。
である。突起３は、リードフレームの一部で、°リード
フレームをプレスにより形成する際に同時に形成される
ため、リード２との位置精度はプレス精度によるもので
、非常に高精度のものが得られる。このため、本発明に
よる半導体パッケージを位置決めする場合、第２図に示
すように、突起３を規制する、位置決め用治具４を利用
する事により、高精度な位置決めが、簡単に行える。
第３図は、かかる突起３を、モールド部１に設けた実施
例である。また第４図に、突起の代わりに溝５を設けた
実施例を示し、第５図には、モールド部１に、穴６を設
けた実施例を示す。この実施例の場合、位置決め用のビ
ン７を挿入する事により、位置決めを行う。
例である。また第４図に、突起の代わりに溝５を設けた
実施例を示し、第５図には、モールド部１に、穴６を設
けた実施例を示す。この実施例の場合、位置決め用のビ
ン７を挿入する事により、位置決めを行う。
第６１！１ｉｌｌに示す実施例は、モールド部１の底面
もしくは上面に、突起３を設ける事により、自重滑走さ
せるハンドリング方式の際の、ガイド８で規制すること
により、リード曲がり等の品質上の問題を解決したハン
ドリングが行える。
もしくは上面に、突起３を設ける事により、自重滑走さ
せるハンドリング方式の際の、ガイド８で規制すること
により、リード曲がり等の品質上の問題を解決したハン
ドリングが行える。
［発明の効果］
本発明によれば、半導体パッケージの組立、検査、実装
工程において、半導体パッケージの位置決めが必要にな
る場合に、リードに非接触で、そのうえ、精度の高い位
置決めが可能となる。
工程において、半導体パッケージの位置決めが必要にな
る場合に、リードに非接触で、そのうえ、精度の高い位
置決めが可能となる。
第１図は、リードフレームの一部に、モールド部より突
出する突起部を設けた半導体パッケージの斜視図である
。 第２図は、かかる発明の位置決め治具の斜視図である。 第３図は、モールド部に突起を設けた半導体パッケージ
の斜視図である。 第４図は、モールド部に溝を設けた半導体パッケージの
斜視図である。 第５図は、モールド部に穴を設けた半導体パッケージの
斜視図である。 第６図は、モールド部底面に、レール状の突起を設けた
半導体パッケージの斜視図である。 第７図は、現状の半導体パッケージの斜視図である。 １ ・ ３・ ４ ・ ５ ・ ６ ・ ７ ・ ８ ・ モールド部 リード 突起部 位置決め治具 溝部 穴 位置決め用ピン ガイド 以上 第 図 ］ 鷺 囚 コ 鯖 図 第４０ 第５図 犠６図 劉 図
出する突起部を設けた半導体パッケージの斜視図である
。 第２図は、かかる発明の位置決め治具の斜視図である。 第３図は、モールド部に突起を設けた半導体パッケージ
の斜視図である。 第４図は、モールド部に溝を設けた半導体パッケージの
斜視図である。 第５図は、モールド部に穴を設けた半導体パッケージの
斜視図である。 第６図は、モールド部底面に、レール状の突起を設けた
半導体パッケージの斜視図である。 第７図は、現状の半導体パッケージの斜視図である。 １ ・ ３・ ４ ・ ５ ・ ６ ・ ７ ・ ８ ・ モールド部 リード 突起部 位置決め治具 溝部 穴 位置決め用ピン ガイド 以上 第 図 ］ 鷺 囚 コ 鯖 図 第４０ 第５図 犠６図 劉 図
Claims (1)
- 半導体パッケージにおいて、組立、検査、実装工程のハ
ンドリング時に、半導体パッケージの位置決めを容易に
するための、溝や穴、突起を有する形状を特徴とした半
導体パッケージ
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27557290A JPH04150055A (ja) | 1990-10-15 | 1990-10-15 | 半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27557290A JPH04150055A (ja) | 1990-10-15 | 1990-10-15 | 半導体パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04150055A true JPH04150055A (ja) | 1992-05-22 |
Family
ID=17557324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27557290A Pending JPH04150055A (ja) | 1990-10-15 | 1990-10-15 | 半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04150055A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04334048A (ja) * | 1991-05-09 | 1992-11-20 | Nec Kyushu Ltd | 半導体装置用パッケージ |
| WO1997045869A1 (fr) * | 1996-05-30 | 1997-12-04 | Advantest Corporation | Montage de semi-conducteurs et prise pour dispositif |
| WO2001026432A1 (en) * | 1999-10-01 | 2001-04-12 | Seiko Epson Corporation | Wiring board, semiconductor device and method of producing, testing and packaging the same, and circuit board and electronic equipment |
-
1990
- 1990-10-15 JP JP27557290A patent/JPH04150055A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04334048A (ja) * | 1991-05-09 | 1992-11-20 | Nec Kyushu Ltd | 半導体装置用パッケージ |
| WO1997045869A1 (fr) * | 1996-05-30 | 1997-12-04 | Advantest Corporation | Montage de semi-conducteurs et prise pour dispositif |
| WO2001026432A1 (en) * | 1999-10-01 | 2001-04-12 | Seiko Epson Corporation | Wiring board, semiconductor device and method of producing, testing and packaging the same, and circuit board and electronic equipment |
| US6867496B1 (en) | 1999-10-01 | 2005-03-15 | Seiko Epson Corporation | Interconnect substrate, semiconductor device, methods of fabricating, inspecting, and mounting the semiconductor device, circuit board, and electronic instrument |
| US7009293B2 (en) | 1999-10-01 | 2006-03-07 | Seiko Epson Corporation | Interconnect substrate, semiconductor device, methods of fabricating, inspecting, and mounting the semiconductor device, circuit board, and electronic instrument |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0758665B2 (ja) | 複合型回路部品及びその製造方法 | |
| JP2006524137A (ja) | 中子パッケージの自動配置 | |
| JPH04150055A (ja) | 半導体パッケージ | |
| DK349089A (da) | Fremgangsmaade og apparat til fremstilling af en sammensat genstand | |
| KR200158887Y1 (ko) | 프로브 카드 제조용 지그 | |
| US6543980B2 (en) | Teaching tool for a robot arm for wafer reaction ovens | |
| US6743663B1 (en) | Method for producing a hybrid frame or hybrid housing and corresponding hybrid frame or hybrid housing | |
| KR100207715B1 (ko) | 물체 측정용 지그 | |
| JP2858675B2 (ja) | フィラメントコイルの成形方法 | |
| JP2561740B2 (ja) | 中子圧入装置 | |
| JPH065924A (ja) | 発光ダイオードの実装方式 | |
| JP2583938B2 (ja) | 電子部品の製造方法 | |
| JPS6297813A (ja) | モ−ルド金型 | |
| JPH0140588Y2 (ja) | ||
| JPH0142399Y2 (ja) | ||
| JP2000167698A (ja) | 平行出し装置、並びに平行出し方法 | |
| JPS6096442A (ja) | インサ−ト固定装置 | |
| JPS6315452A (ja) | 半導体装置の製造方法 | |
| JPH05266377A (ja) | 熱感知器及びその製造方法 | |
| JP2502515Y2 (ja) | 金型装置 | |
| KR0126428Y1 (ko) | 기판의 단자고정지그 | |
| KR200150079Y1 (ko) | 반도체패키지의 리드 들림 검사장치 | |
| KR19990038824A (ko) | 테이프 캐리어 패키지용 테이프의 패턴 치수 측정용 지그 | |
| JPH07113820A (ja) | プローブ自動交換ユニットにおけるプローブ交換位置座標の設定方法 | |
| JPS581817A (ja) | 磁気ヘツドの磁気コア固定方法 |