JPS62223679A - インサ−キツトテスタ用フイクスチヤ - Google Patents
インサ−キツトテスタ用フイクスチヤInfo
- Publication number
- JPS62223679A JPS62223679A JP61066812A JP6681286A JPS62223679A JP S62223679 A JPS62223679 A JP S62223679A JP 61066812 A JP61066812 A JP 61066812A JP 6681286 A JP6681286 A JP 6681286A JP S62223679 A JPS62223679 A JP S62223679A
- Authority
- JP
- Japan
- Prior art keywords
- plate
- fixture
- probe
- base plate
- view
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000523 sample Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 abstract description 8
- 238000009413 insulation Methods 0.000 abstract 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 4
- 238000002788 crimping Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 241000220450 Cajanus cajan Species 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、インサーキットテスタ用フィクスチャに関し
、特に、1台で複数のパッケージの試験に使用できる汎
用フィクスチャに関する。
、特に、1台で複数のパッケージの試験に使用できる汎
用フィクスチャに関する。
従来の技術
従来、この種のフィクスチャは、被試験パッケージの半
田面から実装部品の足とかスルーホールに10−プビン
によりコンタクトする検出状のフィクスチャであり、被
試験パッケージの部品実装位置に合わせてプローブビン
を立てパッケージの種類毎に作成されていた。
田面から実装部品の足とかスルーホールに10−プビン
によりコンタクトする検出状のフィクスチャであり、被
試験パッケージの部品実装位置に合わせてプローブビン
を立てパッケージの種類毎に作成されていた。
発明が解決しようとする問題点
しかしながら、上述した従来のフィクスチャは被試験パ
ッケージの種類毎に作成しなければならないので、多数
のフィクスチャが必要となり、かつその作成費用も膨大
となるという欠点がある。
ッケージの種類毎に作成しなければならないので、多数
のフィクスチャが必要となり、かつその作成費用も膨大
となるという欠点がある。
また、高精度なNCマシンを使って作成するために、作
成期間が長く改造も困難であるので、試作パッケージの
試験には不向きである。
成期間が長く改造も困難であるので、試作パッケージの
試験には不向きである。
本発明は従来の上記事情に鑑みてなされたものであり、
従って本発明の目的は、従来の技術に内在する上記諸欠
点を解消することを可能とした新規なインサキットテス
タ用フィクスチャを提供することにある。
従って本発明の目的は、従来の技術に内在する上記諸欠
点を解消することを可能とした新規なインサキットテス
タ用フィクスチャを提供することにある。
問題点を解決するための手段
、E記目的を達成する為に、本発明に係るインサ−キッ
トテスタ用フィクスチャは、プリント基板の標準格子と
同一ピッチでプローブビン・ソトが埋め込まれたベース
プレートと、部品毎に一体化されたプローブユニットと
、ブローブソケ・ントとテスタインターフェース用コネ
クタとを接続するケーブルユニットとを具備して構成さ
れる。
トテスタ用フィクスチャは、プリント基板の標準格子と
同一ピッチでプローブビン・ソトが埋め込まれたベース
プレートと、部品毎に一体化されたプローブユニットと
、ブローブソケ・ントとテスタインターフェース用コネ
クタとを接続するケーブルユニットとを具備して構成さ
れる。
実施例
次に本発明をその好ましい一実施例について図面を参照
して具体的に説明する。
して具体的に説明する。
第1図は本発明の一実施例を示す平面図であり第2図は
部分的に断面で示した正面図である。第1図及び第2図
を参照するに、参照番号1゛はフィクスチャ筐体、2は
ベースプレートをそれぞれ示し、ベースプレート2はフ
ィクスチャ筐体1にボルト3で固定されているが、ボル
ト3を取りはずすことにより分離できる構造となってい
る。10−ブビンユニツト4はベースプレート2上面の
任意の位置に差し込むことができる。ケーブルユニ・ッ
ト5は一端をベースプレート2下面の任意の位置に、も
う一端は筐体1に取り付けられたテスタインターフェー
スコネクタ6の任意のビンに差し込むことができる。ト
・ツブプレート7はばね8によりベースプレート2の上
部に浮いた状態に保持されている。IC9,9′を搭載
した被試験パッケージlOはI・ツブプレート7の上に
のせられて試験される。筐体1の側面には真空ポンプを
接続するための継手11が取り付けちれており、その継
手11の孔に合わせて筺体1にも孔があけられている。
部分的に断面で示した正面図である。第1図及び第2図
を参照するに、参照番号1゛はフィクスチャ筐体、2は
ベースプレートをそれぞれ示し、ベースプレート2はフ
ィクスチャ筐体1にボルト3で固定されているが、ボル
ト3を取りはずすことにより分離できる構造となってい
る。10−ブビンユニツト4はベースプレート2上面の
任意の位置に差し込むことができる。ケーブルユニ・ッ
ト5は一端をベースプレート2下面の任意の位置に、も
う一端は筐体1に取り付けられたテスタインターフェー
スコネクタ6の任意のビンに差し込むことができる。ト
・ツブプレート7はばね8によりベースプレート2の上
部に浮いた状態に保持されている。IC9,9′を搭載
した被試験パッケージlOはI・ツブプレート7の上に
のせられて試験される。筐体1の側面には真空ポンプを
接続するための継手11が取り付けちれており、その継
手11の孔に合わせて筺体1にも孔があけられている。
第31gはベースプレート2の平面図であり、第4図は
部分的に断面で示した正面図である。ベースプレート2
は、絶縁基板21に被試験パッケージプリント基板の標
準格子と同一ピッチで全面にプローブソケット22が埋
め込まれて構成されている第5図はプローブビンユニ・
ソト4の一例を示す平面図であり、第6図はその正面図
である。プローブビンユニット4は、絶縁基板41に被
試験パッケージに搭載される部品(第5図、第6図の場
合にはDIPタイプIC)のリード端子位置に合わせて
プローブビン42を埋め込んで構成されている。
部分的に断面で示した正面図である。ベースプレート2
は、絶縁基板21に被試験パッケージプリント基板の標
準格子と同一ピッチで全面にプローブソケット22が埋
め込まれて構成されている第5図はプローブビンユニ・
ソト4の一例を示す平面図であり、第6図はその正面図
である。プローブビンユニット4は、絶縁基板41に被
試験パッケージに搭載される部品(第5図、第6図の場
合にはDIPタイプIC)のリード端子位置に合わせて
プローブビン42を埋め込んで構成されている。
第7図はケーブルユニツト5のベースダレ−1・2に接
続される部分の平面図であり、第8図はその正面図であ
る。この部分は、絶縁基板51にプローブビンユニ・ソ
ト4の10−ブビン42と同じ位置に親ソケット52が
埋め込んで構成されている。親ソケット52はベースプ
レート2のブローブソケツI・22を差し込むことがで
きる様に形成され、その反対側はラッピング、はんだ付
け、圧着などによりリード線を接続できる様になってい
る。
続される部分の平面図であり、第8図はその正面図であ
る。この部分は、絶縁基板51にプローブビンユニ・ソ
ト4の10−ブビン42と同じ位置に親ソケット52が
埋め込んで構成されている。親ソケット52はベースプ
レート2のブローブソケツI・22を差し込むことがで
きる様に形成され、その反対側はラッピング、はんだ付
け、圧着などによりリード線を接続できる様になってい
る。
第9図はケーブルユニット5のテスタインターフェース
コネクタ6に接続される部分の平面図であり、第1O図
はその平面図である。この部分は、絶縁基板53にテス
タインターフェースコネクタ6の端子間隔に合わせてソ
ケットビン54が埋め込んで構成される。ソケットビン
54にはテスタインターフェースコネクタ6の端子が差
し込むことができる様に形成され、その反対側はラッピ
ング、はんだ付け、圧着などによりリード線を接続でき
る様になっている。
コネクタ6に接続される部分の平面図であり、第1O図
はその平面図である。この部分は、絶縁基板53にテス
タインターフェースコネクタ6の端子間隔に合わせてソ
ケットビン54が埋め込んで構成される。ソケットビン
54にはテスタインターフェースコネクタ6の端子が差
し込むことができる様に形成され、その反対側はラッピ
ング、はんだ付け、圧着などによりリード線を接続でき
る様になっている。
第11図はケーブルユニット5の正面図である。
ケーブルユニット5は、第7図、第8図に示した部分の
親コネクタ52と第9図、第10図に示した部分のソケ
ットビン54とをリード線55で1対1に接続して構成
される。
親コネクタ52と第9図、第10図に示した部分のソケ
ットビン54とをリード線55で1対1に接続して構成
される。
第12図はトッププレート7の平面図であり、第13図
はその正面図である。トッププレー1・7は、絶縁基板
71に被試験パッケージプリント基板の標準格子と同一
ビ・ソチで10−ブビン42の上部の外径より大きい孔
72があけられており、その範囲は被試験パッケージl
Oの部品実装領域と同じにされている。更に絶縁基板7
1には被試験パッケージ10の位置決めビン74が取り
付けられており、またエアもれを防ぐために、絶縁基板
71より一回り大きくかつ被試験パッケージIOの外形
より一回り小さな孔をあけられたスポンジ状のシール7
3が貼り付けられている。
はその正面図である。トッププレー1・7は、絶縁基板
71に被試験パッケージプリント基板の標準格子と同一
ビ・ソチで10−ブビン42の上部の外径より大きい孔
72があけられており、その範囲は被試験パッケージl
Oの部品実装領域と同じにされている。更に絶縁基板7
1には被試験パッケージ10の位置決めビン74が取り
付けられており、またエアもれを防ぐために、絶縁基板
71より一回り大きくかつ被試験パッケージIOの外形
より一回り小さな孔をあけられたスポンジ状のシール7
3が貼り付けられている。
次にこのフィクスチャの使い方を説明する。まず被試験
パッケージlOに実装されている部品(第1図、第2図
の場合には(C9,9°)に対応した10−ブ7′ダブ
タ4をその実装位置に合わせてベースプレート2のプロ
ーブソケット22に差し込む同様にベースプレート2の
下側のブローブソケ・ント22にケーブルユニ・・ノド
の一方を差し込み、反対側をテスタインターフェースコ
ネクタ6のビン(こ差し込む。ベースプレー1・2をボ
ルト3でフィクスチャ筐体1に固定し、ばね8の上にト
・ツブプレート7をのせる。トッププレート7のガイド
ビン74に被試験パッケージ10のガイド孔を合わせて
。
パッケージlOに実装されている部品(第1図、第2図
の場合には(C9,9°)に対応した10−ブ7′ダブ
タ4をその実装位置に合わせてベースプレート2のプロ
ーブソケット22に差し込む同様にベースプレート2の
下側のブローブソケ・ント22にケーブルユニ・・ノド
の一方を差し込み、反対側をテスタインターフェースコ
ネクタ6のビン(こ差し込む。ベースプレー1・2をボ
ルト3でフィクスチャ筐体1に固定し、ばね8の上にト
・ツブプレート7をのせる。トッププレート7のガイド
ビン74に被試験パッケージ10のガイド孔を合わせて
。
被試験パッケージlOをトッププレート7の上に置く1
次に継手11から真空ポンプによりエアを抜くと、トッ
ププレート7と被試験)N・ラゲージ10力C下方に吸
引されて部品の端子とプローブビンが接触する。その結
果、部品の端子はテスタインターフェースコネクタを介
してインサーキ・ソトテスタの試験回路と接続される。
次に継手11から真空ポンプによりエアを抜くと、トッ
ププレート7と被試験)N・ラゲージ10力C下方に吸
引されて部品の端子とプローブビンが接触する。その結
果、部品の端子はテスタインターフェースコネクタを介
してインサーキ・ソトテスタの試験回路と接続される。
第14図は本発明に係るケーブルユニ・ントの他の実施
例を示す正面図である。ケーブルユニ・ソト5のテスタ
インターフェースコネクタ側はユニ・ット化せずリード
線1本毎にソケットビンが接続されている。このケーブ
ルユニットを使用すると試験に必要なビンだけをテスタ
インターフェースコネクタ6のビンに差し込むことがで
きるので、イ〉′サーキットテスタの試験回路が少なく
て済む。
例を示す正面図である。ケーブルユニ・ソト5のテスタ
インターフェースコネクタ側はユニ・ット化せずリード
線1本毎にソケットビンが接続されている。このケーブ
ルユニットを使用すると試験に必要なビンだけをテスタ
インターフェースコネクタ6のビンに差し込むことがで
きるので、イ〉′サーキットテスタの試験回路が少なく
て済む。
また、本発明は真空ポンプを使わない機械式フィクスチ
ャにも同様に使用可能である。
ャにも同様に使用可能である。
発明の詳細
な説明したように、本発明によれば、ベースグレート全
面に10−ブソケツトを埋め込み、部品の形状毎のプロ
ーブユニットとケーブルユニ・ソトを使用することによ
り、部品実装位置の異なる各種パッケージを1台のフィ
クスチャで試験できる効果が得られる7 また、個別にフィクスチャを作る必要がなく、ビン位置
の変更も容易なために、試作パッケージの試験にも使用
できる。
面に10−ブソケツトを埋め込み、部品の形状毎のプロ
ーブユニットとケーブルユニ・ソトを使用することによ
り、部品実装位置の異なる各種パッケージを1台のフィ
クスチャで試験できる効果が得られる7 また、個別にフィクスチャを作る必要がなく、ビン位置
の変更も容易なために、試作パッケージの試験にも使用
できる。
第1図は本発明の一実施例を示す平面図、第2図は第1
図に示した一実施例の一部断面正面図、第3図はベース
プレートの平面図、第4図は第3図に示したベースプレ
ートの正面図、第5図はプロブビンユニットの平面図、
第6図は第5図に示したプローブビンユニ・ソトの正面
図、第7図はケーブルユニットの一方の側の平面図、第
8図は第7図に示したケーブルユニットの正面図、第9
図はケーブルユニットの他方の側の平面図、第1013
は第9図に示したケーブルユニットの正面図、第1nは
ケーブルユニットの全体を示す正面図、第12図はトッ
ププレートの平面図、第13図は第12図に示したl・
ツブプレートの正面図、第14図はケーブルユニットの
他の実施例を示す正面図である。 1・・・フィクスチャ筐体、2・・・ベースプレート、
3・・・ボルト、4・・・プローブユニット、5・・・
ケーブルユニツI〜、6・・・テスタインターフェース
コネクタ、7・・・トッププレート、8・・・ばね、9
.9°・・・IC110・・・被試験パッケージ、11
・・・継手、21・・・絶縁基板、22・・・プローブ
ソケット、41・・・絶縁基板、42・・・プローブビ
ン、51・・・絶縁基板、52・・・親ソケット53・
・・絶縁基板、54・・・ソケットビン、55・・・リ
ード線71・・・絶縁基板、72・・・孔、73・・・
シール、74・・・ガイドビン 第1図 5ヶ−7′A/ユニツト 第21!I 、?へニスアレート 第4図 第5飄 第6図 第7図 第8図 旦 第11図 第12図 第13 f!1 第14図
図に示した一実施例の一部断面正面図、第3図はベース
プレートの平面図、第4図は第3図に示したベースプレ
ートの正面図、第5図はプロブビンユニットの平面図、
第6図は第5図に示したプローブビンユニ・ソトの正面
図、第7図はケーブルユニットの一方の側の平面図、第
8図は第7図に示したケーブルユニットの正面図、第9
図はケーブルユニットの他方の側の平面図、第1013
は第9図に示したケーブルユニットの正面図、第1nは
ケーブルユニットの全体を示す正面図、第12図はトッ
ププレートの平面図、第13図は第12図に示したl・
ツブプレートの正面図、第14図はケーブルユニットの
他の実施例を示す正面図である。 1・・・フィクスチャ筐体、2・・・ベースプレート、
3・・・ボルト、4・・・プローブユニット、5・・・
ケーブルユニツI〜、6・・・テスタインターフェース
コネクタ、7・・・トッププレート、8・・・ばね、9
.9°・・・IC110・・・被試験パッケージ、11
・・・継手、21・・・絶縁基板、22・・・プローブ
ソケット、41・・・絶縁基板、42・・・プローブビ
ン、51・・・絶縁基板、52・・・親ソケット53・
・・絶縁基板、54・・・ソケットビン、55・・・リ
ード線71・・・絶縁基板、72・・・孔、73・・・
シール、74・・・ガイドビン 第1図 5ヶ−7′A/ユニツト 第21!I 、?へニスアレート 第4図 第5飄 第6図 第7図 第8図 旦 第11図 第12図 第13 f!1 第14図
Claims (1)
- 被試験パッケージプリント基板の標準格子と同一ピッチ
で全面にプローブピンソケットが埋め込まれたベースプ
レートと、部品毎に一体化され前記ベースプレート上部
の任意の位置に差し込むことができるプローブユニット
と、このプローブユニットと同様に親ソケットが一体化
され前記ベースプレート下部の任意の位置に差し込むこ
とができるケーブルユニットとを有することを特徴とし
たインサーキットテスタ用フィクスチャ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61066812A JPS62223679A (ja) | 1986-03-25 | 1986-03-25 | インサ−キツトテスタ用フイクスチヤ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61066812A JPS62223679A (ja) | 1986-03-25 | 1986-03-25 | インサ−キツトテスタ用フイクスチヤ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62223679A true JPS62223679A (ja) | 1987-10-01 |
Family
ID=13326638
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61066812A Pending JPS62223679A (ja) | 1986-03-25 | 1986-03-25 | インサ−キツトテスタ用フイクスチヤ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62223679A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1061373A2 (en) * | 1999-06-14 | 2000-12-20 | Agilent Technologies Inc | Test fixture customization adapter enclosure |
WO2003027694A3 (en) * | 2001-09-27 | 2003-10-30 | Intel Corp | Method and apparatus for in-circuit testing of sockets |
KR100433797B1 (ko) * | 2001-11-16 | 2004-06-07 | 임동균 | 디지털회로의 학습능률 향상을 위한 학습도구 |
US7562350B2 (en) | 2000-12-15 | 2009-07-14 | Ricoh Company, Ltd. | Processing system and method using recomposable software |
-
1986
- 1986-03-25 JP JP61066812A patent/JPS62223679A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1061373A2 (en) * | 1999-06-14 | 2000-12-20 | Agilent Technologies Inc | Test fixture customization adapter enclosure |
EP1061373A3 (en) * | 1999-06-14 | 2003-05-28 | Agilent Technologies, Inc. (a Delaware corporation) | Test fixture customization adapter enclosure |
US7562350B2 (en) | 2000-12-15 | 2009-07-14 | Ricoh Company, Ltd. | Processing system and method using recomposable software |
WO2003027694A3 (en) * | 2001-09-27 | 2003-10-30 | Intel Corp | Method and apparatus for in-circuit testing of sockets |
US6734683B2 (en) | 2001-09-27 | 2004-05-11 | Intel Corporation | Method and apparatus for in-circuit testing of sockets |
KR100433797B1 (ko) * | 2001-11-16 | 2004-06-07 | 임동균 | 디지털회로의 학습능률 향상을 위한 학습도구 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4437141A (en) | High terminal count integrated circuit device package | |
US6407566B1 (en) | Test module for multi-chip module simulation testing of integrated circuit packages | |
US4862076A (en) | Test point adapter for chip carrier sockets | |
US7602201B2 (en) | High temperature ceramic socket configured to test packaged semiconductor devices | |
JPS5929151B2 (ja) | 半導体ウエハ−試験装置 | |
KR19990064101A (ko) | 반도체 디바이스 시험장치 | |
US6798228B2 (en) | Test socket for packaged semiconductor devices | |
EP0305951A1 (en) | Testing of integrated circuit devices on loaded printed circuit boards | |
US6270356B1 (en) | IC socket | |
JPS62223679A (ja) | インサ−キツトテスタ用フイクスチヤ | |
JPH03203300A (ja) | 集積回路をベースに装着する装置 | |
KR100744152B1 (ko) | 멀티 테스트가 용이한 반도체 칩 패키지 검사용 소켓 | |
US7307443B2 (en) | Test socket for an integrated circuit | |
US6433565B1 (en) | Test fixture for flip chip ball grid array circuits | |
US6270357B1 (en) | Mounting for high frequency device packages | |
WO1997016849A1 (en) | Ball grid array integrated circuit socket | |
US7241147B2 (en) | Making electrical connections between a circuit board and an integrated circuit | |
KR200147597Y1 (ko) | 테스트 지그 | |
US6367763B1 (en) | Test mounting for grid array packages | |
JPH0725722Y2 (ja) | 電子部品用ソケット | |
JP7130897B2 (ja) | 評価用ソケット装置及びlsiの測定評価方法 | |
JP2011180019A (ja) | 半導体測定装置および半導体測定装置用ピッチ変換治具 | |
JPH0224346B2 (ja) | ||
KR970053266A (ko) | 패키지 유형이 다른 동일 집적회로 소자에 적용되는 범용 검사용 기판 | |
GB2325355A (en) | Socket for chip testing |