KR100876964B1 - 반도체 패키지 제조용 테스트 보드 - Google Patents

반도체 패키지 제조용 테스트 보드 Download PDF

Info

Publication number
KR100876964B1
KR100876964B1 KR1020070072853A KR20070072853A KR100876964B1 KR 100876964 B1 KR100876964 B1 KR 100876964B1 KR 1020070072853 A KR1020070072853 A KR 1020070072853A KR 20070072853 A KR20070072853 A KR 20070072853A KR 100876964 B1 KR100876964 B1 KR 100876964B1
Authority
KR
South Korea
Prior art keywords
input
test board
output
semiconductor package
board
Prior art date
Application number
KR1020070072853A
Other languages
English (en)
Inventor
김용준
차세웅
이준엽
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020070072853A priority Critical patent/KR100876964B1/ko
Application granted granted Critical
Publication of KR100876964B1 publication Critical patent/KR100876964B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
    • G01R31/2808Holding, conveying or contacting devices, e.g. test adapters, edge connectors, extender boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 반도체 패키지 제조용 테스트 보드에 관한 것으로서, 더욱 상세하게는 BGA 반도체 패키지의 성능을 테스트하기 위한 테스트 보드의 입출력 패드 및 입출력 트레이스의 배열 구조를 수직 방향으로 개선하여, 보드 레벨 드롭 테스트의 신뢰성을 높일 수 있도록 한 반도체 패키지 제조용 테스트 보드에 관한 것이다.
이를 위해, 본 발명은 BGA 반도체 패키지의 솔더볼이 접합되는 복수의 유니트 접합부와, 측정장비와 연결되는 복수의 측정단자와, 상기 각 유니트 접합부와 해당 측정단자를 연결하는 입출력패드 및 트레이스를 포함하는 반도체 패키지 제조용 테스트 보드에 있어서, 상기 입출력패드를 각 유니트 접합부의 상단 또는 하단쪽에 형성하여, 각 입출력패드가 수직 배열이 되도록 한 것을 특징으로 하는 반도체 패키지 제조용 테스트 보드를 제공한다.
반도체 패키지, 테스트 보드, 보드 레벨 드롭 테스트, 입출력 패드, 입출력 트레이스, 솔더볼

Description

반도체 패키지 제조용 테스트 보드{Test board for semiconductor package}
본 발명은 반도체 패키지 제조용 테스트 보드에 관한 것으로서, 더욱 상세하게는 BGA 반도체 패키지의 성능을 테스트하기 위한 테스트 보드의 입출력 패드 및 입출력 트레이스의 배열 구조를 개선하여, 보드 레벨 드롭 테스트의 신뢰성을 높일 수 있도록 한 반도체 패키지 제조용 테스트 보드에 관한 것이다.
일반적으로, 반도체 패키지는 리드프레임, 인쇄회로기판, 회로필름 등 여러가지 기판을 이용하여 다양한 구조로 제조되고 있으며, 이 기판들은 전자기기상의 마더보드에 고정되어 반도체 칩과 마더보드간의 전기적 신호를 매개해주는 역할을 한다.
상기 인쇄회로기판 및 회로필름의 경우에는 그 입출력단자를 미세한 구 형상의 솔더볼(solder ball)을 주로 사용하고 있다.
상기 솔더볼을 입출력단자로 사용하는 패키지중 대표적인 것은 볼 그리드 어레이(BGA) 반도체 패키지로서, 첨부한 도 6을 참조로 그 구조 및 제조 방법을 간략 히 살펴보면 다음과 같다.
먼저, 인쇄회로기판의 제공 단계이다.
상기 인쇄회로기판(100)은 열경화성 수지층(1)과, 이 열경화성 수지층(1)을 중심으로 그 상하면에 식각 등의 공정으로 형성되는 구리박막의 전도성패턴(2) 및 볼랜드(3)와, 상면의 전도성패턴(2)과 저면의 볼랜드(3)간을 통전시키기 위하여 관통 형성되는 비아홀(4)과, 상면의 와이어 본딩용 전도성패턴(2)과 솔더볼 부착을 위한 저면의 볼랜드(3) 영역 등을 제외한 표면에 코팅되는 솔더마스크(5: = 커버코트) 등으로 구성된다.
이에, 상기 인쇄회로기판(100)의 칩탑재영역에 반도체 칩(6)을 부착하는 공정과; 상기 반도체 칩(6)의 본딩패드와 상기 전도성 회로패턴중 커버코트로 도포되지 않은 와이어 본딩용 전도성패턴(2)간을 전기적 신호 교환을 위하여 와이어(7)로 연결하는 공정과; 상기 반도체 칩(6)과 와이어(7) 등을 외부로부터 보호하기 위하여 수지(8)로 몰딩하는 몰딩 공정과; 최종적으로 상기 볼랜드에 입출력단자로서 구 형상의 솔더볼(9)을 융착시키는 공정을 통하여, BGA 반도체 패키지가 제조된다.
이러한 BGA 반도체 패키지가 소형 전자제품이나 이동 통신기기 등의 전자 제품에 탑재되면서, 보드 레벨 신뢰성 즉, 반도체 패키지가 입출력단자를 통해 메인보드에 견고한 부착력을 유지하는지가 중요하게 여겨지고 있다.
현재, 보드 레벨 신뢰성에 대한 문제점중 대다수는 반도체 패키지와 이것이 실장되는 마더보드 사이의 물성 차이에 따른 열적 기계적 응력에 의해서 발생되고, 결국 솔더 접합부(예를들면, 반도체 패키지의 솔더볼과 마더보더간의 접합부) 파손으로 이어져 전기적 단락이 되는 문제점이 있다.
즉, 기존에 금속으로만 이루어진 솔더 접합부(예를들면, 반도체 패키지의 솔더볼과 마더보더간의 접합부)는 열적 기계적 응력에 의한 영향을 완화시키는데 물리적 기계적으로 한계를 갖고 있기 때문에, 결국 솔더 접합부의 파손이 발생할 가능성이 높은 문제점을 가지고 있다.
따라서, BGA 반도체 패키지의 보드 레벨 성능을 높일 수 있도록 현재 BGA 반도체 패키지의 보드 레벨 신뢰성을 미리 테스트하고 있으며, 그 테스트 방법을 첨부한 도 1을 참조로 간략히 설명하면 다음과 같다.
먼저, BGA 반도체 패키지의 솔더볼(10)을 테스트 보드(100)의 솔더 접합패드(20)에 접합시킨 다음, 테스트 보드(100)의 4곳 모서리를 스크류(22)로 고정시킨다.
이어서, 상기 테스트 보드(100)에 굽힘 하중을 가해줌으로써, 테스트 보드(100)는 4곳 모서리 부분을 고정점으로 아래로 볼록하게 만곡되며 휘어지게 된다.
이때, 반도체 패키지의 솔더볼(10) 및 테스트 보드(100)의 솔더 접합패드(20)를 통하여 입출력되는 신호를 검출하여, 솔더볼(10)이 전기적으로 단락되었는지, 솔더볼(10)이 솔더 접합패드(20)에 지속적으로 접합되어 전기적 신호를 내는지를 판단하게 된다.
일반적으로 BGA 반도체 패키지가 실장될 테스트 보드(Test Board)의 메탈 패 드(Metal Pad), 즉 솔더 접합패드(20)는 NSMD(Non-Solder Mask Defined)로 디자인되는데, 이는 첨부한 도 1의 확대도에서 보는 바와 같이 솔더볼(10)의 하단부가 솔더 접합패드(20)를 감싸게 하여, 솔더 접합부(Solder Joint)의 접합 부위 강도를 강화시켜서 테스트 보드(100)의 솔더 접합패드(20)로부터 솔더볼(10)이 단락(Failure)되는 것을 줄이기 위함이다.
다시 말해서, SMD(Solder Mask Defined)로 설계된 BGA 반도체 패키지의 볼랜드와 솔더볼간의 접합부에 비하여, NSMD(Non-Solder Mask Defined)로 설계된 솔더 볼(10)과 테스트 보드(100)의 솔더 접합패드(20)간의 접합부 강도를 강화시켜서, 테스트 보드(100)에 굽힘 하중이 가해질 때, 테스트 보드(100)의 솔더 접합패드(20)로부터 솔더볼(10)이 단락되는 것을 줄일 수 있도록 한다.
한편, 상기 테스트 보드(100)에는 테스트중 솔더볼의 단락 등(Failure)를 실시간으로 관측하기 위해서 입출력 패드 및 트레이스(Input/Output Trace)를 갖추게 되는데, 이 입출력 패드(14) 및 입출력 트레이스(16)는 도 1의 확대도 및 도 2의 평단면도에 도시된 바와 같이, 부분적으로 솔더볼(10)이 솔더 접합패드(20)를 감싸지 못하는 영역을 만들게 된다.
즉, 테스트 보드(100)의 평면도를 나타내는 첨부한 도 3에서 보는 바와 같이, 각 반도체 패키지의 솔더볼(10)들이 접합되는 유니트 접합부(12)가 매트릭스 배열로 형성되어 있고, 각 유니트 접합부(12)의 솔더 접합패드(20)의 일측에 전기적 신호를 위한 입출력패드(14)가 일체로 연장되어 있으며, 이 입출력패드(14)에는 입출력 트레이스(16)가 더 연장 형성되며, 이 입출력 트레이스(16)는 측정장비와 연결되는 측정단자(18)쪽으로 길게 연장된다.
보다 상세하게는, 상기 테스트 보드(100)상의 각 유니트 접합부(12)의 입출력 패드(14)는 도 3의 도시 방향을 기준으로, 모두 수평방향(Horizontal)으로 배열되고, 또한 상기 입출력 트레이스(16)도 입출력 패드(14)와 연결되는 수직 트레이스(16a)와 이 수직 트레이스(16a)로부터 측정단자(18)쪽으로 연장되는 수평 트레이스(16b)로 나누어지지만, 입출력 패드(14)와 수직 트레이스(16a)가 연결되는 부분이 수평 배열로 되어 있고, 또한 수평 트레이스(16b) 부분이 측정단자(18)쪽을 향하며 길게 수평배열을 이루게 된다.
더욱이, 도 3을 기준으로 상기 입출력 트레이스(16)중 우측의 것은 우측의 유니트 접합부(12)로부터 연장되어 한 선 내지 두 선의 수평배열을 이루지만, 도 3의 좌측쪽을 보면 상기 입출력 트레이스(16)가 측정단자(18)쪽으로 연장되면서 다른 유니트 접합부로부터 연장되어 나온 입출력 트레이스와 함께 여러 선의 수평 배열을 이루게 된다.
이렇게 상기 테스트 보드(100)에 입출력 패드(14) 및 트레이스(16)가 수평 배열을 이루게 됨에 따라, 테스트시 테스트 보드(100)가 굽힘 하중을 받을 때, 솔더볼(10)과 솔더 접합패드(20)간의 솔더 접합부(Solder Joint)의 접합 부위를 취약하게 만들고, 테스트시 테스트 보드에서 기대치 않은 오류 모드(Failure Mode)를 유발시키게 된다.
일반적으로 보드레벨 신뢰성 드롭 테스트에서 테스트 보드(100)가 드롭에 의한 굽힘 하중을 받을 시, 4개의 스크류(22) 고정 위치에 의하여 아래로 볼록하게 만곡되며 휘어지게 되므로, 테스트 보드(100)의 수평방향이 수직방향에 비해 상대적으로 높은 변형을 갖게 되며, 도 4에 나타낸 바와 같이, 그 중앙 부분(붉은색)이 가장 많이 휘어지는 변형을 갖게 된다.
따라서, 기존의 테스트 보드(100) 디자인에서는 비교적 입출력 트레이스(16)의 연장 형성(Routing)이 용이한 왼쪽 모서리 및 변(측정단자가 있는 쪽)에 상기와 같이 입출력 트레이스(16)가 집중적으로 수평배열을 이루며 모여짐에 따라, 이 입출력 트레이스(16)들은 큰 변형을 갖는 테스트 보드의 수평 방향과 나란하게 정렬이 되어, 결국 반도체 패키지의 솔더볼(10)과 테스트 보드(100)의 솔더 접합패드(20)간의 솔더 접합부(Solder Joint) 취약 부분(도 1의 확대도 및 도 2의 평단면도에 도시된 바와 같이, 입출력 패드(14)로 인하여 부분적으로 솔더볼(10)이 솔더 접합패드(20)를 감싸지 못하는 영역)을 외부 하중에 그대로 노출시키게 된다.
이러한 기존의 테스트 보드 디자인은 보드레벨 드롭 테스트로부터 얻어지는 데이타의 신뢰성을 떨어뜨리고, 또한 보드 굽힘에 대한 대칭성으로 그룹화되는 유니트(unit)들간의 신뢰성 데이타(드롭(Drop) 수명) 차이를 유발시킨다.
구체적인 예를 들어 설명하자면, 도 5에 도시된 바와 같이 테스트 보드의 각 유니트 접합영역(BGA 반도체 패키지가 접합되는 영역)에 놓인 각 유니트(Unit: BGA 반도체 패키지)들의 배치 대칭성 및 테스트 보드가 받는 굽힘 하중을 고려한다면, 각 유니트(U1, U5, U11, U15)는 서로 비슷한 드롭 성능(또는 수명)을 보여줘야 하지만, 입출력패드 및 입출력 트레이스를 거쳐 측정단자로 빠져나온 신호를 측정장비를 통해 분석된 테스트 데이타를 보면, 왼쪽에 실장된 유니트(U1, U11)가 오른쪽 의 유니트(U5, U15)보다 나쁜 드롭 성능을 나타냄을 알 수 있었고, 이는 입출력패드로 인하여 솔더볼(10)이 솔더 접합패드(20)를 감싸지 못하는 영역이 외부 하중에 그대로 노출되고, 또한 유니트(U1,U11)쪽에 입출력패드(14)와 수평 배열로 연결되어진 입출력 트레이스(16)들이 몰려 있기 때문이다.
결국, 기존의 테스트 보드(100)에는 입출력패드(14) 및 입출력 트레이스(16)들이 테스트 보드가 휘어지는 방향과 일치하는 수평 방향으로 배열되어 있기 때문에, 굽힙 하중이 수평 배열된 입출력 트레이스(16)를 통하여 입출력 패드(14)로 용이하게 전달되고, 이에 솔더 접합패드(20)로부터 솔더볼(10)이 단락되어, 결국 보드 레벨 테스트의 신뢰성을 떨어드리게 된다.
본 발명은 상기와 같은 제반 문제점을 감안하여 안출한 것으로서, 보드 레벨 테스트용 테스트 보드의 입출력 패드 및 트레이스 배열 구조를 기존의 수평배열이 아닌 수직배열로 개선하여, 테스트시 굽힘 하중이 집중되는 것을 방지하는 동시에 입출력패드에 의하여 부분적으로 솔더볼이 솔더 접합패드를 감싸지 못하는 영역에 하중이 전달되는 것을 방지하여, 보드 레벨 드롭 테스트의 신뢰성을 높일 수 있도록 한 반도체 패키지 제조용 테스트 보드를 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은: BGA 반도체 패키지의 솔더볼이 접합되는 복수의 유니트 접합부와, 측정장비와 연결되는 복수의 측정단자와, 상기 각 유니트 접합부와 해당 측정단자를 연결하는 입출력패드 및 트레이스를 포함하는 반도체 패키지 제조용 테스트 보드에 있어서, 상기 입출력패드를 각 유니트 접합부의 상단 또는 하단쪽에 형성하여, 각 입출력패드가 테스트 보드의 폭방향과 나란한 수직방향으로 배열되도록 한 것을 특징으로 하는 반도체 패키지 제조용 테스트 보드를 제공한다.
바람직한 구현예로서, 상기 입출력패드와 연결되는 입출력 트레이스의 시작부분도 테스트보드의 폭방향과 나란한 수직방향으로 배열되는 것을 특징으로 한다.
상기와 같은 과제 해결 수단을 통하여, 본 발명은 다음과 같은 효과를 제공할 수 있다.
기존의 테스트 보드에 입출력 패드 및 트레이스가 수평방향을 따라 배열되는 것과 달리, 본 발명의 입출력 패드 및 트레이스를 수직방향으로 배열함으로써, 테스트시 테스트 보드에 제공되는 굽힙하중이 입출력패드쪽에 집중되는 것을 방지하는 동시에 입출력패드에 의하여 부분적으로 반도체 패키지의 솔더볼이 테스트 보드의 솔더 접합패드를 감싸지 못하는 영역에 굽힘 하중이 전달되는 것을 방지할 수 있게 되어, 기존에 비하여 보드 레벨 드롭 테스트의 신뢰성을 향상시킬 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.
전술한 바와 같이, BGA 반도체 패키지가 실제 전자기기의 마더보드에 실장될 때, 보드 레벨 신뢰성에 대한 문제점중 반도체 패키지의 솔더볼과 이것이 접합되는 마더보드 사이의 물성 차이에 따른 열적 기계적 응력에 의해서 솔더 접합부(반도체 패키지의 솔더볼과 마더보더간의 접합부) 파손으로 이어져 전기적 단락되는 점에 있는 바, 이러한 현상을 BGA 반도체 패키지의 제품 신뢰성을 높이고자 제조단계에서 미리 테스트하고 있으며, 그 테스트를 보드 레벨 드롭 테스트라 한다.
이에, BGA 반도체 패키지의 보드 레벨 성능을 높일 수 있도록 BGA 반도체 패키지의 보드 레벨 신뢰성을 미리 테스트하기 위하여, 테스트 보드가 사용되고 있다.
즉, 테스트 보드는 각 반도체 패키지의 솔더볼들이 접합되도록 한 매트릭스 배열을 갖는 복수의 유니트 접합부와, 각 유니트 접합부의 솔더 접합패드에 전기적 신호의 입출력을 위하여 일체로 연장된 입출력패드와, 이 입출력패드에서부터 측정장비의 측정단자까지로 연장된 입출력 트레이스를 포함한다.
기존의 테스트 보드에서, 상기 입출력패드와 입출력 트레이스는 수평방향으로 배열되어, 테스트시 보드에 작용되는 굽힘 하중이 입출력패드 및 트레이스를 통하여 솔더볼쪽으로 용이하게 전달되어, 테스트 보드로부터 솔더볼이 단락되는 등의 현상이 발생됨에 따라, 보드 레벨 테스트의 신뢰성이 떨어지는 문제점이 있었다.
이와 달리, 본 발명에 따른 테스트 보드에는 입출력패드와 트레이스가 굽힘 하중에 따라 테스트 보드가 휘어지는 방향(수평 방향)과 반대 방향, 즉 수직방향으로 배열되는 점에 특징이 있다.
첨부한 도 7은 보드 레벨 드롭 테스트에 사용되는 본 발명에 따른 반도체 패키지 제조용 테스트 보드를 나타내는 평면도이고, 도 8은 본 발명의 테스트 보드 구조를 설명하는 개략도이다.
도 7 및 도 8에 도시된 바와 같이, 본 발명의 테스트 보드(100)에는 BGA 반도체 패키지의 솔더볼(10)이 접합되도록 솔더 접합패드(20)를 갖는 복수의 유니트 접합부(12)와, 각 유니트 접합부(12)에 일체로 연장 형성되는 입출력패드(14)와, 측정장비와 연결되는 복수의 측정단자(18)와, 각 입출력패드(14)와 해당 측정단자(18)를 신호 교환 가능하게 연결하는 입출력 트레이스(16)가 포함되는 바, 특히 상기 입출력패드(14)가 각 유니트 접합부(12)의 상단 또는 하단쪽에 형성된다.
즉, 상기 입출력패드(14)가 각 유니트 접합부(12)의 상단 또는 하단쪽에 형성되어 테스트보드(100)의 폭방향(도 7 및 도 8을 기준으로 Y축방향)과 나란한 수직방향으로 배열된다.
다시 말해서, 상기 입출력패드(14)는 테스트시 작용하는 굽힘하중에 의하여 테스트 보드(100)가 휘어지는 방향(수평 방향)과 반대 방향, 즉 수직방향으로 배열된다.
또한, 상기 입출력패드(14)와 연결되는 입출력 트레이스(16)의 시작부분도 테스트보드(100)의 폭방향(도 7 및 도 8을 기준으로 Y축방향)과 나란한 수직방향으로 배열되고, 입출력 트레이스(16)의 중간부분과 말단 부분은 해당 측정단자(18)쪽으로 수평 또는 수직 방향을 번갈아가며 연장되되, 테스트 보드(100)의 전체 면적을 고르게 차지하면서 소정의 배열로 해당 측정단자(18)까지 연장된다.
이와 같이, 본 발명의 테스트 보드에 입출력 패드 및 트레이스 배열 구조를 기존의 수평배열이 아닌 수직배열로 개선하여, 테스트시 굽힘 하중이 집중되는 것을 방지면서 반도체 패키지의 솔더볼과 테스트 보드의 솔더 접합패드쪽에 하중이 전달되는 것을 방지하여, 테스트 보드쪽에서 발생하는 불량을 해소하면서 보드 레벨 드롭 테스트의 신뢰성을 높일 수 있다.
도 1은 보드 레벨 드롭 테스트를 설명하는 개략도,
도 2는 도 1의 A-A선 단면도,
도 3은 기존의 테스트 보드 구조를 설명하는 평면도,
도 4는 테스트 보드에 굽힘 하중이 작용시 그 휨 정도를 나타내는 도면,
도 5는 기존의 테스트 보드의 문제점을 설명하는 개략도,
도 6은 BGA 반도체 패키지 구조를 설명하는 단면도,
도 7은 보드 레벨 드롭 테스트에 사용되는 본 발명에 따른 반도체 패키지 제조용 테스트 보드를 나타내는 평면도,
도 8은 본 발명의 테스트 보드 구조를 설명하는 개략도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 솔더볼 12 : 유니트 접합부
14 : 입출력 패드 16 : 입출력 트레이스
18 : 측정단자 20 : 솔더 접합패드
22 : 스크류 100 : 테스트 보드
200 : 반도체 패키지

Claims (2)

  1. BGA 반도체 패키지의 솔더볼이 접합되는 복수의 유니트 접합부와, 측정장비와 연결되는 복수의 측정단자와, 상기 각 유니트 접합부와 해당 측정단자를 연결하는 입출력패드 및 트레이스를 포함하는 반도체 패키지 제조용 테스트 보드에 있어서,
    상기 입출력패드(14)를 각 유니트 접합부(12)의 상단 또는 하단쪽에 형성하여, 각 입출력패드(14)가 테스트보드의 폭방향과 나란한 수직방향으로 배열되도록 한 것을 특징으로 하는 반도체 패키지 제조용 테스트 보드.
  2. 청구항 1에 있어서, 상기 입출력패드(14)와 연결되는 입출력 트레이스(16)의 시작부분도 테스트보드의 폭방향과 나란한 수직방향으로 배열되는 것을 특징으로 하는 반도체 패키지 제조용 테스트 보드.
KR1020070072853A 2007-07-20 2007-07-20 반도체 패키지 제조용 테스트 보드 KR100876964B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070072853A KR100876964B1 (ko) 2007-07-20 2007-07-20 반도체 패키지 제조용 테스트 보드

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070072853A KR100876964B1 (ko) 2007-07-20 2007-07-20 반도체 패키지 제조용 테스트 보드

Publications (1)

Publication Number Publication Date
KR100876964B1 true KR100876964B1 (ko) 2009-01-07

Family

ID=40482149

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070072853A KR100876964B1 (ko) 2007-07-20 2007-07-20 반도체 패키지 제조용 테스트 보드

Country Status (1)

Country Link
KR (1) KR100876964B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040110033A (ko) * 2003-06-20 2004-12-29 삼성전자주식회사 모듈기판 상에 실장된 볼 그리드 어레이 패키지 검사장치및 검사방법
KR20050013774A (ko) * 2003-07-29 2005-02-05 삼성전자주식회사 비지에이 패키지 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040110033A (ko) * 2003-06-20 2004-12-29 삼성전자주식회사 모듈기판 상에 실장된 볼 그리드 어레이 패키지 검사장치및 검사방법
KR20050013774A (ko) * 2003-07-29 2005-02-05 삼성전자주식회사 비지에이 패키지 제조 방법

Similar Documents

Publication Publication Date Title
US6617695B1 (en) Semiconductor device and semiconductor module using the same
KR100843202B1 (ko) 기판 양면에 검사용 패드를 갖는 반도체 패키지 및검사방법
JP4252491B2 (ja) 検査機能付きモジュール及びその検査方法。
JP2982729B2 (ja) 半導体装置
JP3512169B2 (ja) マルチチップ半導体モジュール及びその製造方法
JP2000031327A (ja) 半導体装置及びその製造方法
JP3459765B2 (ja) 実装検査システム
JP5290215B2 (ja) 半導体装置、半導体パッケージ、インタポーザ、及びインタポーザの製造方法
US20050062151A1 (en) Semiconductor integrated circuit and electronic apparatus having the same
WO1999054932A1 (en) Leadless array package
US7283373B2 (en) Electronic device
JP2907127B2 (ja) マルチチップモジュール
US7786478B2 (en) Semiconductor integrated circuit having terminal for measuring bump connection resistance and semiconductor device provided with the same
JP2006278374A (ja) 半導体装置及びその実装構造
JP4179234B2 (ja) 半導体装置
KR100876964B1 (ko) 반도체 패키지 제조용 테스트 보드
KR101063187B1 (ko) 필름타입 프로브유닛
JP2885202B2 (ja) 半導体パッケージ用検査治具
KR100735838B1 (ko) 집적회로 모듈 형성방법 및 그에 따른 집적회로 모듈
JP2571023B2 (ja) Bga型半導体装置
KR100771873B1 (ko) 반도체 패키지 및 그 실장방법
JP3334798B2 (ja) Bga型半導体装置
KR100491780B1 (ko) 프로브 카드
KR20090058862A (ko) 반도체 패키지 테스트 보드
KR100216894B1 (ko) Bga 반도체패키지의 전기테스트장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121204

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131203

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141202

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151208

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161202

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171208

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20191223

Year of fee payment: 12