JP2000216297A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2000216297A
JP2000216297A JP1286899A JP1286899A JP2000216297A JP 2000216297 A JP2000216297 A JP 2000216297A JP 1286899 A JP1286899 A JP 1286899A JP 1286899 A JP1286899 A JP 1286899A JP 2000216297 A JP2000216297 A JP 2000216297A
Authority
JP
Japan
Prior art keywords
chip
substrate
chip supporting
semiconductor device
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1286899A
Other languages
English (en)
Inventor
Kenji Ujiie
健二 氏家
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1286899A priority Critical patent/JP2000216297A/ja
Publication of JP2000216297A publication Critical patent/JP2000216297A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体装置における耐リフロー性の向上を図
る。 【解決手段】 半導体チップ１を封止用樹脂によって覆
って形成した封止部６と、チップ支持面２ｂを有した基
板本体とチップ支持面２ｂを被覆するソルダレジスト２
ｅとを備え、かつソルダレジスト２ｅに、半導体チップ
１のパッドに電気的に接続されるボンディングリードを
露出させる端子露出用開口部２ｆとチップ支持面２ｂを
露出させるダミー開口部２ｈとが形成された配線基板２
と、配線基板２の基板裏面に設けられたはんだボールと
からなり、ソルダレジスト２ｅのダミー開口部２ｈを介
して前記基板本体のチップ支持面２ｂと封止部６とが直
接接触しており、これによって、封止部６と基板本体と
の接合力を増加させて耐リフロー性を向上させる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体製造技術に
関し、特に半導体装置の耐リフロー性向上に適用して有
効な技術に関する。
【０００２】
【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
【０００３】半導体集積回路が形成された半導体チップ
を有する半導体装置において、その小形化を図る構造の
一例としてＢＧＡ（Ball Grid Array)が知られている。
なお、前記ＢＧＡでは、種々の構造のものが開発されて
おり、そのうちの１つに半導体チップをモールドによっ
て樹脂封止するモールドタイプのＢＧＡがある。
【０００４】このモールドタイプのＢＧＡでは、半導体
チップがチップ支持基板である配線基板によって支持さ
れ、さらに、配線基板上に半導体チップを樹脂封止した
封止部が形成されている。
【０００５】また、配線基板の表面すなわちチップ支持
面は、絶縁層であるソルダレジストによって被覆され、
このソルダレジストには、配線基板の基板端子の箇所の
みに基板端子を露出させる端子露出用開口部が形成され
ている。
【０００６】したがって、配線基板上において、端子露
出用開口部と半導体チップとを除いた領域で、ソルダレ
ジストと封止部とが直接接触している。
【０００７】ここで、樹脂封止形のＢＧＡ（ＣＳＰ（Ch
ip Scale Package) も含む）については、例えば、株式
会社プレスジャーナル１９９８年７月２７日発行、「月
刊Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｗｏｒｌｄ １９９８
年増刊号、'9９半導体組立・検査技術」、２３〜５２頁
に記載されている。
【０００８】
【発明が解決しようとする課題】ところが、前記した技
術のＢＧＡにおいて、配線基板のソルダレジストと封止
部とが直接接触している箇所では、両者の接合力が弱い
ため、リフロー時の各部材の熱伸縮により、ソルダレジ
ストと配線基板のランドとの間や、ソルダレジストと基
板本体との間などで剥離が発生し易く、さらに、基板本
体にクラックが入り易い。
【０００９】その際、前記剥離やクラックが形成される
と、これらがその近傍の基板端子に到達することもあ
り、そこで、ボンディングワイヤの断線不良に至ること
が問題とされる。
【００１０】なお、配線基板のチップ支持面における前
記剥離や前記クラックは、特に、配線基板のソルダレジ
ストと封止部との接触面積の大きな箇所（半導体チップ
固定などのようなソルダレジストに対して拘束がおこな
われていない箇所）や、または、配線基板のチップ支持
面の角部などで発生する。
【００１１】また、大きさの異なった２種類の半導体チ
ップ（例えば、４Ｍ（メガ）チップと８Ｍチップ）に対
して、使用する配線基板を同一のものとして配線基板の
共通化を図ろうとした場合、端子露出用開口部は、大き
い半導体チップに対応させてその外側に配置させなけれ
ばならず、この配線基板のチップ支持面に小さい半導体
チップを搭載した際には、ソルダレジストと封止部とが
直接接触する大きな面積の領域が形成されることにな
る。
【００１２】その結果、この領域で前記剥離や前記クラ
ックが形成される可能性があり、したがって、配線基板
の共通化が図れないことが問題となる。
【００１３】本発明の目的は、耐リフロー性の向上を図
る半導体装置およびその製造方法を提供することにあ
る。
【００１４】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１５】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１６】すなわち、本発明の半導体装置は、半導体
チップを封止用樹脂によって覆って形成した封止部と、
前記半導体チップを支持するチップ支持面を有した基板
本体と前記チップ支持面を被覆する絶縁層とを備え、前
記絶縁層に、前記半導体チップの表面電極に電気的に接
続される基板端子を露出させる端子露出用開口部と前記
チップ支持面を露出させるダミー開口部とが形成された
チップ支持基板と、前記チップ支持基板の前記チップ支
持面と反対側の面に設けられ、前記基板端子と電気的に
接続された複数の外部端子とを有し、前記絶縁層の前記
ダミー開口部を介して前記基板本体の前記チップ支持面
と前記封止部とが接触しているものである。
【００１７】これにより、封止部と基板本体とが直接接
触する領域が増え、その結果、封止部とチップ支持基板
との接合力を増やすことができる。
【００１８】したがって、リフロー時に伸縮する絶縁層
の領域を少なくすることができ、その結果、リフロー時
の絶縁層の伸縮量を低減することができる。
【００１９】これにより、絶縁層と基板本体との剥離や
基板本体へのクラックの形成を低減でき、その結果、半
導体装置の耐リフロー性の向上を図ることができる。
【００２０】また、本発明の半導体装置の製造方法は、
半導体チップを支持するチップ支持面を有した基板本体
と前記チップ支持面を被覆する絶縁層とを備え、前記絶
縁層に、基板端子を露出させる端子露出用開口部と前記
チップ支持面を露出させるダミー開口部とが形成された
チップ支持基板を準備する工程と、前記チップ支持基板
の前記チップ支持面と、前記半導体チップとを接合する
工程と、前記半導体チップの表面電極と前記チップ支持
基板の前記絶縁層の前記端子露出用開口部に配置された
前記基板端子とを電気的に接続する工程と、前記絶縁層
の前記ダミー開口部を介して前記基板本体の前記チップ
支持面と封止用樹脂とを接触させて前記半導体チップを
樹脂封止する工程と、前記チップ支持基板の前記チップ
支持面と反対側の面に、前記基板端子と電気的に接続さ
れた複数の外部端子を設ける工程とを有し、前記樹脂封
止によって形成された封止部と前記基板本体の前記チッ
プ支持面とが前記絶縁層の前記ダミー開口部を介して接
触しているものである。
【００２１】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
【００２２】図１は本発明による半導体装置の構造の実
施の形態の一例を示す断面図、図２は図１におけるＡ部
の構造を示す拡大部分断面図、図３は図１に示す半導体
装置における端子露出用開口部とダミー開口部の位置の
一例を示す平面図、図４は図３におけるＢ部の構造を示
す拡大部分平面図、図５は本発明の半導体装置に用いら
れる絶縁部材の特性値とチップ支持基板の角部での反り
状態を示す図であり、（ａ）は特性データ図、（ｂ）は
反り原理図、図６は本発明による半導体装置の製造方法
の実施の形態の一例を示す製造プロセス図と工程断面
図、図７（ａ),（ｂ) は図１に示す半導体装置の各製造
工程におけるベース基板の状態の一例を示す平面図、図
８（ａ),（ｂ),（ｃ）は図１に示す半導体装置の各製造
工程におけるベース基板の状態の一例を示す平面図と半
導体装置の側面図である。
【００２３】図１に示す本実施の形態の半導体装置は、
主面１ｂにメモリ（例えば、ＳＳＲＡＭ（Synchronous
Static Random Access Memory)）などの半導体集積回路
が形成された半導体チップ１（例えば、４ＭのＳＳＲＡ
Ｍ）をチップ支持基板である配線基板２に実装した樹脂
封止形のものであり、外部端子として複数のはんだボー
ル３が設けられたＢＧＡ９である。
【００２４】なお、本実施の形態では、前記ＢＧＡ９の
一例として、１１９ピン（７×１７ピン）のＢＧＡ９の
場合を説明する。ただし、外部端子の数すなわちはんだ
ボール３の設置数は、１１９個に限定されるものではな
く、その数は１１９個未満であってもよく、あるいは１
１９個以上であってもよい。
【００２５】また、本実施の形態で説明するＢＧＡ９で
は、はんだボール３が、配線基板２のチップ支持面２ｂ
と反対側の面（以降、基板裏面２ｃと呼ぶ）に格子状
（７×１７）に配列されて設けられている。
【００２６】したがって、半導体チップ１からの信号
は、配線基板２を介して外部端子であるはんだボール３
に伝えられる。
【００２７】前記ＢＧＡ９の構成について説明すると、
半導体チップ１を封止用樹脂５によって覆って形成した
封止部６と、半導体チップ１を支持するチップ支持面２
ｂを有した基板本体２ｄとチップ支持面２ｂを被覆する
ソルダレジスト（絶縁層）２ｅとを備え、かつ、ソルダ
レジスト２ｅに、半導体チップ１のパッド（表面電極）
１ａに電気的に接続されるボンディングリード（基板端
子）２ａを露出させる端子露出用開口部２ｆとチップ支
持面２ｂを露出させるダミー開口部２ｈとが形成された
配線基板２と、配線基板２のチップ支持面２ｂと反対側
の面である基板裏面２ｃに設けられ、かつボンディング
リード２ａと電気的に接続された１１９個のバンプ電極
であるはんだボール３（外部端子）と、半導体チップ１
のパッド１ａとこれに対応するボンディングリード２ａ
とを電気的に接続するボンディングワイヤ４とからな
り、ソルダレジスト２ｅのダミー開口部２ｈを介して基
板本体２ｄのチップ支持面２ｂと封止部６とが直接接触
している。
【００２８】すなわち、配線基板２のソルダレジスト２
ｅにダミー開口部２ｈが設けられたことにより、ダミー
開口部２ｈを介して基板本体２ｄと封止部６とを直接接
触させ、封止部６と配線基板２との接合力を向上させる
ものである。
【００２９】また、図３に示すように、本実施の形態の
ＢＧＡ９は、配線基板２のソルダレジスト２ｅにおける
ダミー開口部２ｈが、配線基板２のチップ支持面２ｂの
４つの角部と、チップ支持領域２ｉと端子露出用開口部
２ｆとの間の箇所とに形成されているものである。
【００３０】つまり、図３に示す配線基板２のチップ支
持面２ｂ上において、細長い半導体チップ１の長手方向
のチップ両側部（チップ支持領域２ｉの両側部）に、端
子露出用開口部２ｆと同じ形状のダミー開口部２ｈを端
子露出用開口部２ｆと並べて設けたものである。
【００３１】さらに、ダミー開口部２ｈが、配線基板２
のチップ支持面２ｂの４つの角部にに設けられている。
【００３２】ここで、本実施の形態のＢＧＡ９における
配線基板２上の端子露出用開口部２ｆとダミー開口部２
ｈの位置を、図３を用いて説明する。
【００３３】まず、図３において、長方形の半導体チッ
プ１の長手方向と直角をなす中心線１２に平行な半導体
チップ１の端部１ｃと、この端部１ｃに平行な端子露出
用開口部２ｆ（図３において半導体チップ１の上下に配
置された端子露出用開口部２ｆ）との距離をＰ１とし、
中心線１２と半導体チップ１の端部１ｃに平行な端子露
出用開口部２ｆとの距離をＱ１とし、半導体チップ１の
長手方向と平行をなす中心線１３に平行な端部１ｄと、
この端部１ｃに平行な端子露出用開口部２ｆ（図３にお
いて半導体チップ１の左右に配置された端子露出用開口
部２ｆ）との距離をＲ１とし、中心線１３と半導体チッ
プ１の端部１ｄに平行な端子露出用開口部２ｆとの距離
をＳ１とし、半導体チップ１の端部１ｄに平行な端子露
出用開口部２ｆと封止部６の外形線との距離をＴ１と
し、半導体チップ１の端部１ｄとダミー開口部２ｈとの
距離をＵ１とすると、それぞれの距離は、Ｐ１＝1.６２
ｍｍ、Ｑ１＝8.６２ｍｍ、Ｒ１＝2.０２ｍｍ、Ｓ１＝5.
５９ｍｍ、Ｔ１＝0.３６ｍｍ、Ｕ１＝0.９４５ｍｍであ
る。
【００３４】ただし、これらの各寸法は、一例であり、
これらの数値に限定されるものではない。
【００３５】さらに、ＢＧＡ９は、半導体チップ１とこ
れの最も近傍に配置されたソルダレジスト２ｅの開口部
との距離である図２に示すチップ端・開口部間距離１０
が、0.９４５ｍｍである（ここでの開口部は、ダミー開
口部２ｈである）。
【００３６】なお、これらのダミー開口部２ｈにおいて
は、配線基板２の基材である基板本体２ｄが露出してお
り、このダミー開口部２ｈと端子露出用開口部２ｆ以外
の領域はソルダレジスト２ｅによって覆われている。
【００３７】さらに、図３には示されていないが、チッ
プ支持領域２ｉの周囲に形成された端子露出用開口部２
ｆには、図４の部分拡大図に示すような複数のボンディ
ングリード２ａが形成されている。
【００３８】つまり、ワイヤボンディングを行えるよう
に、ソルダレジスト２ｅに端子露出用開口部２ｆが形成
されている。
【００３９】また、本実施の形態のＢＧＡ９は、その封
止部６が封止用樹脂５を用いた樹脂モールドによって形
成されたものである。
【００４０】なお、封止用樹脂５（モールドレジン）
は、図５（ａ）に示すように、例えば、エポキシ系樹脂
である。
【００４１】また、ソルダレジスト２ｅも、例えば、エ
ポキシ系樹脂であり、さらに、配線基板２の基材である
基板本体２ｄは、例えば、ＢＴレジン（ビスマレイミド
トリアジン）などによって形成されている。
【００４２】ただし、ソルダレジスト２ｅは、前記エポ
キシ系樹脂に限定されるものではなく、前記エポキシ系
樹脂以外のアクリル、ポリスチロール、ポリイミドまた
はポリウレタンなどの絶縁材料であってもよく、また、
基板本体２ｄは、前記ＢＴレジン以外のガラス入りエポ
キシ系樹脂などによって形成されていてもよい。
【００４３】なお、図５（ａ）は、封止用樹脂５とソル
ダレジスト２ｅと基板本体２ｄとのそれぞれを形成する
材料のガラス転移点、線膨張係数α１，α２を示したも
のである。
【００４４】さらに、図５（ｂ）は、リフロー（２４０
℃）時に、配線基板２のチップ支持面２ｂの角部で発生
するチップ支持面２ｂの反りのメカニズムを示したモデ
ル図である。
【００４５】図５（ｂ）に示すように、封止用樹脂５
（図１参照）の線膨張係数α２（４６×１０-6／℃）
と、配線基板２の基材である基板本体２ｄ（図１参照）
の線膨張係数α２（１０×１０-6／℃）との差が大きい
ため、リフロー時には、チップ支持面２ｂの角部で配線
基板２が反る。
【００４６】この時、モールドコーナ部８で剪断応力が
最大となり、封止部６と配線基板２との接合力が弱い場
合、封止部６とソルダレジスト２ｅとの間で滑りが発生
し、その結果、ソルダレジスト２ｅにクラックが入るこ
とがある。
【００４７】したがって、本実施の形態のＢＧＡ９のよ
うに、配線基板２のチップ支持面２ｂの４つの角部にお
いてソルダレジスト２ｅにダミー開口部２ｈを設けて、
基板本体２ｄのチップ支持面２ｂを露出させ、その結
果、チップ支持面２ｂの角部での封止部６と配線基板２
との接合力を向上させる。
【００４８】これにより、チップ支持面２ｂの角部での
ソルダレジスト２ｅのクラックを防ぐことができる。
【００４９】また、本実施の形態のＢＧＡ９に用いられ
た配線基板２は、４層配線構造のものであり、内部配線
２ｇ、スルーホール２ｊおよびスルーホールランド２ｋ
などが形成されており、ボンディングリード２ａからは
んだボール３までが内部配線２ｇやスルーホール２ｊな
どを介して電気的に接続されている。
【００５０】ただし、配線基板２は、４層配線構造の基
板に限定されるものではない。
【００５１】さらに、半導体チップ１は、例えば、シリ
コンによって形成されるとともに、樹脂などのダイボン
ド材７によって配線基板２のチップ支持面２ｂのチップ
支持領域２ｉに固定されている。
【００５２】また、ボンディングワイヤ４は、例えば、
金線である。
【００５３】次に、本実施の形態の半導体装置（ＢＧ
Ａ）の製造方法について説明する。
【００５４】なお、前記半導体装置の製造方法は、図１
に示すＢＧＡ９の製造方法であり、本実施の形態では、
図７および図８に示す複数枚（ここでは、その一例とし
て６枚の場合を説明するが、６枚以外の複数枚であって
もよい）の配線基板２を備えた１枚のベース基板１１か
ら複数（６個）のＢＧＡ９を製造する場合を図６に示す
製造プロセスに基づいて説明する。
【００５５】まず、図６に示すステップＳ１により、所
望の半導体集積回路が形成された複数の半導体チップ１
を準備する。
【００５６】一方、基板本体２ｄのチップ支持面２ｂを
被覆する絶縁層であるソルダレジスト２ｅに、ボンディ
ングリード２ａ（基板端子）を露出させる端子露出用開
口部２ｆとチップ支持面２ｂを露出させるダミー開口部
２ｈとが形成された６枚の配線基板２を備えたベース基
板１１を準備する。
【００５７】ここで、本実施の形態のＢＧＡ９に用いる
ベース基板１１は、図７（ａ）に示すように、１個のＢ
ＧＡ領域に相当する配線基板２の６個分を一体に形成し
たものであるとともに、前記ＢＧＡ領域を連続して１列
に配置させた大形の基板である。
【００５８】また、このベース基板１１には、モールド
時または切断時などに用いられる位置決め孔１１ａやガ
イド長孔１１ｂが、ベース基板１１の長手方向に沿って
かつその両側部にそれぞれの配線基板２に対応して各々
複数個設けられている。
【００５９】つまり、ベース基板１１は配線基板２を６
枚取りとした基板である。
【００６０】なお、本実施の形態の配線基板２は、図３
に示すように、配線基板２のソルダレジスト２ｅにおけ
るダミー開口部２ｈが、配線基板２のチップ支持面２ｂ
の４つの角部と、チップ支持領域２ｉと端子露出用開口
部２ｆとの間の箇所とに形成されているものである。
【００６１】すなわち、配線基板２のチップ支持面２ｂ
上において、細長い半導体チップ１の長手方向のチップ
両側部に、端子露出用開口部２ｆと同じ形状のダミー開
口部２ｈが端子露出用開口部２ｆと並べて設けられ、か
つチップ支持面２ｂの４つの角部にもダミー開口部２ｈ
が設けられている（図３参照）。
【００６２】なお、図３に示す配線基板２の端子露出用
開口部２ｆには、搭載する半導体チップ１のパッド１ａ
に対応した図４に示すような複数のボンディングリード
２ａが形成されている。
【００６３】続いて、ステップＳ２に示すベース基板供
給を行い、その後、６個の半導体チップ１とベース基板
１１における６つの配線基板２のチップ支持面２ｂとを
それぞれ接合する。
【００６４】つまり、ベース基板１１におけるそれぞれ
の配線基板２のチップ支持面２ｂのチップ支持領域２ｉ
に半導体チップ１を搭載するチップマウントを行う（ス
テップＳ３）。
【００６５】その際、ダイボンド材７によって半導体チ
ップ１をベース基板１１の配線基板２に固定する。
【００６６】なお、図７（ｂ）に示すベース基板１１
が、６個の半導体チップ１をそれぞれのＢＧＡ領域にチ
ップマウントした状態を示すものである。
【００６７】その後、各半導体チップ１のパッド１ａ
と、これに対応する各々の配線基板２のソルダレジスト
２ｅの端子露出用開口部２ｆに配置されたボンディング
リード２ａとをボンディングワイヤ４を用いたワイヤボ
ンディングによって電気的に接続する（ステップＳ
４）。
【００６８】ワイヤボンディング後、図５（ａ）に示す
物性の封止用樹脂５を用いて樹脂モールドによる樹脂封
止を行う（ステップＳ５）。
【００６９】なお、本実施の形態においては、トランス
ファモールドによって樹脂封止を行う。
【００７０】その際、各々の配線基板２のソルダレジス
ト２ｅのダミー開口部２ｈを介して基板本体２ｄのチッ
プ支持面２ｂと封止用樹脂５とを接触させて各半導体チ
ップ１およびボンディングワイヤ４を樹脂封止し、その
結果、図８（ａ）に示すように、ベース基板１１上に６
個の半導体装置本体部であるＢＧＡ本体部９ａを形成す
る。
【００７１】これにより、ベース基板１１上の個々の配
線基板２上に、半導体チップ１を樹脂封止する封止部６
が形成されたことになる。
【００７２】なお、ベース基板１１の各々のＢＧＡ本体
部９ａにおいては、前記樹脂封止によって形成された封
止部６と基板本体２ｄのチップ支持面２ｂとがソルダレ
ジスト２ｅのダミー開口部２ｈを介して接触している。
【００７３】その後、図８（ｂ）に示すように、ベース
基板１１から６個のＢＧＡ本体部９ａをそれぞれ切断し
て（ステップＳ６）分離させる。
【００７４】その際の切断方法としては、ルーター（ド
リル）を用いてもよく、また、型切断などによって切断
してもよい。
【００７５】続いて、各々のＢＧＡ本体部９ａの配線基
板２におけるチップ支持面２ｂと反対側の面、すなわち
基板裏面２ｃに、ボンディングリード２ａと電気的に接
続した複数（本実施の形態では１１９個）の外部端子で
あるはんだボール３を設ける。
【００７６】ここでは、まず、封止部６が形成された配
線基板２の基板裏面２ｃを上方に向け、そこに、はんだ
ボール供給（ステップＳ７）を行い、さらに、ステップ
Ｓ８に示すはんだボール転写を行って、それぞれのＢＧ
Ａ本体部９ａの配線基板２に１１９個のはんだボール３
をフラックスなどを用いて仮固定する。
【００７７】その後、個々の配線基板２にはんだボール
３を仮固定したそれぞれの配線基板２を図示しないリフ
ロー炉などに通し、これによって、ステップＳ９に示す
リフローを行う。
【００７８】つまり、ステップＳ９に示すリフローによ
ってはんだボール３を配線基板２に取り付ける。
【００７９】なお、リフロー時のリフロー温度は、例え
ば、２４０〜２５０℃である。
【００８０】これにより、外部端子であるはんだボール
３が取り付けられる。
【００８１】その結果、図１または図８（ｃ）に示すよ
うなＢＧＡ９を製造することができ、これにより、ＢＧ
Ａ完成（ステップＳ１０）とすることができる。
【００８２】本実施の形態の半導体装置（ＢＧＡ）およ
びその製造方法によれば、以下のような作用効果が得ら
れる。
【００８３】すなわち、配線基板２（チップ支持基板）
の基板本体２ｄのチップ支持面２ｂを被覆するソルダレ
ジスト２ｅ（絶縁層）に、チップ支持面２ｂを露出させ
るダミー開口部２ｈが形成されたことにより、このダミ
ー開口部２ｈを介して封止部６と基板本体２ｄのチップ
支持面２ｂとが直接接触するため、その結果、封止部６
と基板本体２ｄとが直接接触する領域が増え、これによ
り、封止部６と配線基板２との接合力を増やすことがで
きる。
【００８４】したがって、リフロー時に伸縮するソルダ
レジスト２ｅの領域を少なくすることができ、その結
果、リフロー時のソルダレジスト２ｅの伸縮量を低減す
ることができる。
【００８５】これにより、ソルダレジスト２ｅと基板本
体２ｄとの剥離や基板本体２ｄへのクラックの形成を低
減でき、その結果、ＢＧＡ９（半導体装置）の耐リフロ
ー性の向上を図ることができる。
【００８６】さらに、ＢＧＡ９の耐リフロー性を向上で
きるため、ユーザ側でのＢＧＡ９の実装時の断線不良や
耐湿性試験などでの不良の発生を低減することができ
る。
【００８７】ここで、本実施の形態の図１〜図３に示す
ＢＧＡ９と、図１０、図１１に示す比較例のＢＧＡ２０
とにおけるリフロー試験について説明する。
【００８８】まず、図１０に示す比較例のＢＧＡ２０に
おける配線基板２上の端子露出用開口部２ｆの位置を説
明する。
【００８９】なお、図１０に示す比較例のＢＧＡ２０の
各寸法Ｐ３，Ｑ３，Ｒ３，Ｓ３，Ｔ３は、図３に示すＢ
ＧＡ９の各寸法Ｐ１，Ｑ１，Ｒ１，Ｓ１，Ｔ１と同じ意
味合いの距離であり、比較例のＢＧＡ２０のそれぞれの
距離（一例）は、Ｐ３＝1.６２ｍｍ、Ｑ３＝8.６２ｍ
ｍ、Ｒ３＝2.０２ｍｍ、Ｓ３＝5.５９ｍｍ、Ｔ３＝0.３
６ｍｍである。
【００９０】すなわち、ＢＧＡ２０では、半導体チップ
１とこれの最も近傍に配置されたソルダレジスト２ｅの
開口部との距離である図１１に示すチップ端・開口部間
距離１０が、図１０に示すように、Ｒ３＝2.０２ｍｍで
ある（ここでの開口部は、端子露出用開口部２ｆであ
る）。
【００９１】このＢＧＡ２０の構造のサンプルを用い
て、８５℃／８５％で４８時間吸湿後に２４５℃Ｍａ
ｘ、２４０℃以上１０ｓｅｃの条件でリフロー試験を行
ったところ、５０〜１００％の割合で剥離・クラック不
良が発生した。
【００９２】これに対し、本実施の形態のＢＧＡ９を用
いて、前記と同条件のリフロー試験を行ったところ、剥
離・クラック不良の発生は、２／２４個であり、不良品
の発生割合を8.３％に低減することができた。
【００９３】さらに、本実施の形態のＢＧＡ９を用い
て、ＪＥＤＥＣ（Joint Electron Device Engineering
Council,電子デバイス合同委員会 )のＡ１１２で定めら
れたＬｅｖｅｌ３の吸湿条件（３０℃／６０％で１９２
時間吸湿）後のリフロー試験を行ったところ、剥離・ク
ラック不良の発生はなかった。
【００９４】ここで、本実施の形態のＢＧＡ９と、比較
例のＢＧＡ２０とで、両者の構造の差による作用の違い
について説明する。
【００９５】ＢＧＡ９，２０では、その封止部６が、ダ
ミー開口部２ｈや端子露出用開口部２ｆを介して基板本
体２ｄと直接接触しているため、基板本体２ｄと封止部
６（封止用樹脂５）とが強固に接合している。
【００９６】また、配線基板２における半導体チップ１
の下部付近（チップ支持領域２ｉ付近）は、半導体チッ
プ１によってその伸縮が拘束される。この構造でリフロ
ー試験のような温度差が大きな試験を行うと、チップ端
・開口部間距離１０（図２および図１１参照）で、比較
的接合力の弱いソルダレジスト２ｅとスルーホールラン
ド２ｋ（信号用配線パターンでも同じ）との界面で剥離
が発生し、基板本体２ｄのクラックに至ることがある。
【００９７】このような剥離は、チップ端・開口部間距
離１０の距離が長いほど顕著に現れる。すなわち、ソル
ダレジスト２ｅと基板本体２ｄ（スルーホールランド２
ｋなども含む）との接合箇所において、両側にこれらの
部材の伸縮を拘束する箇所があるとき、その中央付近で
はチップ端・開口部間距離１０が長いほど伸縮量が蓄積
され、その結果、ソルダレジスト２ｅのＢＧＡ高さ方向
の伸び（ソルダレジスト２ｅが隆起しようとするその変
形）をソルダレジスト２ｅとスルーホールランド２ｋと
の接合力では抑えきれなくなり、これが、ソルダレジス
ト２ｅの剥離を引き起こす。
【００９８】そこで、チップ端・開口部間距離１０の距
離が図１１に示すＢＧＡ２０のようにおおよそ２ｍｍ以
上となる場合に、剥離・クラック不良が発生し易いた
め、これの対策として、このチップ端・開口部間距離１
０にダミー開口部２ｈを設けた構造が本実施の形態の図
１，２に示すＢＧＡ９である。
【００９９】したがって、本実施の形態のＢＧＡ９のチ
ップ端・開口部間距離１０（Ｕ１＝0.９４５ｍｍ）の方
が、比較例のＢＧＡ２０のチップ端・開口部間距離１０
（Ｒ３＝2.０２ｍｍ）よりも遙に短いたため、リフロー
試験で剥離不良が起こりにくい。
【０１００】これにより、本実施の形態のＢＧＡ９は、
耐リフロー性を向上できる。
【０１０１】また、本実施の形態のＢＧＡ９では、ダミ
ー開口部２ｈが、配線基板２のチップ支持面２ｂの角部
に形成されていることにより、チップ支持面２ｂの角部
において配線基板２に反りが形成された際にも、ダミー
開口部２ｈを介して基板本体２ｄと封止部６（封止用樹
脂５）との接合力が増加されるため、リフロー時のソル
ダレジスト２ｅの伸縮量を低減することができる。
【０１０２】これにより、前記同様、ソルダレジスト２
ｅと基板本体２ｄとの剥離や基板本体２ｄへのクラック
の形成を低減でき、その結果、ＢＧＡ９の耐リフロー性
を向上できる。
【０１０３】また、ＢＧＡ９では、ダミー開口部２ｈ
が、配線基板２のチップ支持面２ｂのチップ支持領域２
ｉと端子露出用開口部２ｆとの間の箇所に形成されてい
ることにより、ソルダレジスト２ｅと基板本体２ｄとの
剥離や基板本体２ｄへのクラックの形成を低減できると
ともに、同一の配線基板２で大小２種類（３種類以上で
あってもよい）の半導体チップ１を搭載することが可能
になる。
【０１０４】すなわち、図３に示す配線基板２を用い、
これに大形の半導体チップ１（例えば、８Ｍの半導体チ
ップ１）を搭載してＢＧＡ９を組み立ててもよい。
【０１０５】その際、ダミー開口部２ｈの上部に半導体
チップ１との絶縁が必要な場合には、絶縁テープなどを
用いてダミー開口部２ｈを覆ってもよい。
【０１０６】これにより、本実施の形態のＢＧＡ９で
は、その耐リフロー性の向上と、大きさが異なった複数
種類の半導体チップ１に用いる配線基板２の共通化とを
図ることができる。
【０１０７】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
【０１０８】例えば、前記実施の形態では、半導体チッ
プ１の両側部のソルダレジスト２ｅに、細長い端子露出
用開口部２ｆと、これとほぼ同形状のダミー開口部２ｈ
とが並んで形成されている場合を説明したが、図９に示
す他の実施の形態のＢＧＡ９のように、大形の半導体チ
ップ１（例えば、８Ｍの半導体チップ１）を搭載するＢ
ＧＡ９である際には、端子露出用開口部２ｆを外側に配
置し、この端子露出用開口部２ｆとほぼ同形状のダミー
開口部２ｈは設置せずに、配線基板２のチップ支持面２
ｂの４つの角部にダミー開口部２ｈのみを設けてもよ
い。
【０１０９】なお、この際の図９に示すＢＧＡ９におけ
る配線基板２上の端子露出用開口部２ｆの位置を説明す
る。
【０１１０】図９に示す他の実施の形態のＢＧＡ９は、
大形の半導体チップ１（例えば、８Ｍの半導体チップ
１）を搭載したものであり、その各寸法Ｐ２，Ｑ２，Ｒ
２，Ｓ２，Ｔ２は、図３に示すＢＧＡ９の各寸法Ｐ１，
Ｑ１，Ｒ１，Ｓ１，Ｔ１と同じ意味合いの距離であり、
図９に示すＢＧＡ９のそれぞれの距離（一例）は、Ｐ２
＝1.６２ｍｍ、Ｑ２＝8.６２ｍｍ、Ｒ２＝0.３０ｍｍ、
Ｓ２＝5.５９ｍｍ、Ｔ２＝0.３６ｍｍである。
【０１１１】図９に示す他の実施の形態のＢＧＡ９にお
いても、Ｒ２＝0.３０ｍｍであり、チップ端・開口部間
距離１０（図２参照）が非常に小さいため、図１，２に
示す前記実施の形態のＢＧＡ９と同様の作用効果が得ら
れる。
【０１１２】なお、前記実施の形態および前記他の実施
の形態のＢＧＡ９では、配線基板２のチップ支持面２ｂ
の角部以外の箇所に形成されたダミー開口部２ｈが、端
子露出用開口部２ｆと同形状の細長いものであったが、
この細長いダミー開口部２ｈをそれぞれに小さい面積の
複数の開口部の集合としてもよい。
【０１１３】また、前記実施の形態および前記他の実施
の形態のＢＧＡ９では、ソルダレジスト２ｅのダミー開
口部２ｈが、配線基板２のチップ支持面２ｂの角部にも
形成されている場合を説明したが、ダミー開口部２ｈ
は、前記角部には必ずしも設けられていなくてもよい。
【０１１４】また、前記実施の形態では、１枚のベース
基板１１から複数（６個）の半導体装置（ＢＧＡ９）を
製造する場合について説明したが、ベース基板１１は必
ずしも使用しなくてもよく、予めＢＧＡ１個分に切断分
離された配線基板２を準備して、この配線基板２を用い
てＢＧＡ９を製造してもよい。
【０１１５】さらに、前記実施の形態では、樹脂封止を
行う際に、トランスファモールドなどによる樹脂モール
ド方法によって樹脂封止する場合を説明したが、前記樹
脂封止はポッティング方法などによって行ってもよい。
【０１１６】また、前記実施の形態においては、半導体
装置がＢＧＡ９の場合について説明したが、前記半導体
装置は、外部端子としてピン部材を用いたＰＧＡ（Pin
GridArray) などであってもよい。
【０１１７】さらに、前記半導体装置は、メモリの半導
体チップ１を樹脂封止するものに限らず、マイコンやロ
ジック機能の半導体チップ１を樹脂封止するものであっ
てもよい。
【０１１８】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【０１１９】（１）．チップ支持基板の基板本体のチッ
プ支持面を被覆する絶縁層に、チップ支持面を露出させ
るダミー開口部が形成されたことにより、封止部と基板
本体とが直接接触する領域が増え、これにより、封止部
とチップ支持基板との接合力を増やすことができる。そ
の結果、リフロー時の絶縁層の伸縮量を低減することが
でき、これにより、絶縁層と基板本体との剥離や基板本
体へのクラックの形成を低減できる。したがって、半導
体装置の耐リフロー性の向上を図ることができる。
【０１２０】（２）．耐リフロー性を向上できるため、
ユーザ側での半導体装置の実装時の断線不良や、耐湿性
試験などでの不良の発生を低減することができる。
【０１２１】（３）．絶縁層のダミー開口部が、チップ
支持基板のチップ支持面の角部に形成されていることに
より、この角部においてチップ支持基板に反りが形成さ
れた際にも、ダミー開口部を介して基板本体と封止部と
の接合力が増加されるため、リフロー時の絶縁層の伸縮
量を低減することができる。これにより、半導体装置の
耐リフロー性を向上できる。
【０１２２】（４）．絶縁層のダミー開口部が、チップ
支持面のチップ支持領域と端子露出用開口部との間の箇
所に形成されていることにより、同一の配線基板で大小
２種類の半導体チップを搭載することが可能になる。そ
の結果、半導体装置の耐リフロー性の向上と配線基板の
共通化とを図ることができる。
【図面の簡単な説明】
【図１】本発明による半導体装置の構造の実施の形態の
一例を示す断面図である。
【図２】図１におけるＡ部の構造を示す拡大部分断面図
である。
【図３】図１に示す半導体装置における端子露出用開口
部とダミー開口部の位置の一例を示す平面図である。
【図４】図３におけるＢ部の構造を示す拡大部分平面図
である。
【図５】（ａ),（ｂ）は本発明の半導体装置に用いられ
る絶縁部材の特性値とチップ支持基板の角部での反り状
態を示す図であり、（ａ）は特性データ図、（ｂ）は反
り原理図である。
【図６】本発明による半導体装置の製造方法の実施の形
態の一例を示す製造プロセス図と工程断面図である。
【図７】（ａ),（ｂ) は図１に示す半導体装置の各製造
工程におけるベース基板の状態の一例を示す平面図であ
る。
【図８】（ａ),（ｂ),（ｃ）は図１に示す半導体装置の
各製造工程におけるベース基板の状態の一例を示す平面
図と半導体装置の側面図である。
【図９】本発明の他の実施の形態である半導体装置にお
ける端子露出用開口部とダミー開口部の位置を示す平面
図である。
【図１０】本発明の半導体装置に対する比較例の半導体
装置における端子露出用開口部の位置を示す平面図であ
る。
【図１１】本発明の半導体装置に対する比較例の半導体
装置の構造を示す拡大部分断面図である。
【符号の説明】 １ 半導体チップ １ａ パッド（表面電極） １ｂ 主面 １ｃ，１ｄ 端部 ２ 配線基板（チップ支持基板） ２ａ ボンディングリード（基板端子） ２ｂ チップ支持面 ２ｃ 基板裏面（反対側の面） ２ｄ 基板本体 ２ｅ ソルダレジスト（絶縁層） ２ｆ 端子露出用開口部 ２ｇ 内部配線 ２ｈ ダミー開口部 ２ｉ チップ支持領域 ２ｊ スルーホール ２ｋ スルーホールランド ３ はんだボール（外部端子） ４ ボンディングワイヤ ５ 封止用樹脂 ６ 封止部 ７ ダイボンド材 ８ モールドコーナ部 ９ ＢＧＡ（半導体装置） ９ａ ＢＧＡ本体部（半導体装置本体部） １０ チップ端・開口部間距離 １１ ベース基板 １１ａ 位置決め孔 １１ｂ ガイド長孔 １２，１３ 中心線 ２０ ＢＧＡ（半導体装置）

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 樹脂封止形の半導体装置であって、 半導体チップを封止用樹脂によって覆って形成した封止
    部と、 前記半導体チップを支持するチップ支持面を有した基板
    本体と前記チップ支持面を被覆する絶縁層とを備え、前
    記絶縁層に、前記半導体チップの表面電極に電気的に接
    続される基板端子を露出させる端子露出用開口部と前記
    チップ支持面を露出させるダミー開口部とが形成された
    チップ支持基板と、 前記チップ支持基板の前記チップ支持面と反対側の面に
    設けられ、前記基板端子と電気的に接続された複数の外
    部端子とを有し、 前記絶縁層の前記ダミー開口部を介して前記基板本体の
    前記チップ支持面と前記封止部とが接触していることを
    特徴とする半導体装置。
  2. 【請求項２】 請求項１記載の半導体装置であって、前
    記絶縁層における前記ダミー開口部が、前記チップ支持
    基板の前記チップ支持面の角部に形成されていることを
    特徴とする半導体装置。
  3. 【請求項３】 請求項１または２記載の半導体装置であ
    って、前記絶縁層における前記ダミー開口部が、前記チ
    ップ支持面のチップ支持領域と前記端子露出用開口部と
    の間の箇所に形成されていることを特徴とする半導体装
    置。
  4. 【請求項４】 請求項１，２または３記載の半導体装置
    であって、前記封止部が樹脂モールドによって形成され
    るとともに、前記外部端子がバンプ電極であることを特
    徴とする半導体装置。
  5. 【請求項５】 樹脂封止形の半導体装置の製造方法であ
    って、 半導体チップを支持するチップ支持面を有した基板本体
    と前記チップ支持面を被覆する絶縁層とを備え、前記絶
    縁層に、基板端子を露出させる端子露出用開口部と前記
    チップ支持面を露出させるダミー開口部とが形成された
    チップ支持基板を準備する工程と、 前記チップ支持基板の前記チップ支持面と、前記半導体
    チップとを接合する工程と、 前記半導体チップの表面電極と前記チップ支持基板の前
    記絶縁層の前記端子露出用開口部に配置された前記基板
    端子とを電気的に接続する工程と、 前記絶縁層の前記ダミー開口部を介して前記基板本体の
    前記チップ支持面と封止用樹脂とを接触させて前記半導
    体チップを樹脂封止する工程と、 前記チップ支持基板の前記チップ支持面と反対側の面
    に、前記基板端子と電気的に接続された複数の外部端子
    を設ける工程とを有し、 前記樹脂封止によって形成された封止部と前記基板本体
    の前記チップ支持面とが前記絶縁層の前記ダミー開口部
    を介して接触していることを特徴とする半導体装置の製
    造方法。
  6. 【請求項６】 請求項５記載の半導体装置の製造方法で
    あって、前記絶縁層における前記ダミー開口部が前記チ
    ップ支持面の角部に形成された前記チップ支持基板を準
    備し、前記チップ支持面の前記角部において前記ダミー
    開口部を介して前記チップ支持面と前記封止部とが接触
    していることを特徴とする半導体装置の製造方法。
  7. 【請求項７】 請求項５または６記載の半導体装置の製
    造方法であって、前記絶縁層における前記ダミー開口部
    が前記チップ支持面のチップ支持領域と前記端子露出用
    開口部との間の箇所に形成された前記チップ支持基板を
    準備し、前記チップ支持領域と前記端子露出用開口部と
    の間の箇所で前記ダミー開口部を介して前記チップ支持
    面と前記封止部とが接触していることを特徴とする半導
    体装置の製造方法。
  8. 【請求項８】 基板本体のチップ支持面を被覆する絶縁
    層に、基板端子を露出させる端子露出用開口部と前記チ
    ップ支持面を露出させるダミー開口部とが形成された複
    数のチップ支持基板を備えるベース基板を準備する工程
    と、 複数の前記半導体チップと前記ベース基板の各々の前記
    チップ支持基板の前記チップ支持面とを接合する工程
    と、 各半導体チップの表面電極と各々の前記チップ支持基板
    の前記絶縁層の前記端子露出用開口部に配置された前記
    基板端子とを電気的に接続する工程と、 各々の前記チップ支持基板の前記絶縁層の前記ダミー開
    口部を介して前記基板本体の前記チップ支持面と封止用
    樹脂とを接触させて各半導体チップを樹脂封止して複数
    の半導体装置本体部を形成する工程と、 前記ベース基板から各々の前記半導体装置本体部を分離
    する工程と、 各々の前記半導体装置本体部の前記チップ支持基板にお
    ける前記チップ支持面と反対側の面に、前記基板端子と
    電気的に接続した複数の外部端子を設ける工程とを有
    し、 各々の前記半導体装置本体部において、前記樹脂封止に
    よって形成された封止部と前記基板本体の前記チップ支
    持面とが前記絶縁層の前記ダミー開口部を介して接触し
    ていることを特徴とする半導体装置の製造方法。
JP1286899A 1999-01-21 1999-01-21 半導体装置およびその製造方法 Pending JP2000216297A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1286899A JP2000216297A (ja) 1999-01-21 1999-01-21 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1286899A JP2000216297A (ja) 1999-01-21 1999-01-21 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2000216297A true JP2000216297A (ja) 2000-08-04

Family

ID=11817405

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1286899A Pending JP2000216297A (ja) 1999-01-21 1999-01-21 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2000216297A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7405484B2 (en) 2003-09-30 2008-07-29 Sanyo Electric Co., Ltd. Semiconductor device containing stacked semiconductor chips and manufacturing method thereof
JP2015115432A (ja) * 2013-12-11 2015-06-22 ローム株式会社 半導体装置
WO2016067534A1 (ja) * 2014-10-30 2016-05-06 株式会社デンソー 電子装置
JP2016092398A (ja) * 2014-10-30 2016-05-23 株式会社デンソー 電子装置
JP2018142746A (ja) * 2018-06-20 2018-09-13 ローム株式会社 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7405484B2 (en) 2003-09-30 2008-07-29 Sanyo Electric Co., Ltd. Semiconductor device containing stacked semiconductor chips and manufacturing method thereof
US7939373B2 (en) 2003-09-30 2011-05-10 Sanyo Electric Co., Ltd. Manufacturing method for semiconductor device containing stacked semiconductor chips
JP2015115432A (ja) * 2013-12-11 2015-06-22 ローム株式会社 半導体装置
WO2016067534A1 (ja) * 2014-10-30 2016-05-06 株式会社デンソー 電子装置
JP2016092398A (ja) * 2014-10-30 2016-05-23 株式会社デンソー 電子装置
JP2018142746A (ja) * 2018-06-20 2018-09-13 ローム株式会社 半導体装置

Similar Documents

Publication Publication Date Title
US7413926B2 (en) Methods of making microelectronic packages
US6414381B1 (en) Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board
US6236108B1 (en) Substrate for holding a chip of semi-conductor package, semi-conductor package, and fabrication process of semi-conductor package
KR100212607B1 (ko) 반도체 칩 팩키지
US6736306B2 (en) Semiconductor chip package comprising enhanced pads
US7199463B2 (en) Method and structure for manufacturing improved yield semiconductor packaged devices
US6566165B1 (en) Method for mounting a semiconductor chip to a semiconductor chip-mounting board
US20050110128A1 (en) Highly reliable stack type semiconductor package
US6818999B2 (en) Semiconductor device having multiple semiconductor chips in a single package
JP2010010269A (ja) 半導体装置、半導体装置製造用中間体およびそれらの製造方法
JP2000216297A (ja) 半導体装置およびその製造方法
JPWO2004030075A1 (ja) 半導体装置の製造方法
JP4038021B2 (ja) 半導体装置の製造方法
KR20030012994A (ko) 볼 랜드패드와 접착제가 격리된 ｔｂｇａ 패키지와 그제조 방법 및 멀티 칩 패키지
US7652383B2 (en) Semiconductor package module without a solder ball and method of manufacturing the semiconductor package module
US7485959B2 (en) Structure for joining a semiconductor package to a substrate using a solder column
JP3311867B2 (ja) ボールグリッドアレイ型半導体装置およびその製造方法
KR20070079654A (ko) 플립 칩 본딩용 인쇄회로기판 및 그를 이용한 볼 그리드어레이 패키지 제조 방법
JP2001044326A (ja) 半導体装置およびその製造方法
KR100195507B1 (ko) 박형 반도체 칩 패키지 소자
KR100772107B1 (ko) 볼 그리드 어레이 패키지
KR20060072967A (ko) 에프비지에이 패키지
JP2000114414A (ja) 半導体パッケージおよびその製造方法
JP2000269375A (ja) 半導体装置およびその製造方法
KR20010068590A (ko) 웨이퍼 레벨 패키지