KR100772107B1 - 볼 그리드 어레이 패키지 - Google Patents
볼 그리드 어레이 패키지 Download PDFInfo
- Publication number
- KR100772107B1 KR100772107B1 KR1020060059823A KR20060059823A KR100772107B1 KR 100772107 B1 KR100772107 B1 KR 100772107B1 KR 1020060059823 A KR1020060059823 A KR 1020060059823A KR 20060059823 A KR20060059823 A KR 20060059823A KR 100772107 B1 KR100772107 B1 KR 100772107B1
- Authority
- KR
- South Korea
- Prior art keywords
- ball
- solder
- grid array
- array package
- ball grid
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
본 발명은 외부 회로에의 실장 수단으로 솔더 볼을 이용한 볼 그리드 어레이 패키지(Ball Grid Array Package)를 개시한다. 개시된 본 발명의 볼 그리드 어레이 패키지는, 솔더 마스크로부터 노출된 회로배선의 볼 랜드 상에 솔더 볼을 부착하여 제작한 볼 그리드 어레이 패키지에 있어서, 상기 회로배선의 볼 랜드는, 최외각이 서로 연결되게 내측에 홀 패턴으로 이루어진 솔더 볼 접착력 향상 부재가 적어도 하나 이상 구비되고, 상기 서로 연결된 최외각 부분 및 이에 인접하는 홀 패턴 부분의 일부가 상기 솔더 마스크에 의해 가려진 형상을 갖는 것을 특징으로 한다. 본 발명에 따르면, 회로배선의 볼 랜드에 솔더 볼 접착력 향상 부재를 설치함으로써 솔더 볼의 크랙 발생을 방지할 수 있으며, 이에 따라, 솔더 조인트 신뢰성(solder joint reliability)은 물론 제품의 신뢰성을 향상시킬 수 있다.
Description
도 1은 종래의 볼 그리드 어레이 패키지를 도시한 단면도.
도 2는 솔더 볼 크랙이 발생된 상태를 보여주는 사진.
도 3 및 도 4는 본 발명의 실시예에 따른 볼 그리드 어레이 패키지의 볼 랜드를 도시한 평면도.
도 5 및 도 6은 본 발명에 따른 볼 그리드 어레이 패키지의 적용 예를 설명하기 위한 요부 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
30 : 볼 랜드 32 : 솔더 마스크
40 : 솔더 볼 접착력 향상 부재 42 : 코어
51,61 : 반도체 칩 52 : 스트레스 버퍼층
53,63 : 회로배선 54,64 : 솔더 마스크
55,65 : 볼 랜드 56,66 : 솔더 볼
62 : 기판 67 : 금속와이어
본 발명은 반도체 패키지에 관한 것으로서, 보다 상세하게는, 외부 회로에의 실장 수단으로서 솔더 볼을 이용하는 볼 그리드 어레이(Ball Grid Aarray) 패키지에 관한 것이다.
주지된 바와 같이, 기존의 반도체 패키지는 인쇄회로기판(Printed Circuit Board : 이하, PCB)에의 실장 수단으로서 리드 프레임(lead frame)을 사용하여 왔다. 이러한 기존의 반도체 패키지는 칩을 봉지하고 있는 패키지 몸체의 외측으로 리드 프레임의 아우터 리드가 연장된 구조를 가지며, 상기 리드 프레임의 아우터 리드를 기판 상에 솔더링하는 것에 의해 실장이 이루어진다.
그런데, 표면 실장 기술(Surface Mounting Technology)에 따라 실장되는 기존의 반도체 패키지는 넓은 실장 면적을 필요로 한다. 즉, 기존의 반도체 패키지는 그 자체 크기에 해당하는 면적 이외에 패키지 몸체의 외측으로 연장된 리드 프레임의 아우터 리드의 길이만큼의 추가 면적을 실장 면적으로 필요로 하기 때문에 패키지의 크기 감소를 통해 실장 면적을 감소시키더라도 실장 면적의 감소에 한계를 갖게 된다.
이에, 패키지의 실장 면적을 최소화시키면서 전기적 신호 경로의 최소화를 통해 전기적 특성을 향상시키기 위하여 실장 수단으로서 솔더 볼을 이용하는 볼 그리드 어레이 패키지(Ball Grid Aarray)가 제안되었고, 그 우수성이 인정되어 최근의 반도체 패키지는 대부분 볼 그리드 어레이 타입으로 제작되고 있다. 특히, 최근의 어셈블리(assembly) 공정이 스택 구조를 채택하고 있고, 아울러, 웨이퍼 레벨에서 진행됨에 따라 솔더 볼을 이용하는 패키징 기술은 더욱 각광받고 있다.
이하에서는 실장 수단으로 솔더 볼을 이용하여 제작된 종래 스택형 볼 그리드 어레이 패키지의 일례를 도 1을 참조하여 간략하게 설명하도록 한다.
도시된 바와 같이, 기판(10) 상에 다수개의 반도체 칩(1)이 접착제(2) 및 스페이서(3)의 개재하에 적층되어 있으며, 각 칩(1)의 본딩패드(도시안됨)와 기판(1)의 전극단자(도시안됨)는 금속와이어(4)에 의해 전기적으로 연결되어 있다. 또한, 상기 적층된 반도체 칩(1) 및 금속와이어(4)을 포함한 기판(10)의 상부면은 EMC (Epoxy Molding Compound)와 같은 봉지제(5)에 의해 밀봉되어 있으며, 그리고, 기판(1)의 저면에 구비된 각 볼 랜드(ball land)에는 외부 회로에의 실장 수단인 솔더 볼(6)이 부착되어 있다.
그러나, 실장 수단으로 솔더 볼을 이용하는 종래의 볼 그리드 어레이 패키지는 실장 면적을 최소화시킬 수 있음은 물론 향상된 전기적 특성을 갖는다는 측면에서 잇점이 있지만, 도 2에 도시된 바와 같이, 그 구조상 솔더 볼(6)에서 크랙(C)이 발생되고, 이러한 크랙으로 인해 상기 솔더 볼(6)의 파괴가 쉽게 초래되는 바, 솔더 볼(6)의 신뢰성은 물론 패키지 자체의 신뢰성 또한 확보되지 못하는 문제점이 있다.
여기서, 상기 솔더 볼 크랙의 원인으로는 상기 솔더 볼의 약한 부착력을 들 수 있으며, 특히, 패키지 제작 후에 통상 실시하는 열 사이클 테스트(Temperature cycle Test)시 온도 변화에 기인하는 피로(fatigue)에 의해 빈번하게 발생되고 있는 실정이다.
따라서, 본 발명은 상기한 바와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서, 솔더 볼 크랙의 발생이 방지되도록 한 볼 그리드 어레이 패키지를 제공함에 그 목적이 있다.
또한, 본 발명은 솔더 볼에 의한 접속 신뢰성을 확보함으로써 제품의 신뢰성이 확보되도록 한 볼 그리드 어레이 패키지를 제공함에 그 다른 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 볼 그리드 어레이 패키지는, 솔더 마스크로부터 노출된 회로배선의 볼 랜드 상에 솔더 볼을 부착하여 제작한 볼 그리드 어레이 패키지에 있어서, 상기 회로배선의 볼 랜드는, 최외각이 서로 연결되게 내측에 홀 패턴으로 이루어진 솔더 볼 접착력 향상 부재가 적어도 하나 이상 구비되고, 상기 서로 연결된 최외각 부분 및 이에 인접하는 홀 패턴 부분의 일부가 상기 솔더 마스크에 의해 가려진 형상을 갖는 것을 특징으로 한다.
삭제
상기 홀 패턴은 그 면적 합이 볼 랜드 전체 면적 대비 30∼80%로 형성되며, 또한, 상기 홀 패턴은 부채형, 타원형 및 직사각형 중에서 어느 하나의 모양으로 형성되고, 그리고, 상기 홀 패턴은 10∼200㎛의 크기로 형성된다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 3 및 도 4는 본 발명의 실시예에 따른 볼 그리드 어레이 패키지의 볼 랜드를 도시한 평면도이다.
도 3을 참조하면, 본 발명에 따른 볼 그리드 어레이 패키지는 솔더 볼의 크랙 발생을 방지하기 위하여 상기 솔더 볼이 부착되는 회로배선의 볼 랜드(30)에 솔더 볼 접착력 향상 부재(40)가 구비된 구조이다.
여기서, 상기 솔더 볼 접착력 향상 부재(40)는, 예컨데, 홀 패턴으로 이루어지며, 이러한 홀 패턴은 회로배선을 형성하기 위한 금속막의 식각시 함께 형성해줌이 바람직하다. 또한, 상기 홀 패턴으로 이루어진 솔더 볼 접착력 향상 부재(40)는 볼 랜드(30)의 최외각이 서로 연결되도록 상기 볼 랜드(30)의 내측에 구비되며, 그리고, 상기 볼 랜드(30)의 최외각 및 이에 인접하는 홀 패턴 부분의 일부는 솔더 마스크(32)에 의해 부분적으로 가려진다. 예컨데, 상기 솔더 볼 접착력 향상 부재(40)인 홀 패턴은 부채형 모양으로 형성되며, 상기 부채형 이외에 타원형 또는 직사각형 모양 등으로도 형성 가능하다.
이와 같은 홀 패턴으로 이루어진 솔더 볼 접착력 향상 부재(40)는 적어도 하나 이상이 구비되며, 예컨데, 도 4에 도시된 바와 같이 4개 정도가 구비될 수 있다. 이때, 상기 솔더 볼 접착력 향상 부재(40), 즉, 홀 패턴은 그 면적 합이 볼 랜드(30)의 전체 면적 대비 80% 이하, 바람직하게는 30∼80%로 형성되며, 또한, 10∼200㎛ 정도의 크기로 형성된다. 아울러, 상기 솔더 볼 접착력 향상 부재(40)는 솔더 마스크(32)에 의해 가려지지 않은 코어(core; 42)를 포함한다.
이와 같이, 본 발명에 따른 볼 그리드 어레이 패키지는 볼 랜드에 굴곡을 제공하는 솔더 볼 접착력 향상 부재, 즉, 홀 패턴을 구비시킴으로써 볼 랜드와 솔더 볼간의 접촉 면적을 증대시키게 되며, 이에 따라, 단순히 평면의 볼 랜드 상에 솔더 볼이 부착된 종래의 구조와 비교해서 솔더 볼의 접착력을 크게 향상시킬 수 있고, 그래서, 솔더 조인트 신뢰성(solder joint reliability)을 크게 개선시킬 수 있다.
특히, 본 발명의 볼 그리드 어레이 패키지는 솔더 볼의 접착력을 크게 향상시킬 수 있으므로 패키지 제작 후에 실시하는 열 사이클 테스트(Temperature cycle Test)에서도 솔더 볼에 크랙이 발생되는 것을 효과적으로 방지할 수 있다.
따라서, 외부 회로에의 실장 수단으로 솔더 볼을 이용한 본 발명의 볼 그리드 어레이 패키지는 솔더 볼 자체의 신뢰성은 물론 상기 솔더 볼에 의한 전기적 접속 신뢰성 및 패키지의 신뢰성을 향상시킬 수 있다.
한편, 전술한 바와 같이, 볼 랜드에 홀 패턴과 같은 솔더 볼 접착력 향상 부재를 설치하는 본 발명의 구성은, 도 5에 도시된 바와 같이, 재배열 공정을 통해 반도체 칩(51) 자체에 회로배선(53)을 형성한 후, 이 회로배선(53)의 볼 랜드(55) 상에 솔더 볼(56)을 부착시켜 패키지를 제작하고, 그리고나서, 이 패키지를 상기 솔더 볼(56)을 이용해 외부 회로(도시안됨)에 실장시키는 경우에 적용할 수 있음은 물론, 도 6에 도시된 바와 같이, 반도체 칩(61)을 기판(62) 상에 부착시킨 상태로 금속와이어(67)를 이용해 상기 반도체 칩(61)과 기판(62)간의 전기적 연결을 이룬 후, 상기 기판 회로배선(63)의 볼 랜드(65)에 솔더 볼(66)을 부착시켜 패키지를 제작하고, 그리고나서, 이러한 패키지를 외부 회로(도시안됨)에 실장시키는 경우 모두에 적용 가능하다.
도 5 및 도 6에서, 미설명된 도면부호 52는 스트레스 버퍼층을, 54 및 64는 솔더 마스크를, 그리고, 68은 봉지제를 각각 나타낸다.
이상에서 설명한 바와 같이, 본 발명은 솔더 볼이 부착될 볼 랜드에 솔더 볼 의 접착력을 향상시킬 수 있는 부재를 설치해 줌으로써, 패키지 실장 후, 솔더 볼에서 크랙이 발생되는 것을 억제시킬 수 있다.
따라서, 본 발명은 솔더 볼의 크랙 발생을 방지할 수 있으므로, 솔더 조인트 신뢰성을 향상시킬 수 있음은 물론 패키지의 신뢰성을 향상시킬 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
Claims (5)
- 솔더 마스크로부터 노출된 회로배선의 볼 랜드 상에 솔더 볼을 부착하여 제작한 볼 그리드 어레이 패키지에 있어서,상기 회로배선의 볼 랜드는, 최외각이 서로 연결되게 내측에 홀 패턴으로 이루어진 솔더 볼 접착력 향상 부재가 적어도 하나 이상 구비되고, 상기 서로 연결된 최외각 부분 및 이에 인접하는 홀 패턴 부분의 일부가 상기 솔더 마스크에 의해 가려진 형상을 갖는 것을 특징으로 하는 볼 그리드 어레이 패키지.
- 삭제
- 제 1 항에 있어서,상기 홀 패턴으로 이루어진 솔더 볼은 그 면적 합이 볼 랜드 전체 면적 대비 30∼80%로 형성된 것을 특징으로 하는 볼 그리드 어레이 패키지.
- 제 1 항에 있어서,상기 홀 패턴은 부채형, 타원형 및 직사각형으로 구성된 그룹으로부터 선택되는 어느 하나의 모양으로 형성된 것을 특징으로 하는 볼 그리드 어레이 패키지.
- 제 1 항에 있어서,상기 홀 패턴은 10∼200㎛의 크기로 형성된 것을 특징으로 하는 볼 그리드 어레이 패키지.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060059823A KR100772107B1 (ko) | 2006-06-29 | 2006-06-29 | 볼 그리드 어레이 패키지 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060059823A KR100772107B1 (ko) | 2006-06-29 | 2006-06-29 | 볼 그리드 어레이 패키지 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100772107B1 true KR100772107B1 (ko) | 2007-11-01 |
Family
ID=39060434
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060059823A KR100772107B1 (ko) | 2006-06-29 | 2006-06-29 | 볼 그리드 어레이 패키지 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100772107B1 (ko) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11243159A (ja) | 1998-02-26 | 1999-09-07 | Hitachi Chem Co Ltd | 半導体搭載用基板とその製造法 |
JP2001230339A (ja) * | 2000-02-18 | 2001-08-24 | Nec Corp | 半導体装置 |
-
2006
- 2006-06-29 KR KR1020060059823A patent/KR100772107B1/ko not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11243159A (ja) | 1998-02-26 | 1999-09-07 | Hitachi Chem Co Ltd | 半導体搭載用基板とその製造法 |
JP2001230339A (ja) * | 2000-02-18 | 2001-08-24 | Nec Corp | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101131138B1 (ko) | 다양한 크기의 볼 패드를 갖는 배선기판과, 그를 갖는반도체 패키지 및 그를 이용한 적층 패키지 | |
KR100426825B1 (ko) | 반도체 장치 | |
US6552430B1 (en) | Ball grid array substrate with improved traces formed from copper based metal | |
US9130064B2 (en) | Method for fabricating leadframe-based semiconductor package with connecting pads top and bottom surfaces of carrier | |
US6736306B2 (en) | Semiconductor chip package comprising enhanced pads | |
KR100825784B1 (ko) | 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법 | |
KR20020078931A (ko) | 반도체패키지용 캐리어프레임 및 이를 이용한반도체패키지와 그 제조 방법 | |
JP2001015628A (ja) | 半導体装置及び半導体装置用基板 | |
US11869831B2 (en) | Semiconductor package with improved board level reliability | |
KR20040083192A (ko) | 솔더 볼 패키지 | |
KR100772107B1 (ko) | 볼 그리드 어레이 패키지 | |
US20070209830A1 (en) | Semiconductor chip package having a slot type metal film carrying a wire-bonding chip | |
KR100337455B1 (ko) | 반도체패키지 | |
US11139228B2 (en) | Semiconductor device | |
KR20070079654A (ko) | 플립 칩 본딩용 인쇄회로기판 및 그를 이용한 볼 그리드어레이 패키지 제조 방법 | |
KR100639210B1 (ko) | 볼 그리드 어레이 패키지 | |
KR100668865B1 (ko) | 듀얼 본드 핑거 에프비지에이 패키지 | |
KR20070032468A (ko) | 패드 재배열에 의한 반도체 패키지 및 그 제조방법 | |
KR20050003762A (ko) | 적층 패키지 및 그 제조 방법 | |
KR19980020371A (ko) | 볼 그리드 어레이 패키지 | |
KR20100078957A (ko) | 반도체 모듈 | |
KR20010073452A (ko) | 볼 그리드 어레이 패키지와 그에 이용되는 인쇄 회로 기판 | |
KR20090036944A (ko) | 반도체 패키지 | |
KR20040060535A (ko) | 볼 그리드 어레이 반도체 패키지 | |
KR20040017625A (ko) | 플립 칩 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Re-publication after modification of scope of protection [patent] | ||
FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |