KR20050013774A - 비지에이 패키지 제조 방법 - Google Patents
비지에이 패키지 제조 방법Info
- Publication number
- KR20050013774A KR20050013774A KR1020030052329A KR20030052329A KR20050013774A KR 20050013774 A KR20050013774 A KR 20050013774A KR 1020030052329 A KR1020030052329 A KR 1020030052329A KR 20030052329 A KR20030052329 A KR 20030052329A KR 20050013774 A KR20050013774 A KR 20050013774A
- Authority
- KR
- South Korea
- Prior art keywords
- bga package
- test
- solder
- printed circuit
- circuit board
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 229910000679 solder Inorganic materials 0.000 claims abstract description 119
- 238000012360 testing method Methods 0.000 claims abstract description 49
- 239000004065 semiconductor Substances 0.000 claims abstract description 21
- 239000011347 resin Substances 0.000 claims abstract description 4
- 229920005989 resin Polymers 0.000 claims abstract description 4
- 238000013461 design Methods 0.000 claims description 11
- 230000001351 cycling effect Effects 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 7
- 239000008393 encapsulating agent Substances 0.000 claims description 2
- 239000002994 raw material Substances 0.000 abstract 1
- 239000000565 sealant Substances 0.000 abstract 1
- 239000000463 material Substances 0.000 description 9
- 239000011159 matrix material Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012827 research and development Methods 0.000 description 2
- 238000005336 cracking Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
본 발명에 따른 BGA 패키지 제조 방법은, (a)수지 봉지재 내부에 반도체 칩과 인쇄 회로 기판의 회로 패턴이 와이어로 연결된 시험용 BGA 패키지를 준비하고, (b)시험용 BGA 패키지를 솔더 조인트(solder joint) 신뢰성 테스트 모듈 보드 (module board)에 실장하고, (c)시험용 BGA 패키지 및 솔더 조인트 신뢰성 테스트 모듈 보드에 대한 솔더 조인트 신뢰성 테스트를 실행한 후, 시험용 BGA 패키지의 크랙(crack)이 발생된 솔더 볼을 확인하고, (d)반도체 칩과 회로 패턴 간의 와이어 배치를 크랙된 솔더 볼이 노 커넥션(no connection) 핀(pin), 접지 핀, 더미(dummy) 핀 또는 전원 공급 핀으로 설정되도록 재설계하며, (e)(d)단계에 의한 와이어 설계에 따라 BGA 패키지를 제조하는 단계를 포함한다. 이와 같이 제조된 BGA 패키지는, 모듈에 실장시 노 커넥션 핀 등으로 설정된 솔더 볼이 크랙되더라도 동작하게 되어 솔더 볼의 구조 변경 및 재료 교체없이도 전체적인 솔더 조인트 신뢰성이 향상될 뿐만 아니라, 솔더 볼 등의 재료의 교체 또는 구조의 변경을 통해 일정 정도 신뢰성이 향상되더라도 열팽창 계수의 차이에 의한 응력 발생에 의해 신뢰성 향상의 한계를 보다 강화된 신뢰성으로 극복하는 것이 가능하다.
Description
본 발명은 볼 그리드 어레이( Ball Grid Array; 이하 "BGA"라 한다) 패키지의 제조 방법에 관한 것으로, 보다 상세하게는 BGA 패키지가 기판 등에 실장될 때외부 입출력 수단인 솔더 볼(solder ball)의 일부가 크랙(crack)되더라도 솔더 조인트 신뢰성(solder joint reliability)이 확보될 수 있는 BGA 패키지의 제조 방법에 관한 것이다.
최근의 전자 산업은 더욱 경량화, 소형화, 고속화, 다기능화되고 높은 신뢰성을 갖는 제품을 생산하는 추세이다. 이와 같은 추세에 부응하는 중요한 기술 중의 하나가 바로 패키지 조립 기술이며, 이에 따라 개발된 패키지 중의 하나가 BGA 패키지이다. BGA 패키지는 통상적인 플라스틱 패키지에 비하여, 마더 보드(mother board)에 대한 실장 면적을 축소시킬 수 있고, 입출력 핀 수가 많으며, 전기적 특성이 우수하다는 장점들을 가지고 있다.
이러한 BGA 패키지는 반도체 패키지의 일면에 솔더 볼과 같은 외부 접속 단자가 형성되어 있어서, 이를 통해 마더 보드의 볼 랜드(ball land) 등에 실장되고, 또한 외부 소자와 입출력 신호를 주고받는 것이 가능하다. 이와 같이, BGA 패키지가 실장 수단 및 신호 입출력 수단으로 외부 접속 단자, 즉, 솔더 볼을 사용하기 때문에, 솔더 볼과 BGA 패키지가 실장되는 보드와의 솔더 조인트 신뢰성은 모듈의 신뢰성을 결정짓는 중요한 요소가 되지만, 상대적으로 솔더 조인트 신뢰성은 BGA 패키지의 동작 신뢰성에 비해 낮은 정도를 갖는다. 이는 솔더 볼 및 솔더 볼이 부착되는 볼 랜드 또는 볼 범프 등이 서로 상이한 열팽창 계수값을 갖는 것에 기인한다. 서로 상이한 열팽창 계수에 의해 솔더 조인트 신뢰성이 저하되는 예를 BGA 패키지에 대한 온도 순환 시험(temperature cycling)을 통해 설명하겠다.
온도 순환 시험은 BGA 패키지 및 BGA 패키지가 실장된 보드를 저온, 상온,고온 사이로 계속 순환시켜 신뢰성을 테스트하는 시험이다. 온도 순환 시험 진행시, 서로 부착된 솔더 볼 및 BGA 패키지의 볼 패드(pad) 또는 솔더 볼 및 실장된 보드의 볼 랜드는 각각 다른 열팽창 계수를 갖지므로 온도에 따라 서로 수축 또는 팽창하는 정도가 달라져서 응력이 발생하게 된다. 이에 따라 솔더 볼과 볼 패드 또는 솔더 볼과 볼 랜드 사이에서는 크랙(crack)이 발생될 수 있고, 특히, 볼 매트릭스(matrix) 외곽에 위치한 솔더 볼과 볼 패드 또는 솔더 볼과 볼 랜드 사이에서는 크랙이 더 발생될 수 있다. 크랙이 발생된 상태는 도 3에 도시한다.
도 3에 도시된 바와 같이, 솔더 볼(11)은 BGA 패키지의 인쇄 회로 기판(12)의 볼 패드(13) 부근에서 크랙이 발생되어 있다. 이러한 크랙의 발생으로, 솔더 볼(11) 및 볼 패드(13) 사이는 개방될 수 있고, 이로 인해 솔더 볼(11) 및 볼 패드(13) 간에 전기가 통하지 않는 상태 상태가 될 수 있으므로, 이러한 경우에는 BGA 패키지의 보드 실장시 전체적인 솔더 조인트 신뢰성이 낮아지게 된다.
상술한 바와 같은 솔더 볼의 솔더 조인트 신뢰성 문제로 인해, 그 동안 각 제조사들은 BGA 패키지의 솔더 조인트 신뢰성의 향상을 위한 다양한 방법을 제시하고 있다. 즉, 솔더 볼의 솔더 조인트 신뢰성을 향상시키기 위해, 기존에는 각 제조사들은 솔더 볼 및 볼 패드 또는 볼 랜드의 재료를 개선시키거나, 솔더 볼의 구조를 변경하는 등의 방법을 사용하여 솔더 조인트 신뢰성을 향상시켜 왔다. 그러나, 솔더 볼의 구조를 개선하거나, 솔더 볼, 볼 패드 또는 볼 랜드 등을 보다 향상된 재료 등으로 교체하더라도 각각의 열팽창 계수의 차이에 따라 솔더 볼 및 볼 패드 간에는 응력이 발생될 수 밖에 없으므로 신뢰성 향상 정도에는 일정 정도의 한계가있을 수밖에 없다. 따라서, 보다 양호한 재료 등을 통한 솔더 조인트 신뢰성을 보다 향상시키기 위해서는 그에 따른 새로운 연구 개발비가 투자되어야 하며, 또한 새로운 연구 개발의 투자에 따른 시간의 소요가 발생될 수밖에 없다.
따라서, 본 발명의 목적은 솔더 볼 등의 재료 향상 및 구조의 변경 없이도 솔더 조인트 신뢰성이 강화되고, 또한 솔더 볼 등의 재료가 개선되고 구조가 변경된 후에라도 증가된 솔더 조인트 신뢰성을 더욱 강화하는 것이 가능한 BGA 패키지의 솔더 조인트 신뢰성의 향상 방법을 제공하는 것이다.
도 1은 BGA 패키지의 솔더 조인트 신뢰성을 테스트하는 모듈의 일부분의 평면도,
도 2는 크랙된 솔더 볼의 위치를 도시하는 BGA 패키지의 단면 평면도, 그리고
도 3은 크랙이 발생된 솔더 볼의 단면을 도시한 도이다.
<도면의 주요부분에 대한 부호의 설명>
10: BGA 패키지 11: 솔더 볼
12: 인쇄 회로 기판 20: 솔더 조인트 신뢰성 테스트 모듈
21: 모듈 보드의 회로 배선 22: 모듈 보드의 외부 접속 단자
23: 볼 랜드 24: 모듈 보드
30: BGA 패키지의 반도체 칩 실장 영역
본 발명에 따른 BGA 패키지 제조 방법은,
(a) 상면에 소정의 회로 패턴의 접속 단자가 형성된 인쇄 회로 기판, 인쇄 회로 기판의 일면 중앙에 부착되는 반도체 칩, 임의의 가(假)설정된 설계에 따라 반도체 칩과 인쇄 회로 기판의 회로 패턴을 연결하는 와이어, 인쇄 회로 기판의 상면에 대해 반도체 칩의 외부를 봉지하는 수지 봉지재, 그리고 회로 패턴과 연결되어 외부로 신호를 전달할 수 있도록 상기 인쇄 회로 기판의 하면에 융착된 솔더 볼을 포함하는 시험용 BGA 패키지를 준비하는 단계;
(b) 시험용 BGA 패키지를 솔더 조인트 신뢰성 테스트 모듈 보드(module board)에 실장하는 단계;
(c) 시험용 BGA 패키지 및 솔더 조인트 신뢰성 테스트 모듈 보드에 대한 신뢰성 테스트를 실행하고, 신뢰성 테스트 실행 후, 솔더 조인트 신뢰성 테스트 모듈을 검사하여 크랙이 발생된 솔더 볼을 확인하는 단계;
(d) 시험용 BGA 패키지의 반도체 칩과 상기 인쇄 회로 기판의 회로 패턴 간 와이어 배치의 가설정 설계를 크랙된 솔더 볼이 노 커넥션(no connection) 핀(pin), 접지 핀, 더미(dummy) 핀 또는 전원 공급 핀으로 설정되도록 진(眞)설정 설계로 변경하는 단계; 및
(e) (d)단계의 진설계에 따라 반도체 칩과 인쇄 회로 기판의 회로 패턴을 와이어가 연결되는 BGA 패키지를 제조하는 단계; 를 포함한다.
또한, 본 발명에 따른 BGA 패키지 제조 방법에 있어서, (d)단계의 와이어 재배치 설계시, 크랙이 발생되지 않은 솔더 볼 중 임의의 하나 이상은 접지 핀으로 설정되고, 크랙이 발생되지 않은 솔더 볼 중 임의의 하나 이상을 전원 공급 핀으로 설정되고, (c)단계의 신뢰성 테스트는 온도 순환 시험일 수 있다.
상술한 바와 같은 구성에 의해, BGA 패키지가 모듈 보드에 실장되고, 작동 중에 솔더 볼이 크랙되더라도, 크랙된 솔더 볼을 접지 핀, 더미 핀, 노 커넥션 핀 또는 전원 공급 핀 중 하나로 설정하고, 크랙이 발생되지 않은 솔더 볼을 접지 핀 및 전원 공급 핀으로 설정함으로써, 크랙과는 관계없이 BGA 패키지가 정상적으로 동작하게 된다. 이에 따라, 솔더 볼 크랙에 의한 BGA 패키지의 낮은 솔더 조인트 신뢰성을 보다 향상하는 것이 가능하다.
이하 도면을 참조하여 본 발명에 따른 BGA 패키지 제조 방법에 대해 자세히 설명한다.
도 1은 솔더 볼의 솔더 조인트 신뢰성을 테스트하는 모듈(module)의 일부분의 평면도이고, 도 2는 크랙된 솔더 볼의 위치를 도시하는 BGA 패키지의 단면 평면도이다. BGA 패키지(10)에 대한 솔더 조인트 신뢰성을 테스트하기에 앞서서, 인쇄 회로 기판, 반도체 칩, 인쇄 회로 기판과 반도체 칩을 연결하는 와이어, 인쇄 회로 기판의 상면에 대해 반도체 칩의 외부를 봉지하는 수지 봉지재 및 회로 패턴과 연결되어 외부로 신호를 전달할 수 있도록 인쇄 회로 기판의 하면에 융착된 솔더 볼을 포함하는 시험용 BGA 패키지(10)를 준비하고, 이를 솔더 조인트 신뢰성 테스트 모듈(20)의 모듈 보드(24)에 실장한다. 솔더 볼은 인쇄 회로 기판의 하면에 형성된 볼 패드 등에 부착된다. BGA 패키지(10)는 각 솔더 볼에 대응되는 볼 랜드(도시되지 않음)가 형성된 모듈 보드(24) 위로 실장된다. 볼 랜드로부터의 보드 회로 배선(21)은 보드(24)의 외부 접속 단자(22)와 연결된다.
제조사에서는 일반적으로 BGA 패키지 납품시 도 1에 도시된 바와 같은 솔더 조인트 신뢰성 테스트 모듈(20)에서 BGA 패키지(10)의 솔더 조인트 신뢰성을 테스트한 후 고객에게 납품을 하게 된다. 따라서, 제조사는 솔더 조인트 신뢰성 테스트 모듈 보드(24)에 BGA 패키지(10)를 실장하여 온도 순환 시험을 실행하고 나서 신뢰성이 검증된 BGA 패키지(10)를 고객에게 납품하게 된다. 온도 순환 시험을 실행한 후 BGA 패키지(10)의 전체 솔더 볼의 크랙 상태를 확인한다.
각 솔더 볼의 모듈 결합 상태는 크랙이 발생된 파단면을 일괄적으로 관찰하여 확인하는 것이 가능하다. 온도 순환 시험 후의 결과를 고찰해보면 도 2의 A 위치의 솔더 볼(30)에 가장 먼저 크랙이 발생된다. 도면의 점선(30)은 BGA 패키지(10)의 인쇄 회로 기판 중 반도체 칩이 실장되는 영역을 나타낸다. 일반적으로 BGA 패키지(10) 내의 볼 매트릭스 중 외곽에 위치한 솔더 볼 또는 반도체 칩에 대응하는 영역(30)의 내측 또는 모서리의 솔더 볼(30)이 다른 영역의 솔더 볼보다 솔더 조인트 신뢰성에 있어서 상대적으로 낮은 신뢰성을 갖는다. 따라서, 도 2에서도, A 위치의 솔더 볼이 솔더 조인트 신뢰성에 있어서 취약하다. A 위치 또는 볼 매트릭스 외곽에 위치한 솔더 볼의 솔더 조인트 신뢰성이 낮은 이유는 이 부분의 솔더 볼은 단일 방향에 대해 이웃한 솔더 볼이 없고, 솔더 볼의 크랙 발생 요인이 열팽창 계수의 차이에 의한 응력인 것에 미루어 쉽게 이해될 수 있다. 온도 순환 시험을 통해 크랙이 발생된 솔더 볼의 양상을 도 3에 도시한다.
도 3은 크랙이 발생된 솔더 볼의 단면을 도시한 도이다. 솔더 볼(11)의 크랙은 도 3에 도시된 바와 같이 BGA 패키지의 인쇄 회로 기판(12)의 볼 패드(13)와의 접속 부근에서 발생될 수 있다. 솔더 볼(11)에 이러한 크랙이 발생되면 BGA 패키지와 모듈 보드(24) 사이의 전기적 접속이 개방되므로, BGA 패키지가 실장된 모듈의 작동 불량을 유발할 수 있다. 따라서, 상술한 시험용 BGA 패키지에서의 반도체 칩과 인쇄 회로 기판간 와이어의 배치 설계를 변경하여, 크랙에 취약한 솔더 볼(11)이 노 커넥션 핀, 접지 핀, 더미 핀 또는 전원 공급 핀으로 설정되도록 한다. 그리고 이러한 변경된 설계에 따라 BGA 패키지를 제조한다. 재설계에 따른 와이어 배치의 재설정에 의해 제조된 BGA 패키지에서, 크랙에 취약한 솔더 볼(11)이 노 커넥션 핀 등으로 설정되어 있으므로, 솔더 볼(11)이 크랙되더라도 BGA 패키지는 아무 문제없이 정상적으로 작동하게 된다. 여기서, 잦은 크랙이 발생되는 솔더 볼(11)은 접지 핀 또는 전원 공급 핀으로 설정하여도 솔더 조인트 신뢰성을 향상하는 것이가능하나, 노 커넥션 핀 또는 더미 핀으로 형성하는 것이 보다 유리하다.
BGA 패키지에는 다수의 솔더 볼(11)이 형성되어 있고, 접지 핀 및 전원 공급 핀은 단일 패키지에 복수로 존재한다. 따라서, 접지 핀 또는 전원 공급 핀으로 설정된 솔더 볼(11)이 크랙되더라도, 다른 접지 핀 또는 전원 공급 핀에 의해 BGA 패키지가 접지되거나 전원이 공급되므로, BGA 패키지가 실장된 모듈이 정상 작동하는 것이 가능하다. 다시 말하면, 크랙 발생 가능성이 높은 솔더 볼(11) 이외의 다른 솔더 볼이 접지 핀 또는 전원 공급 핀으로 설정되어 있으면, 솔더 볼(11)이 크랙되더라도 BGA 패키지는 작동하게 되어 전체적인 솔더 조인트 신뢰성이 낮아지지 않는다.
한편, 본 발명은 상술한 바 이외에도 본 발명의 기술적 요지를 벗어나지 않는 범위 내에서 다양하게 변경 실시할 수 있음은 당 업계의 기술 분야에서 통상의 지식을 가진 자라면 누구나 이해할 것이다.
상술한 바와 같이, 본 발명에 따른 BGA 패키지 제조 방법은, 마더 보드 등에 실장된 후 크랙이 자주 발생되는 솔더 볼을 접지 핀, 노 커넥션 핀, 더미 핀 또는 전원 공급 핀으로 설정하여 솔더 조인트 신뢰성이 강화된 BGA 패키지를 제조한다. 이처럼 솔더 볼이 노 커넥션 핀 등으로 설정되면, 솔더 볼 크랙이 발생되더다도 BGA 패키지는 아무 문제없이 동작하게 된다. 이와 같은 핀 재설정을 통해, 솔더 볼 등의 구조 변경 및 재료 교체를 실행하지 않아도 솔더 조인트 신뢰성이 강화된 BGA 패키지를 제조하는 것이 가능하므로 솔더 볼의 구조 변경 및 재료 교체에 따른 비용을 절약할 수 있을 뿐만 아니라, 솔더 볼의 재료의 교체 또는 구조의 변경을 통해 일정 정도 솔더 조인트 신뢰성이 향상된 BGA 패키지라도 열팽창 계수의 차이에 따른 응력에 의한 신뢰성 향상 정도의 한계를 보다 강화된 신뢰성으로 극복하는 것이 가능하다.
Claims (3)
- (a) 상면에 소정의 회로 패턴의 접속 단자가 형성된 인쇄 회로 기판,상기 인쇄 회로 기판의 일면 중앙에 부착되는 반도체 칩,임의의 가(假)설정된 설계에 따라 상기 반도체 칩과 상기 인쇄 회로 기판의 회로 패턴을 연결하는 와이어,상기 인쇄 회로 기판의 상면에 대해 상기 반도체 칩의 외부를 봉지하는 수지 봉지재, 그리고상기 회로 패턴과 연결되어 외부로 신호를 전달할 수 있도록 상기 인쇄 회로 기판의 하면에 융착된 솔더 볼(solder ball)을 포함하는 시험용 BGA 패키지를 준비하는 단계;(b) 상기 시험용 BGA 패키지를 솔더 조인트(solder joint) 신뢰성 테스트 모듈 보드(module board)에 실장하는 단계;(c) 상기 시험용 BGA 패키지 및 솔더 조인트 신뢰성 테스트 모듈 보드에 대한 솔더 조인트 신뢰성 테스트를 실행하고, 상기 신뢰성 테스트 실행 후, 상기 솔더 조인트 신뢰성 테스트 모듈을 검사하여 크랙(crack)이 발생된 솔더 볼을 확인하는 단계;(d) 상기 시험용 BGA 패키지의 상기 반도체 칩과 상기 인쇄 회로 기판의 회로 패턴 간 와이어 배치의 상기 가설정 설계를 상기 크랙된 솔더 볼이 노 커넥션(no connection) 핀(pin), 접지 핀, 더미(dummy) 핀 또는 전원 공급 핀으로설정되도록 진(眞)설정 설계로 변경하는 단계; 및(e) 상기 (d)단계의 와이어 배치 진설정 설계에 따라 상기 반도체 칩과 상기 인쇄 회로 기판의 회로 패턴이 와이어로 연결되는 BGA 패키지를 제조하는 단계; 를 포함하는 것을 특징으로 하는 BGA 패키지 제조 방법.
- 제 1항에 있어서, 상기 (d)단계의 와이어 재배치 설계시, 크랙이 발생되지 않은 솔더 볼 중 임의의 하나 이상은 접지 핀으로 설정되고, 상기 크랙이 발생되지 않은 솔더 볼 중 임의의 하나 이상을 전원 공급 핀으로 설정되는 것을 특징으로 하는 BGA 패키지 제조 방법.
- 제 1항에 있어서, 상기 (c)단계의 신뢰성 테스트는 온도 순환 시험인 것을 특징으로 하는 BGA 패키지의 솔더 조인트 신뢰성 향상 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030052329A KR20050013774A (ko) | 2003-07-29 | 2003-07-29 | 비지에이 패키지 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030052329A KR20050013774A (ko) | 2003-07-29 | 2003-07-29 | 비지에이 패키지 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050013774A true KR20050013774A (ko) | 2005-02-05 |
Family
ID=37225091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030052329A KR20050013774A (ko) | 2003-07-29 | 2003-07-29 | 비지에이 패키지 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050013774A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100876964B1 (ko) * | 2007-07-20 | 2009-01-07 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 제조용 테스트 보드 |
-
2003
- 2003-07-29 KR KR1020030052329A patent/KR20050013774A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100876964B1 (ko) * | 2007-07-20 | 2009-01-07 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 제조용 테스트 보드 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101194842B1 (ko) | 반도체 패키지가 삽입된 인쇄회로기판 | |
| US6864434B2 (en) | Warpage-preventive circuit board and method for fabricating the same | |
| US6828665B2 (en) | Module device of stacked semiconductor packages and method for fabricating the same | |
| KR100843202B1 (ko) | 기판 양면에 검사용 패드를 갖는 반도체 패키지 및검사방법 | |
| US8884630B2 (en) | Active pin connection monitoring system and method | |
| KR20070009428A (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH07147379A (ja) | 半導体装置及びその製造方法 | |
| CN101142678B (zh) | 模块板 | |
| KR100585142B1 (ko) | 범프 테스트를 위한 플립 칩 반도체 패키지 및 그 제조방법 | |
| CN201490179U (zh) | 电路板结构 | |
| US8871532B2 (en) | Method of manufacturing semiconductor device | |
| JP4825529B2 (ja) | 半導体装置 | |
| CN101017701A (zh) | 背贴式内存封装结构及其制造方法 | |
| KR20050013774A (ko) | 비지에이 패키지 제조 방법 | |
| KR20080000879A (ko) | 비지에이 반도체 칩 패키지 및 이의 검사 방법 | |
| KR100384336B1 (ko) | 반도체패키지용 인쇄회로기판 스트립의 구조 및 불량 유닛이 제거된 양호한 인쇄회로기판 스트립의 제조방법 | |
| KR100517608B1 (ko) | 볼 어레이형 패키지의 배열구조 | |
| JP2000216297A (ja) | 半導体装置およびその製造方法 | |
| KR20090058862A (ko) | 반도체 패키지 테스트 보드 | |
| KR100349561B1 (ko) | Ｌｓｉ 패키지 및 그 인너리드 배선방법 | |
| KR100771860B1 (ko) | 솔더볼을 사용하지 않는 반도체 패키지 모듈 및 그 제조방법 | |
| KR100816757B1 (ko) | 반도체 소자 패키지 실장용 인쇄 회로 기판 및 이를 이용한반도체 소자 패키지 검사 및 제조 방법 | |
| JP2924847B2 (ja) | 半導体パッケージ | |
| KR100876964B1 (ko) | 반도체 패키지 제조용 테스트 보드 | |
| KR100772107B1 (ko) | 볼 그리드 어레이 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |