CN101142678B - 模块板 - Google Patents

模块板 Download PDF

Info

Publication number
CN101142678B
CN101142678B CN2006800084513A CN200680008451A CN101142678B CN 101142678 B CN101142678 B CN 101142678B CN 2006800084513 A CN2006800084513 A CN 2006800084513A CN 200680008451 A CN200680008451 A CN 200680008451A CN 101142678 B CN101142678 B CN 101142678B
Authority
CN
China
Prior art keywords
circuit board
terminal
wiring pattern
electrically connected
electronic unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800084513A
Other languages
English (en)
Other versions
CN101142678A (zh
Inventor
高鸟正博
石丸幸宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101142678A publication Critical patent/CN101142678A/zh
Application granted granted Critical
Publication of CN101142678B publication Critical patent/CN101142678B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the PCB or at the walls of large holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

模块板具有依次层叠第1电路板、第1组合片、第2电路板、第2组合片和第3电路板的结构。在第3电路板上表面的规定区域，将检查用端子配置成矩阵状。在第1和第2电路板上，安装电子部件。通过通道和布线图案，将检查用端子与装在第1和第2电路板上的电子部件电连接。

Description

模块板
技术领域
本发明涉及安装LSI(大规模集成电路)或IC(集成电路)等电子部件的模块板。
背景技术
近年，数字电视等家电正在普及到普通家庭。在这种数字家电的普及中，产品的高性能化和多功能化掌握重大的关键。
通过数字信号处理高速化，能使数字家电的性能提高。可利用系统LSI时钟频率的提高、数据总线宽度的扩大和使用DDR(Double Data Rate：双数据速率)存储器的高速存储器等，实现数字信号处理的高速化。
为了增加数字家电的功能，需要电路的高集成化。可通过例如利用MCM(Multi Chip Module：多芯片模件)或SIP(System In Package：系统内装组件)等技术在一个组件内装载多个电子部件实现电路的高集成化。
可是，可利用电路高集成化在产品装载多种功能，但各功能运作所需的接口信号数量增加。因而，设置在组件外部的外部端子的数量也增加。而且，随着组件内收装的电子部件数量的增加，检查它们用的外部端子的数量也增加。将上述组件通过外部端子电连接到外部电路板，但由于外部端子数量增加，组件小型化困难。
因此，例如专利文献1的IC组件中，在具有2层结构的引线板的第1层设置下级引线端子，在第2层设置成为测试用端子的上级引线端子。此组成中，设置在引线板的第2层的上级端子不与电路板连接。即，通过将测试用端子设置在引线板的第2层，使连接电路板的区域(引线板的第1层)的端子数量减少。据此，认为IC组件能小型化。
专利文献1：特开2000-68440号公报
然而，上述专利文献1的IC组件的组成中，需要使引线板为2层结构，以便设置测试用端子。这时，由于设置作为电子部件的功能上不需要的电路板，制造成本和制造工序增加。
由于将测试用端子形成在第2层的引线板上，连接测试用端子与IC片的导线长度变长。这时，难以进行测试用端子与IC片之间的阻抗匹配。因而，检查IC片时，在测试用端子或导线的端部发生反射波，使检查用信号产生波形失真。其结果，难以正确检查IC片。
本发明的目的在于提供一种能可靠地进行电子部件检查而且防止制造成本增加的小型模块板。
发明内容
(1)遵照本发明的一个方面的模块板，包含：往上下方向层叠并各自具有布线图案的多块电路板；安装在多块电路板中至少1块电路板上，并与布线图案电连接的1个或多个电子部件；设置在多块电路板中最下部的电路板的下表面，并与布线图案电连接的第1端子；以及设置成露出在多块电路板中的任一块电路板的上表面，并与布线图案电连接的第2端子。
该模块板中，往上下方向层叠分别具有布线图案的多块电路板。将与布线图案电连接的1个或多个电子部件安装在多块电路板中至少1块电路板上。将与布线图案电连接的第1端子设置在多块电路板中最下部的电路板的下表面。将与布线图案电连接的第2端子设置成露出在多块电路板中任一电路板的上表面。
这时，由于第2端子露出在电路板的上表面，因此即使通过第1端子将模块板装在外部电路板的状态下，第2端子也能连接检查装置。因而，能在将模块板装在外部电路板的状态下进行电子部件的内部电路检查和电子部件的信号检查。结果，能可靠地检测出模块板内的电子部件的欠佳。
而且，由于在多块电路板中任一块电路板形成第2端子，因此不必为形成第2端子而设置另一电路板。因而，能防止模块板制造成本的增加。
又，将第1端子形成在电路板的下表面，将第2端子形成在电路板的上表面。这时，能防止因形成第1和第2端子而电路板大型化。因而，模块板能小型化。
(2)可将1个或多个电子部件中的至少1个电子部件密封。
这时，使密封的电子部件断开外部环境。因而，保护电子部件免受外部影响。结果，能防止电子部件损伤和劣化。
(3)可在多块电路板内形成空间部，并将1个或多个电子部件中的至少1个电子部件配置在空间部，并将所述空间部密封。
这时，由于在密封的空间部配置电子部件，使该电子部件断开外部环境。因而，保护电子部件免受外部影响。结果，能防止电子部件损伤和劣化。
(4)可将第2端子通过贯通至少1块电路板的导体，电连接到布线图案。
这时，能方便地连接第2端子和布线图案。还能减小第2端子与多个布线图案之间的布线的电容分量和电感分量。因而，能防止输入到电子部件的检查信号产生波形失真。又能将该导体的一部分用作第2端子，因此能减小模块板的制造成本。
(5)可将第2端子设置在多块电路板中最上部的电路板的上表面的部分区域。
这时，能方便地从模块板的上方将检查装置连接到第2端子。因而，能方便地检测出模块板内的电子部件欠佳。
(6)模块板还可包含形成在最上部电路板的上表面的、除部分区域以外的区域上的密封层。
这时，密封层使电子部件断开外部环境。因而，保护电子部件免受外部影响。结果，能防止电子部件损伤和劣化。
(7)可将第2端子设置在除多块电路板中最上部的电路板以外的任一电路板的上表面的部分区域，并且在部分区域的上方形成空间。
这时，能方便地从模块板的上方将检查装置连接到第2端子。因而，能方便地检测出模块板内的电子部件欠佳。而且，利用位于形成第2端子的电路板上方的电路板保护第2端子免受外部影响，因此能防止第2端子损伤和劣化。
(8)位于任一电路板的上方的其它1块或多块电路板可具有切口部或开口部，以便第2端子露出。
这时，能方便地将检查装置通过切口部或开口部从模块板的上方连接到第2端子。因而，能方便地检测出模块板内的电子部件欠佳。又通过利用切口部或开口部的内壁进行包围，保护第2端子免受外部影响，因此能防止第2端子损伤和劣化。
(9)模块板还可包含设置在多块电路板中至少2块电路板之间的绝缘层，将第2端子形成在绝缘层下方的电路板的上表面的部分区域，并且绝缘层具有切口部或开口部，以便第2端子露出。
这时，能方便地将检查装置通过切口部或开口部连接到第2端子。因而，能方便地检测出模块板内的电子部件欠佳。又通过利用切口部或开口部的内壁进行包围，保护第2端子免受外部影响，因此能防止第2端子损伤和劣化。
(10)模块板还可包含设置在最上部电路板的上表面或下表面和最下部电路板的下表面的接地导体层。
这时，利用接地导体层防止电子部件和布线图案辐射的高频噪声泄漏到模块板的外部。因而，能防止电子设备误动。
(11)可分别设置多个第1和第2端子，并且多个第2端子各自的规模小于多个第1端子各自的规模。
这时，能减小电路板上形成第2端子的区域，因此能加大安装电子部件用的区域和形成布线图案用的区域。因而，能使模块板的电子部件安装密度提高并使模块板小型化。
又，通过减小第2端子，能防止从第2端子往外部辐射高频噪声。因而能可靠地防止电子设备误动作。
(12)可使多个第2端子之间的间距小于多个第1端子之间的间距。
这时，能减小电路板上形成第2端子的区域，因此能加大安装电子部件用的区域和形成布线图案用的区域。因而，能使模块板的电子部件安装密度提高并使模块板小型化。
(13)可将多个第2端子配置成矩阵状。
这时，能减小电路板上形成第2端子的区域，因此能加大安装电子部件用的区域和形成布线图案用的区域。因而，能使模块板的电子部件安装密度提高并使模块板小型化。
(14)可将第2端子配置在沿任一电路板的至少1边的区域。
这时，电路板的中央部能充分确保安装电子部件用的区域和形成布线图案用的区域。因而，能使模块板的电子部件安装密度提高并使模块板小型化。
(15)可将第2端子配置在任一电路板的中央部。这时，保护第2端子免受外部影响，所以能防止第2端子损伤和劣化。
(16)可使1个或多个电子部件包含第1和第2电子部件，由形成在多块电路板中最上部的电路板以外的至少1块电路板的布线图案，将第1和第2电子部件相互电连接，并且将第2端子电连接到电连接该第1和第2电子部件的布线图案。
这时，通过将检查装置连接到第2端子，能进行在第1和第2电子部件之间传送而不输出到模块板外部的信号的检查。因而，能详细检查模块板内的电子部件的状态。
(17)可使1个或多个电子部件和布线图案构成完成规定功能的电路，并且第1端子包含连接电路的多个外部端子，第2端子包含检查电路或任一电子部件用的多个检查用端子。
这时，能通过外部端子将模块板内的电路电连接到外部电路板。还能通过检查用端子检查电路和电子部件。
(18)可使1个或多个电子部件包含第1电子部件和多个第2电子部件，布线图案包含连接第1电子部件的第1布线部和从第1布线部分支并分别连接多个第2电子部件的多个第2布线部，并且将多个检查用端子连接到多个第2布线部。
这时，通过将检查装置连接到检查用端子，能可靠地检查在第1电子部件与第2电子部件之间传送的信号。
(19)多个第2布线部的长度可相等。这时，能防止第2端子发生反射波。因而，能防止在第1电子部件与第2电子部件至传送的信号产生波形失真。
(20)多个第2电子部件可分别是存储器件。
这时，能根据电连接该第1电子部件的存储器件的数量扩充第1电子部件处理的信号的位数。因而，能使用位数少的价廉的存储器件，并使模块板的性能提高。
根据本发明，第2端子露出在电路板的上表面，因此即使通过第1端子将模块板装在外部电路板的状态下，第2端子也能连接检查装置。因而，能在将模块板装在外部电路板的状态下进行电子部件的内部电路检查和电子部件的信号检查。其结果，能可靠地检测出模块板内的电子部件的欠佳。
而且，由于在多块电路板中任一块电路板形成第2端子，不必设置形成第2端子用的另一电路板。因而，能防止模块板制造成本的增加。
又，将第1端子形成在电路板的下表面，将第2端子形成在电路板的上表面。即，将第1端子和第2端子形成在电路板的不同的面。又，能使第2端子比第1端子充分小，并能使其端子间距充分小。这时，能防止因形成第1和第2端子而电路板大型化。因而，模块板能小型化。
此外，在内置多个电子部件的情况下，由长度相等的多个第2布线部将多个第2端子连接到第1电子部件中连接的多个电子部件。该连接位置至多个第2端子的布线长度相等。所以，能防止多个第2端子发生反射波。因而，能防止布线图案的信号发生波形失真。由于将各电子部件与各电子部件之间的布线图案收装在形成于模块板内的接地导体层之间，能屏蔽并抑制各电子部件和布线图案发生的高频噪声的辐射。还能使第2端子充分小。因而，能防止模块板抑制波形失真的费用和屏蔽费用的增加。
附图说明
图1是示出实施方式1的模块板的外观立体图。
图2是说明模块板内部结构用的图。
图3是以图解方式示出形成在第1电路板的布线图案的图。
图4是示出实施方式2的模块板的外观立体图。
图5是说明图4的模块板内部结构用的图。
图6是示出实施方式3的模块板的外观立体图。
图7是说明图6的模块板内部结构用的图。
图8是示出实施方式4的模块板的外观立体图。
图9是说明图8的模块板内部结构用的图。
图10是示出实施方式5的模块板的外观立体图。
图11是示出实施方式6的模块板的外观立体图。
图12是示出实施方式7的模块板的外观立体图。
图13是示出实施方式8的模块板的外观立体图。
图14是示出一例LSI与检查用端子的关系的图。
图15是示出一例LSI和存储器与检查用端子的关系的图。
图16是示出另一例LSI和存储器与检查用端子的关系的图。
具体实施方式
下面，用附图说明本发明的模块板。
(1)实施方式1
(a)组成
图1是示出实施方式1的模块板的外观立体图。图1中，为了明确位置关系，标注表示相互正交的X方向、Y方向和Z方向的箭头号。X方向和Y方向在水平面内相互正交，Z方向相当于垂直方向。后面阐述的图2和图4～图13中，也同样标注表示X方向、Y方向和Z方向的箭头号。
如图1所示，本实施方式的模块板100，具有：依次层叠第1电路板11(下文简称为第1板11)、第1组合片21、第2电路板12(下文简称为第2板12)、第2组合片22和第3电路板13(下文简称为第3板13)的结构。在第3板13上安装IC(集成电路)31。第1～第3板11～13分别可为多层板，也可为单层板。作为第1和第2组合片21、22，可用含环氧树脂的粘附性片。例如，可用预成型料。第1和第2组合片作为绝缘层起作用。
在第3板13的上表面沿Y方向的2边的规定区域，设置第1检查部410和第2检查部420。在第1检查部410和第2检查部420，分别将多个检查用端子41和多个检查用端子42配置成矩阵状。
各检查用端子41、42如后文所述，通过布线图案与装在第1和第2板11、12上的LSI等电子部件电连接。作为检查用端子41、42，可用例如焊盘或通道。在检查用端子41、42上连接检查装置(未图示)的检查用探头。后面详细阐述。
在第1板11的下表面形成多个焊球43。将各焊球43与装在第1～第3板11～13的电子部件电连接。
通过用焊球43进行焊接，将模块板100装到外部电路板(未图示)。因而，将外部电路板与装在模块板100的电子部件电连接。利用例如回熔焊接法将模块板100装到外部电路板。
检查用端子41、42不必连接外部电路板，所以不必进行回熔焊接法的焊接。因此，检查用端子41、41具有检查装置(未图示)的检查用探头能接触的大小即可。这时，能使各检查用端子41、42充分小，同时还能使检查用端子41的间距和检查用端子42的间距充分小。
因此，与焊球43的规模相比，能使检查用端子41、42的规模充分小。还能使检查用端子41的间距和检查用端子42的间距比焊球43的间距充分小。例如，焊球43的规模为约650微米(μm)检查用端子41、42的规模为约100微米。例如，焊球43的间距为1毫米(mm)检查用端子41为150微米。
下面，详细说明模块板100的内部结构。
图2是说明模块板100的内部结构用的图。图2(a)是示出装在模块板100的多个电子部件在XY平面上的关系的图，图2(b)使模块板100的剖视图。
如图2(b)所示，在第1组合片21的中央部形成上下贯通的空间部51。空间部51内，在第1板11上安装LSI(大规模集成电路)32、存储器33和存储器34。存储器33、34是作为LSI32的作业区起作用的工作存储器。作为存储器33、34，能用例如DDR(双数据速率)存储器。这时，LSI32与存储器33、34之间能传送不小于400兆赫(MHz)的高频信号。
在第2组合片22上形成上下贯通的空间部52。空间部52内，在第2板12上安装LSI35。
由第1组合片21和第2板12将空间部51断开外部环境。即，将LSI32和存储器33、34安装在密封的空间部51内。因而，能保护LSI32和存储器33、34免受外部影响，可防止损伤和劣化。由第2组合片22和第3板13将空间部52断开外部环境。即，将LSI35安装在密封的空间部52内。因而，能保护LSI35免受外部影响，从而能防止损伤和劣化。空间部51、52内，还可设置薄膜模塑片等密封层，以便覆盖LSI32和存储器33、34。
通过例如几微米厚的粘结片(未图示)，将LSI32、存储器33、34和LSI35粘合在第1板11和第2板12上。利用例如丝焊法或倒装片法，将LSI32、存储器33、34和LSI35电连接到第1板11和第2板12。
通过使用丝焊法和倒装片法，能将LSI32、存储器33和存储器34在第1板11上的高度和LSI35在第2板12上的高度控制得低。因而，能减小第1和第2组合片21、22的厚度，使模块板100能薄型化。
图2中，利用丝焊法将LSI32、存储器33和存储器34电连接到第1板11上的布线图案，利用倒装片法将LSI35电连接到第2板12上的布线图案。由于将IC31安装在第3板13上，也可将高度控制得低。所以，能利用回熔焊接法，将IC31电连接到第3板13上的布线图案(未图示)。
作为LSI32、存储器33、34和LSI35，可用例如研磨并切片成规定尺寸的裸管芯或CSP(Chip Size Package：片规模组件)。第1和第2组合片21、22的厚度最好大于所述裸管芯或CSP的厚度，例如为50微米～800微米。
图1中未示出，但如图2(b)所示，在第1板11的下表面以及第3板13的上表面和下表面，形成接地导体层ECL。
第1板11的下表面上，在除形成焊球43的区域以外的区域，形成接地导体层ECL。第3板13的上表面上，在除形成检查用端子41、42的区域、安装IC31的区域和形成布线图案(未图示)的区域以外的区域形成接地导体层ECL。第3板13的下表面上，在除形成后面阐述的通道411、412、421～423的区域以外的区域，形成接地导体层ECL。最好将接地导体层ECL形成在尽可能宽阔的区域，以便不接触焊球43、检查用端子41和42、IC31、布线图案以及通道411、412、421～423。后面阐述接地导体层ECL的效果。
这里，如图2(a)所示，利用形成在第1板11的布线图案111～116和形成在第2板12的布线图案117，电连接LSI32、存储器33和34、LSI35与检查用端子41、42。下面，参照图3进一步说明LSI32、存储器33、34和LSI35与检查用端子41、42之间的布线。
图3是以图解方式示出形成在第1板11上的布线图案111～116的图。图2中，分别代表性地示出各1个的布线图案111～117，但实际上分别形成多个布线图案111～117。同样，图2中，分别代表性地示出各1个后面阐述的通道411、412、421～423，但实际上分别形成多个通道411、412、421～423。
如图3所示，通过多个焊盘322(图2(a))和多条导线321(图2(a))，将多个布线图案111的一端分别电连接到LSI32的多个端子。将多个布线图案111的另一端分别电连接到多个布线图案112的中央部。
通过焊盘332(图2(a))和导线331(图2(a))，将多个布线图案112的一端分别电连接到存储器33的多个端子。通过焊盘342(图2(a))和导线341(图2(a))，将多个布线图案112的另一端分别电连接到存储器34的多个端子。
如图3所示，通过形成得靠近模块板100(图2(b))的Y方向的1边的通道411(图2(b))，将多个布线图案113的一端分别电连接到多个检查用端子41。将多个布线图案113的另一端，分别电连接到多个布线图案112。这样，布线图案113是从布线图案112分支的短截布线。利用该布线，将检查用端子41和布线图案111、112电连接。
通过形成得靠近模块板100(图2(b))的Y方向的1边的通道421(图2(b))，将多个布线图案114的一端分别电连接到多个检查用端子42。将多个布线图案114的另一端分别电连接到多个布线图案112。这样，布线图案114是从布线图案112分支的短截布线。利用该布线，将检查用端子42和布线图案111、112电连接。
通过焊盘322(图2(a))和导线321(图2(a))，将多个布线图案115的一端分别电连接到LSI32的多个端子。通过焊盘332(图2(a))和导线331(图2(a))，将多个布线图案115的另一端分别电连接到存储器33的多个端子。
通过形成得靠近模块板100(图2(b))的Y方向的1边的通道412(图2(b))，将多个布线图案115分别电连接到多个检查用端子41。因而，将检查用端子41和布线图案115电连接。
通过焊盘322(图2(a))和导线321(图2(a))，将多个布线图案116的一端分别电连接到LSI32的多个端子。通过焊盘342(图2(a))和导线341(图2(a))，将多个布线图案116的另一端分别电连接到存储器34的多个端子。
通过形成得靠近模块板100(图2(b))的Y方向的1边的通道422(图2(b))，将多个布线图案116分别电连接到多个检查用端子42。因而，将检查用端子42和布线图案116电连接。
利用上述组成，通过布线图案111、112，从LSI32往存储器33、34传送地址信号和时钟信号。又，通过布线图案115、116，在LSI32与存储器33、34之间传送数据信号。
这里，布线图案111、112、115、116在功能上是除连接LSI和存储器33、34以外不需要的布线。即，连接LSI32与存储器33、34的布线仅用传送各信号的布线图案111、112、115、116在功能上就足够。而且，布线图案111、112、115、115由第1组合片21和第2板12断开外部环境。即，将LSI32、存储器33、34和布线图案111、112、115、116密封在模块板100内。
可是，为了检查从LSI32传送到存储器33、34的各信号的波形和模式，需要在模块板100内密封的布线图案111、112、115、116连接检查装置(未图示)。而且，为了检查LSI32和存储器33、34的内部电路，需要从模块板100外部就检查信号输入到LSI32和存储器33、34，并核对LSI32和存储器33、34输出的信号和期望值。
因此，本实施方式中，如图2和图3所说明，将检查用端子41和布线图案111、112电连接。这样，就在检查用端子41连接检查装置(未图示)，从而能检查从LSI32传送到存储器33的地址信号和时钟信号的波形和模式。
又，将检查用端子42和布线图案111、112电连接。这样，就在检查用端子42连接检查装置(未图示)，从而能检查从LSI32传送到存储器34的地址信号和时钟信号的波形和模式。
将检查用端子41和布线图案115电连接。这样，就在检查用端子41连接检查装置(未图示)，从而能检查在LSI32与存储器33之间传送的数据信号的波形和模式。
将检查用端子42和布线图案116电连接。这样，就在检查用端子42连接检查装置(未图示)，从而能检查在LSI32与存储器34之间传送的数据信号的波形和模式。
进行LSI32和存储器33、34的内部电路检查时，能从检查用端子41、42输入检查信号，并核对检查用端子41、42输出的信号和期望值。
如图2所示，通过布线图案117和模块板100的通道423(图2(b))，将LSI35电连接到检查用端子42，因此，在检查用端子42连接检查装置(未图示)，从而与LSI32和存储器33、34相同，也能进行LSI35的内部电路检查和信号检查。
本实施方式中，LSI32输出的共用的地址信号和时钟信号从布线图案111被布线图案112往2方向分支，并分别输入到存储器33、34。
这时，例如，图3中从LSI32分别将6位数据信号传送到存储器33、34的情况下，各存储器33、34中在共用的地址信号指定的存储区分别存储6位数据信号。因此，对存储器33、34使用共用的地址信号和时钟信号，能读出估计12位数据信号。即，能将LSI32处理的数据信号的位数扩充到2倍。因而，能使用价廉的存储器，并使模块板100的性能提高。
再者，本实施方式中，将同一布线图案112连接的布线图案113和布线图案114形成得长度相等。而且，将布线图案111连接在将布线图案112二等分的位置。又将通道441和通道421形成得长度相等。因此，该连接位置至检查用端子41的布线长度与该连接位置至检查用端子42的布线长度相等。
检查各布线图案111、112中传送的信号用的检查用端子，对联结的1组布线图案111、112而言，本来1个就足够，但从各布线图案111或各布线图案112引出一条短截布线，并将该短截布线连接到检查用端子时，检查用端子发生反射波，信号产生波形失真。
因此，本实施方式中，利用从各布线图案112分支的2个布线图案113、114，在每一联结的1组布线图案111、112连接2个检查用端子41、42。而且，从同一布线图案112分支的布线图案113的长度与布线图案114的长度相等。又，将布线图案111连接在将布线图案112二等分的位置。因而，能防止检查用端子41和检查用端子42发生反射波。结果，能防止地址信号和时钟信号发生波形失真。
再者，也可使布线图案113、114从布线图案111分支，不从布线图案112分支。
LSI32连接的存储器不限于2个，也可并联大于等于3个存储器。这时，能将LSI32处理的数据信号的位数进一步扩充。
图3的组成中，LSI32连接的布线图案往2方向分支，但使存储器为3个时，将布线图案形成得往数量与LSI32连接的布线图案的数量相同的方向分支。此情况下，分支的布线图案上分别连接检查用端子时，与上述情况相同，最好将各布线图案形成得分支点至各检查用端子的布线长度相等。这样，就能防止各检查用端子发生反射波。
如上文所述，第1板11的下表面和第3板13的上表面和下表面上，在尽量宽阔的区域形成接地导体层ECL。利用这点，能将LSI32、35、存储器33、34和它们连接的布线图案111～117收装在接地导体层ECL之间。这时，能利用接地导体层ECL防止LSI32、35、存储器33、34辐射的高频噪声泄漏到模块板100的外部。
又，如上文所述，能使各检查用端子41、42的规模充分小。这时，能防止从检查用端子41、42往模块板100的外部辐射高频噪声。
其结果，能可靠地防止模块板100辐射高频噪声。因而，能防止电子设备误动。
(b)效果
综上所述，本实施方式中，在第3板13上设置检查用端子41、42。这时，即使将模块板100装在外部电路板的状态下，也能用检查用端子41、42进行装在模块板100内的各电子部件(LSI32、35和存储器33、34)的内部电路检查以及各电子部件的信号检查。因而，能可靠地检测出模块板100的各电子部件欠佳。
还能进行LSI32与存储器33、34之间的信号(地址信号、时钟信号和数据信号)那样本来不输出到模块板100的外部的信号的检查。因而，能详细检查模块板100的各电子部件的状态。
通过布线图案111～117和通道411、412、421～423，将检查用端子41、42与电子部件电连接。这时，除连接各电子部件与各布线图案111～117的导线321、331、341外，不必使用连接各电子部件与检查用端子41、42用的导线。
因此，能缩短各电子部件与检查用端子41、42之间的导线的长度。因而，从检查装置对检查用端子41、42输入检查信号时，能防止该检查信号产生波形失真。其结果，能可靠地进行电子部件的内部电路检查。
尤其在利用倒装片法将各电子部件安装在第1和第2板11、12的情况下，不必使用安装各电子部件用的导线。因而，能较可靠地进行各电子部件与检查用端子41、42之间的阻抗匹配。
又，通过布线图案111～114，将检查用端子41、42与LSI32和存储器33、34电连接。将连接同一布线图案112的布线图案113和布线图案114形成得长度相等。将布线图案111连接在将布线图案112二等分的位置。因此，该连接位置至检查用端子41的长度与该连接位置至检查用端子42的布线长度相等。因而，能防止检查用端子41和检查用端子42发生反射波。其结果，能防止地址信号和时钟信号发生波形失真。
而且，将检查用端子41、42设置在安装IC31的第3板13上。即，将检查用端子41、42设置在安装电子部件的电路板，不必为设置检查用端子41、42而设置另一电路板。因此，能防止模块板100的制造成本增加。
又，通过在第3板13上设置检查用端子41、42，能缩短各电子部件与检查用端子41、42之间的布线长度。因而，能减小各电子部件与检查用端子41、42之间的电容分量和电感分量。结果，能可靠地防止输入到各电子部件的检查信号产生波形失真。
而且，将检查用端子41、42配置在第3板13的两侧的上表面。这时，第1～第3板11～13的中央部能充分确保形成安装电子部件用的区域和形成布线图案用的区域。因而，模块板100的电子部件安装密度能提高，并且模块板100能小型化。
又，各检查用端子41、42的规模、检查用端子41的间距和检查用端子42的间距充分小。因而，能进一步扩大安装电子部件用的区域和形成布线图案用的区域。其结果，能使模块板100的电子部件安装密度充分提高，并能使模块板100充分小型化。
而且，能将各电子部件(LSI32、35和存储器33、34)和各电子部件之间的布线图案111～117收装在规定图案的接地导体层ECL之间。因而，能防止各电子部件和布线图案111～117辐射的高频噪声泄漏到模块板100的外部。
又，能使各检查用端子41、42充分小。因而，能防止检查用端子41、42将高频噪声辐射到模块板100的外部。
其结果，不进行去除高频噪声用的特别处置就能防止模块板100辐射高频噪声。因而，能可靠地防止电设备误动。
其结果，能防止抑制模块板100的波形失真用的成本和防止高频噪声泄漏用的成本增加。
(c)其它组成
检查用端子41、42的配置形状不限于图1的例子；例如，也可用沿第3板13的周缘部的方式配置多个检查用端子41、42。这时，第1～第3板11～13的中央部能充分确保安装电子部件用的区域和形成布线图案用的区域。
图2中说明了第2板12上仅安装LSI35的情况，但第2板12上也可安装多个电子部件。例如，与第1板11上相同，也可安装3个电子部件。
可用电路板代替第1和第2组合片21、22。这时，能在该电路板上形成布线图案，所以能将更多的电子部件安装在模块板100。
用电路板代替第1和第2组合片21、22时，可将该电路板与第1板11、第2板12或第3板13合为一体地形成。
(2)实施方式2
实施方式2的模块板与实施方式1的模块板100(图1～图3)的差异为以下方面。
图4是示出实施方式2的模块板的外观立体图。图5是说明图4的模块板101的内部结构用的图。图5(a)是示出装在模块板101的多个电子部件在XY平面上的位置关系的图，图5(b)是模块板101的剖视图。
如图4和图5所示，本实施方式的模块板101中，在第2组合片22和第3板13的规定区域，分别形成矩形的切口部430和切口部440，以便露出第2板12的上表面沿Y方向的2边的规定区域。而且，在切口部430、440内露出的第2板12的上表面的区域，分别设置第1检查部410和第2检查部420。
切口部430、440可通过预先切除第2组合片22和第3板13的规定区域而形成，也可通过将第1～第3板11～13以及第1和第2组合片21、22层叠后切除第2组合片22和第3板13的规定区域而形成。
本实施方式中，如图5(b)所示，将检查用端子41、42设置在第2板12上，所以不必在第2组合片22和第3板13形成电连接各电子部件和检查用端子41、42用的通道。因而，能减小模块板101的制造成本。
而且，可将第2板12上的布线图案117与检查用端子42连接在第2板12上。这时，能充分缩短LSI35与检查用端子42之间的布线长度。因而，能充分减小LSI35与检查用端子42之间的电感分量和电容分量。其结果，能可靠地防止输入到LSI35的检查信号的波形失真。
由于在第2板12上设置检查用端子41、42，能充分缩短LSI32和存储器33、34与检查用端子41、42之间的布线长度。因而，能充分减小LSI32和存储器33、34与检查用端子41、42之间的电感分量和电容分量。其结果，能可靠地防止输入到LSI32和存储器33、34的检查信号的波形失真。
如图4所示，第1和第2检查部410、420的除一侧以外的周围受第2组合片22和第3板13包围。这时，利用第2组合片22和第3板13保护检查用端子41、42，所以能防止检查用端子41、42损伤和劣化。
也可在第1组合片21、第2板12、第2组合片22和第3板13的规定区域分别形成情况430和情况440，以便第1板11的上表面的规定区域露出。
这时，能在切口部430、440内露出的第1板11的上表面的区域，分别设置第1检查部410和第2检查部420。此组成中，能可靠地缩短LSI32和存储器33、34与检查用端子41、42之间的布线长度。可通过在第2板12和第1组合片21形成通道，将LSI35与检查用端子41、42电连接。
(3)实施方式3
实施方式3的模块板与实施方式1的模块板100(图1～图3)的差异为以下方面。
图6是示出实施方式3的模块板的外观立体图。图7是说明图6的模块板102的内部结构用的图。图7(a)是示出装在模块板102的多个电子部件在XY平面上的位置关系的图，图7(b)是模块板102的剖视图。
如图6所示，本实施方式的模块板102中，依次层叠第1板11、第1组合片21和第2板12。在第2板12沿Y方向的2边的规定区域，分别设置第1和第2检查部410、420。
图6中未示出，但如图7(b)所示，在第2板12的上表面和下表面形成接地导体层ECL。
第2板12的上表面中，在除形成检查用端子41、42的区域以外的区域形成接地导体层ECL。第2板12的下表面中，在除形成通道411、412、421～422的区域以外的区域形成接地导体层ECL。
如图7(b)所示，在第2板12的中央部的规定区域形成孔部53。如图6和图7所示，形成作为密封层的模塑部61。利用这点，能保护LSI32和存储器33、34免受外部影响，从而能防止损伤和劣化。模塑部61由例如树脂材料组成。
本实施方式中，如图7(b)所示，在第2板12上设置检查用端子41、42，所以能充分缩短LSI32和存储器33、34与检查用端子41、42之间的布线长度。因而，能充分减小LSI32和存储器33、34与检查用端子41、42之间的电感分量和电容分量。结果，能可靠地防止输入到LSI32和存储器33、34的检查用信号的波形失真。
将检查用端子41、42设置在可安装电子部件的第2板12上。即，将检查用端子41、42设置在安装电子部件用的电路板上，不必为设置检查用端子而设置另一电路板。因此，能防止模块板102的制造成本增加。
可用电路板代替第1组合片21。这时，能在该电路板上形成布线图案，所以模块板102中能安装更多的电子部件。
用电路板代替第1组合片21时，可将该电路板与第1板11或第2板12合为一体地形成。
(4)实施方式4
实施方式4的模块板与实施方式3的模块板102(图6和图7)的差异为以下方面。
图8是示出实施方式4的模块板的外观立体图。图9是说明图8的模块板103的内部结构用的图。图9(a)是示出装在模块板103的多个电子部件在XY平面上的位置关系的图，图9(b)是模块板103的剖视图。
如图8和图9所示，本实施方式的模块板103中，在第1组合片21和第2板12的规定区域，分别形成矩形的切口部430和切口部440，以便露出第1板11的上表面沿Y方向的2边的规定区域。而且，在切口部430、440内露出的第1板11的上表面的区域，分别设置第1检查部410和第2检查部420。
本实施方式中，如图9(b)所示，将检查用端子41、42设置在第1板11上，因此不必在第1组合片21和第2板12形成电连接各电子部件和检查用端子41、42用的通道。因而，能减小模块板103的制造成本。
而且，由于在第1板11上设置检查用端子41、42，能充分缩短LSI32和存储器33、34与检查用端子41、42之间的布线长度。因而，能充分减小LSI32和存储器33、34与检查用端子41、42之间的电感分量和电容分量。其结果，能可靠地防止输入到LSI32和存储器33、34的检查信号的波形失真。
又，第1和第2检查部410、420的除一侧以外的周围受第1组合片21和第2板12包围。这时，利用第1组合片21和第2板12保护检查用端子41、42，所以能防止检查用端子41、42损伤和劣化。
(5)实施方式5
实施方式5的模块板与实施方式1的模块板100(图1～图3)的差异为以下方面。
图10是示出实施方式5的模块板104的外观立体图。
如图10所示，本实施方式的模块板104具有依次层叠第1板11、第1组合片21和第2板12的结构。在第2板12沿Y方向的2边的规定区域分别设置第1和第2检查部410、420。与图2(b)同样地在第1板11上安装LSI32和存储器33、34。
本实施方式中，在第2板12上设置检查用端子41、42，因此能充分缩短LSI32和存储器33、34与检查用端子41、42之间的布线长度。因而，能充分减小LSI32和存储器33、34与检查用端子41、42之间的电感分量和电容分量。结果，能可靠地防止输入到LSI32和存储器33、34的检查信号的波形失真。
(6)实施方式6
实施方式6的模块板与实施方式5的模块板104(图10)的差异为以下方面。
图11是示出实施方式6的模块板105的外观立体图。
如图11所示，本实施方式的模块板105中，在第1组合片21和第2板12的规定区域，分别形成矩形的切口部430和切口部440，以便露出第1板11的上表面沿Y方向的2边的规定区域。而且，在切口部430、440内露出的第1板11的上表面的区域，分别设置第1检查部410和第2检查部420。
本实施方式中，将检查用端子41、42设置在第1板11上，因此不必在第1组合片21和第2板12形成电连接各电子部件和检查用端子41、42用的通道。因而，能减小模块板105的制造成本。
而且，由于在第1板11上设置检查用端子41、42，因此能充分缩短LSI32和存储器33、34与检查用端子41、42之间的布线长度。因而，能充分减小LSI32和存储器33、34与检查用端子41、42之间的电感分量和电容分量。其结果，能可靠地防止输入到LSI32和存储器33、34的检查信号的波形失真。
又，第1和第2检查部410、420的除一侧以外的周围受第1组合片21和第2板12包围。这时，利用第1组合片21和第2板12保护检查用端子41、42，所以能防止检查用端子41、42损伤和劣化。
(7)实施方式7
实施方式7的模块板与实施方式6的模块板105(图11)的差异为以下方面。
图12是示出实施方式7的模块板106的外观立体图。
如图12所示，本实施方式的模块板106中，在第1组合片21的规定区域，分别形成矩形的切口部430和切口部440，以便露出第1板11的上表面沿Y方向的2边的规定区域。而且，在切口部430、440内露出的第1板11的上表面的区域，分别设置第1检查部410和第2检查部420。
这时，由第2板12保护第1和第2检查部410、420。因而，能可靠地防止检查用端子41、42损伤和劣化。
而且，由于在第2板12不形成切口部，第2板12中能充分确保安装电子部件的区域和形成布线图案的区域。
(8)实施方式8
实施方式8的模块板与实施方式5的模块板104(图10)的差异为以下方面。
图13是示出实施方式8的模块板107的外观立体图。
如图13所示，本实施方式的模块板107中，在第1组合片21和第2板12的中央部，形成矩形的开口部450，以便露出第1板11的上表面的规定区域。而且，在开口部450内露出的第1板11的上表面的区域，将多个检查用端子45配置成矩阵状。与上述实施方式相同，也将检测用端子45连接到各电子部件。
本实施方式中，在第1板11上设置检查用端子45设置在第1板11上，因此不必在第1组合片21和第2板12形成电连接各电子部件和检查用端子45用的通道。因而，能减小模块板107的制造成本。
而且，由于在第1板11上设置检查用端子45，能充分缩短LSI32和存储器33、34与检查用端子41、42之间的布线长度。因而，能充分减小LSI32和存储器33、34与检查用端子41、42之间的电感分量和电容分量。结果，能可靠地防止输入到LSI32和存储器33、34的检查信号的波形失真。
检查用端子45的周围被第1组合片21和第2板12包围。这时，由第1组合片21和第2板12保护检查用端子45，所以能防止检查用端子损伤和劣化。
(9)其它实施方式
上述实施方式中，说明了在第1板11上电连接LSI32和存储器33、34的情况，但也可电气上独立地分别安装第1板11上安装的多个电子部件。
图14是示出一例在第1板11上电气上独立于其它电子部件地安装LSI31的情况下的LSI32与检查用端子41、42的关系的图。
图14中，由多个布线图案118分别将LSI32的多个端子与多个焊球43电连接。因而，将LSI32与外部电路板电连接。图3中未示出，但上述实施方式1中也与图14同样地将LSI32与焊球43电连接。
还利用多个布线图案119分别将LSI32的多个端子与多个检查用端子41、42电连接。所以，与上述实施方式相同，也能通过使用检查用端子41、42，进行LSI32的内部电路检查和信号检查。
图15是示出一例在第1板11上电连接并安装LSI32和存储器33时的LSI32和存储器33与检查用端子41、42的关系的图。
图15中，与图14相同，也将LSI32电连接到焊球43。而且，由多个布线图案120分别将LSI32的多个端子与存储器33的多个端子电连接。因而，将LSI32和存储器33电连接。
在各布线图案120上分别形成检查用端子41或检查用端子42。因此，与上述实施方式相同，也能通过使用检查用端子41、42，进行LSI32和存储器33的内部电路检查和信号检查。本例中，能充分缩短LSI32和存储器33与检查用端子41、42之间的布线长度。因而，能可靠地防止输入到LSI32和存储器33的检查信号产生波形失真。
图16是示出另一例在第1板11上电连接并安装LSI32和存储器33时的LSI32和存储器33与检查用端子41、42的关系的图。
图16的例子与图15的例子的差异为以下方面。
图16中，由布线图案121将各检查用端子41、42电连接到各布线图案120。这样，布线图案121是从布线图案120分支的短截布线图案。这时，与图15相同，也能通过使用检查用端子41、42，进行LSI32和存储器33的内部电路检查和信号检查。本例中，利用布线图案121引出LSI32和存储器33的输出信号。因此，那样任意路径形成布线图案120，不影响检查用端子41、42的位置。因此，布线的自由度提高。
第1～第3板11～13上安装的电子部件的数量不限于上述实施方式说明的数量，可将更多的电子部件分别安装在第1～第3板11～13上，也可将1个或2个电子部件分别安装在第1～第3板11～13上。
上述实施方式中，说明了层叠2个或3个电路板的情况，但也可层叠大于等于4个电路板。这时，与上述实施方式相同地在各电路板上配置电子部件并配置成在上方露出检查用端子41、42或检查用端子45即可。因而，将模块板装在外部电路板的状态下，能进行各电子部件的内部电路检查和信号检查。上述实施方式中，将各电子部件装在各电路板的上表面，但也可在各电路板的下表面或双面安装电子部件。
上述实施方式中，将检查用端子41、42设置在同一电路板上，但也可将检查用端子41、42设置在不同的电路板上。例如，在第1板11上设置检查用端子41，在第2板12上设置检查用端子42。
上述实施方式中，说明了BGA(Ball Grid Array：球栅阵)型的模块板，但也可设置连接器端子，将模块板与外部电路板电连接，以代替焊球43。
上文中，说明了设置矩形切口部430、440和矩形开口部450的情况，但切口部430、440和开口部450的形状不限于上述例子。例如，可为圆形、椭圆形或多边形等其它形状。而且，可形成大于等于3个切口部或开口部。
形成切口部430、440或开口部450的位置也不限于上述例子，例如也可形成在模块板的侧面的中央部，还可形成在模块板的四角。
上文中，说明了设置矩形检查部410、420的情况，但检查部410、420的形状不限于上述例子。例如，也可为圆形、椭圆形或多边形等其它形状。而且，能形成大于等于3个检查部410、420。
形成检查部410、420的位置不限于上述例子，例如也可形成在模块板的侧面的中央部，还可形成在模块板的四角。
(10)权利要求书各组成要素与实施方式的各部的对应
下面，说明权利要求书各组成要素与实施方式的各部的对应的例子，但本发明不限于下面阐述的例子。
上述实施方式中，焊球43相当于第1端子和外部端子，检查用端子41、检查用端子42和检查用端子45相当于第2端子，模塑部61相当于密封层，第1和第2组合片21、22相当于绝缘层，LSI32相当于第1电子部件，存储器33、34相当于第2电子部件，布线图案111相当于第1布线部，布线图案112～114相当于第2布线部，通道411、412、421～423相当于贯通电路板的导体。
工业上的实用性
本发明能用于各种电设备或电子设备等。

Claims (17)

1.一种模块板，其特征在于，包含
往上下方向层叠并各自具有布线图案的多块电路板；
安装在所述多块电路板中至少1块电路板上，并与所述布线图案电连接的1个或多个电子部件；
设置在所述多块电路板中最下部的电路板的下表面，并与所述布线图案电连接的第1端子；
设置在所述多块电路板中最上部的电路板的上表面的部分区域，并与所述布线图案电连接的第2端子；以及
形成在所述最上部电路板的上表面的除所述部分区域以外的区域上的接地导体层，
分别设置多个所述第1和第2端子，并且所述多个第2端子之间的间距小于所述多个第1端子之间的间距，
所述部分区域被配置在沿着所述最上部的电路板的至少一边的区域。
2.如权利要求1中所述的模块板，其特征在于，
将所述第2端子通过贯通所述最上部的电路板的导体，电连接到所述布线图案。
3.如权利要求1中所述的模块板，其特征在于，
所述1个或多个电子部件包含第1和第2电子部件，
由形成在所述多块电路板中至少1块电路板上的布线图案，将所述第1和第2电子部件相互电连接，并且
将所述第2端子电连接到电连接该第1和第2电子部件的布线图案。
4.一种模块板，其特征在于，包含
往上下方向层叠并各自具有布线图案的多块电路板；
安装在所述多块电路板中至少1块电路板上，并与所述布线图案电连接的1个或多个电子部件；
设置在所述多块电路板中最下部的电路板的下表面，并与所述布线图案电连接的第1端子；以及
设置在所述多块电路板中除最上部的电路板以外的任一块电路板的上表面的部分区域，并与所述布线图案电连接的第2端子，并且
在所述部分区域的上方形成空间。
5.如权利要求4中所述的模块板，其特征在于，
位于所述任一电路板的上方的其它1块或多块电路板具有切口部或开口部，以便所述第2端子露出。
6.如权利要求4中所述的模块板，其特征在于，
还包含设置在所述多块电路板中至少2块电路板之间的绝缘层，
将所述第2端子形成在所述绝缘层下方的电路板的上表面的部分区域，并且所述绝缘层具有切口部或开口部，以便所述第2端子露出。
7.如权利要求4中所述的模块板，其特征在于，
分别设置多个所述第1和第2端子，并且所述多个第2端子之间的间距小于所述多个第1端子之间的间距。
8.如权利要求4中所述的模块板，其特征在于，
将所述第2端子配置在所述任一电路板的中央部。
9.如权利要求4中所述的模块板，其特征在于，
所述1个或多个电子部件包含第1和第2电子部件，
由形成在所述多块电路板中至少1块电路板上的布线图案，将所述第1和第2电子部件相互电连接，并且
将所述第2端子电连接到电连接该第1和第2电子部件的布线图案。
10.如权利要求4中所述的模块板，其特征在于，
所述第2端子包含检查任一电子部件用的多个检查用端子。
11.一种模块板，其特征在于，包含
往上下方向层叠并各自具有布线图案的多块电路板；
安装在所述多块电路板中至少1块电路板上，并与所述布线图案电连接的1个或多个电子部件；
设置在所述多块电路板中最下部的电路板的下表面，并与所述布线图案电连接的第1端子；以及
设置成露出在所述多块电路板中的任一块电路板的上表面，并与所述布线图案电连接的第2端子，并且
将所述第2端子配置在沿所述任一电路板的至少1边的区域。
12.如权利要求11中所述的模块板，其特征在于，
分别设置多个所述第1和第2端子，并且所述多个第2端子之间的间距小于所述多个第1端子之间的间距。
13.如权利要求11中所述的模块板，其特征在于，
所述1个或多个电子部件包含第1和第2电子部件，
由形成在所述多块电路板中至少1块电路板上的布线图案，将所述第1和第2电子部件相互电连接，并且
将所述第2端子电连接到电连接该第1和第2电子部件的布线图案。
14.如权利要求11中所述的模块板，其特征在于，
所述第2端子包含检查任一电子部件用的多个检查用端子。
15.一种模块板，包含
往上下方向层叠并各自具有布线图案的多块电路板；
安装在所述多块电路板中至少1块电路板上，并与所述布线图案电连接的1个或多个电子部件；
设置在所述多块电路板中最下部的电路板的下表面，并与所述布线图案电连接的第1端子；以及
设置在所述多块电路板中任一块电路板上，并与所述布线图案电连接的多个第2端子，
所述多个电子部件和所述布线图案构成完成规定功能的电路，
所述第1端子包含连接所述电路的多个外部端子，
所述多个电子部件包含第1电子部件和多个第2电子部件，
所述布线图案包含连接所述第1电子部件的第1布线部和从所述第1布线部分支并分别连接所述多个第2电子部件的多个第2布线部，
将所述多个第2端子连接到所述多个第2布线部，并且
所述多个第2布线部的长度相等。
16.如权利要求15中所述的模块板，其特征在于，
将所述多个第2端子设置成露出在所述任一电路板的上表面。
17.如权利要求15中所述的模块板，其特征在于，
所述第2端子包含检查所述电路或任一电子部件用的多个检查用端子。
CN2006800084513A 2005-03-17 2006-03-15 模块板 Expired - Fee Related CN101142678B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP076806/2005 2005-03-17
JP2005076806 2005-03-17
PCT/JP2006/305125 WO2006098364A1 (ja) 2005-03-17 2006-03-15 モジュール基板

Publications (2)

Publication Number Publication Date
CN101142678A CN101142678A (zh) 2008-03-12
CN101142678B true CN101142678B (zh) 2010-05-19

Family

ID=36991706

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800084513A Expired - Fee Related CN101142678B (zh) 2005-03-17 2006-03-15 模块板

Country Status (6)

Country Link
US (2) US8077478B2 (zh)
EP (1) EP1863087A4 (zh)
JP (2) JP4934022B2 (zh)
KR (1) KR101204224B1 (zh)
CN (1) CN101142678B (zh)
WO (1) WO2006098364A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4919689B2 (ja) * 2005-04-19 2012-04-18 パナソニック株式会社 モジュール基板
US7772683B2 (en) * 2006-12-09 2010-08-10 Stats Chippac Ltd. Stacked integrated circuit package-in-package system
JP5137179B2 (ja) * 2007-03-30 2013-02-06 ルネサスエレクトロニクス株式会社 半導体装置
JP2009174910A (ja) * 2008-01-22 2009-08-06 Olympus Corp 積層実装構造体
KR101084788B1 (ko) * 2009-08-25 2011-11-21 삼성에스디아이 주식회사 이차전지
KR101097247B1 (ko) * 2009-10-26 2011-12-21 삼성에스디아이 주식회사 전자 회로 모듈 및 그 제조 방법
WO2013153742A1 (ja) * 2012-04-11 2013-10-17 パナソニック株式会社 半導体装置
JP2013167646A (ja) * 2013-05-22 2013-08-29 Olympus Corp 積層実装構造体
USD760230S1 (en) 2014-09-16 2016-06-28 Daishinku Corporation Piezoelectric vibration device
US11171126B2 (en) * 2015-09-04 2021-11-09 Octavo Systems Llc Configurable substrate and systems
KR102565698B1 (ko) * 2016-12-01 2023-08-10 삼성디스플레이 주식회사 표시 장치

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US191715A (en) * 1877-06-05 Improvement in fire-fronts
US1488829A (en) * 1923-04-18 1924-04-01 Jessup & Mnoore Paper Co Process of making cooking liquors
JPS63265451A (ja) 1987-04-22 1988-11-01 Mitsubishi Electric Corp 半導体装置
US5200362A (en) 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
JP3366062B2 (ja) 1992-07-02 2003-01-14 モトローラ・インコーポレイテッド オーバモールド形半導体装置及びその製造方法
JPH0878572A (ja) * 1994-08-31 1996-03-22 Hitachi Ltd 半導体パッケージおよび、それの製造方法および、それを実装した回路ボードと電子機器
US5579207A (en) * 1994-10-20 1996-11-26 Hughes Electronics Three-dimensional integrated circuit stacking
TW373308B (en) * 1995-02-24 1999-11-01 Agere Systems Inc Thin packaging of multi-chip modules with enhanced thermal/power management
US5661647A (en) * 1995-06-07 1997-08-26 Hughes Electronics Low temperature co-fired ceramic UHF/VHF power converters
JP2907127B2 (ja) 1996-06-25 1999-06-21 日本電気株式会社 マルチチップモジュール
FI962816A (fi) * 1996-07-11 1998-01-12 Nokia Mobile Phones Ltd Mikropiirimodulien kotelorakenne
US5748452A (en) * 1996-07-23 1998-05-05 International Business Machines Corporation Multi-electronic device package
US5754410A (en) 1996-09-11 1998-05-19 International Business Machines Corporation Multi-chip module with accessible test pads
JPH10189815A (ja) 1996-12-26 1998-07-21 Kyocera Corp 半導体素子搭載基板の実装構造
US6064116A (en) * 1997-06-06 2000-05-16 Micron Technology, Inc. Device for electrically or thermally coupling to the backsides of integrated circuit dice in chip-on-board applications
JP3109477B2 (ja) * 1998-05-26 2000-11-13 日本電気株式会社 マルチチップモジュール
JP3119247B2 (ja) 1998-08-20 2000-12-18 日本電気株式会社 Ｉｃパッケージ
US6890798B2 (en) * 1999-06-08 2005-05-10 Intel Corporation Stacked chip packaging
JP2001111232A (ja) 1999-10-06 2001-04-20 Sony Corp 電子部品実装多層基板及びその製造方法
JP3681155B2 (ja) * 1999-12-22 2005-08-10 新光電気工業株式会社 電子部品の実装構造、電子部品装置、電子部品の実装方法及び電子部品装置の製造方法
US6989600B2 (en) 2000-04-20 2006-01-24 Renesas Technology Corporation Integrated circuit device having reduced substrate size and a method for manufacturing the same
US6480395B1 (en) * 2000-05-25 2002-11-12 Hewlett-Packard Company Device and method for interstitial components in a printed circuit board
JP3722209B2 (ja) * 2000-09-05 2005-11-30 セイコーエプソン株式会社 半導体装置
JP2003086733A (ja) * 2001-09-11 2003-03-20 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法およびそれを用いた電子機器
JP3662219B2 (ja) * 2001-12-27 2005-06-22 三菱電機株式会社 積層高周波モジュール
JP2003243797A (ja) * 2002-02-19 2003-08-29 Matsushita Electric Ind Co Ltd モジュール部品
JP2003249763A (ja) 2002-02-25 2003-09-05 Fujitsu Ltd 多層配線基板及びその製造方法
US7485489B2 (en) * 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
JP2005026573A (ja) 2003-07-04 2005-01-27 Murata Mfg Co Ltd 部品内蔵モジュールの製造方法
US7309838B2 (en) * 2004-07-15 2007-12-18 Oki Electric Industry Co., Ltd. Multi-layered circuit board assembly with improved thermal dissipation
US7543376B2 (en) 2004-10-20 2009-06-09 Panasonic Corporation Manufacturing method of flexible printed wiring board
JP4291279B2 (ja) 2005-01-26 2009-07-08 パナソニック株式会社 可撓性多層回路基板
US7354800B2 (en) * 2005-04-29 2008-04-08 Stats Chippac Ltd. Method of fabricating a stacked integrated circuit package system
JP2008085310A (ja) * 2006-08-28 2008-04-10 Clover Denshi Kogyo Kk 多層プリント配線基板

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP特开2000-68440A 2000.03.03
JP特开2003-86733A 2003.03.20
同上.

Also Published As

Publication number Publication date
US8077478B2 (en) 2011-12-13
WO2006098364A1 (ja) 2006-09-21
JP5371932B2 (ja) 2013-12-18
US8675369B2 (en) 2014-03-18
CN101142678A (zh) 2008-03-12
EP1863087A4 (en) 2010-12-22
JPWO2006098364A1 (ja) 2008-08-28
JP2011061234A (ja) 2011-03-24
JP4934022B2 (ja) 2012-05-16
KR101204224B1 (ko) 2012-11-26
US20080205016A1 (en) 2008-08-28
US20120063110A1 (en) 2012-03-15
KR20070112477A (ko) 2007-11-26
EP1863087A1 (en) 2007-12-05

Similar Documents

Publication Publication Date Title
CN101142678B (zh) 模块板
US7514774B2 (en) Stacked multi-chip package with EMI shielding
CN102867821B (zh) 半导体器件
EP0872888A2 (en) Ball grid array module
US20080290491A1 (en) Semiconductor package and stacked layer type semiconductor package
KR20090025593A (ko) 반도체 패키지가 삽입된 인쇄회로기판
CN101517845B (zh) 插座、模块基板及使用其的检查系统
US8310062B2 (en) Stacked semiconductor package
KR101251916B1 (ko) 반도체 집적회로
US6396710B1 (en) High density interconnect module
US7190059B2 (en) Electronic component with a stack of semiconductor chips and a method for producing the electronic component
CN201490179U (zh) 电路板结构
US20070029663A1 (en) Multilayered circuit substrate and semiconductor package structure using the same
CN112151506A (zh) 电子封装结构及其晶片
CN220796740U (zh) 芯片测试结构
KR20110030090A (ko) 반도체 패키지 및 그 제조방법
KR102400616B1 (ko) 인터페이스 보드
KR100826982B1 (ko) 메모리 모듈
CN112309875A (zh) 一种芯片封装方法
KR20050013774A (ko) 비지에이 패키지 제조 방법
KR20090080699A (ko) 메모리 모듈

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100519

CF01 Termination of patent right due to non-payment of annual fee