JP3681155B2 - 電子部品の実装構造、電子部品装置、電子部品の実装方法及び電子部品装置の製造方法 - Google Patents

電子部品の実装構造、電子部品装置、電子部品の実装方法及び電子部品装置の製造方法 Download PDF

Info

Publication number
JP3681155B2
JP3681155B2 JP36477699A JP36477699A JP3681155B2 JP 3681155 B2 JP3681155 B2 JP 3681155B2 JP 36477699 A JP36477699 A JP 36477699A JP 36477699 A JP36477699 A JP 36477699A JP 3681155 B2 JP3681155 B2 JP 3681155B2
Authority
JP
Japan
Prior art keywords
wiring board
electronic component
wiring
unit
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP36477699A
Other languages
English (en)
Other versions
JP2001185674A (ja
Inventor
茂次 村松
拓也 風間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP36477699A priority Critical patent/JP3681155B2/ja
Priority to EP00127298A priority patent/EP1111676A3/en
Priority to US09/741,481 priority patent/US6628527B2/en
Publication of JP2001185674A publication Critical patent/JP2001185674A/ja
Application granted granted Critical
Publication of JP3681155B2 publication Critical patent/JP3681155B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y10T29/49135—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting and shaping, e.g., cutting or bending, etc.

Description

【０００１】
【発明の属する技術分野】
本発明は、リードレスタイプの半導体チップ等の電子部品が実装基板に２段以上に重ね合わせて実装されてなる電子部品の実装構造及び電子部品装置と、その電子部品の実装構造を形成するための電子部品の実装方法と、その電子部品装置を形成するための電子部品装置の製造方法とに関する。
【０００２】
【従来の技術】
従来より、図１３に示したような、電子部品の実装構造あるいは電子部品装置が知られている。
この電子部品の実装構造あるいは電子部品装置では、実装基板８０上に、ＴＳＯＰ（スィン スモール アウトライン パッケージの略）タイプの複数の半導体チップ等の電子部品６０が、２段以上に重ね合わせられている。そして、その複数の半導体チップ等の電子部品６０に延設されたリード６４のそれぞれが、それに対応する実装基板８０の上面に設けられた導体パツド９２のそれぞれに共に重ね合わせられてはんだ付け等により電気的に接続されている。
【０００３】
【発明が解決しようとする課題】
ところで、近時は、半導体チップ等の電子部品の電気的特性を向上させる目的や、電子部品の実装面積を低減させる目的などから、半導体チップを実装基板の導体パツドにフリップチップボンディング法により直接に電気的に接続して、その半導体チップを実装基板に表面実装するタイプのものや、ＣＳＰ（チップ サイズ パッケージの略）タイプの半導体装置を、実装基板の導体パツドに電気的に接続して、その半導体装置を実装基板に表面実装するタイプのものが出現し、多くの電子機器に採用されている。
【０００４】
この実装基板に表面実装するタイプの半導体チップや半導体装置等には、リードが延設されておらず、前記のようにして、そのリードレスタイプの複数の半導体チップや半導体装置等の電子部品を２段以上に重ね合わせて実装基板に実装することは、不可能である。
【０００５】
本発明は、このような課題に鑑みてなされたもので、上記のようなリードレスタイプの複数の電子部品を２段以上に重ね合わせて実装基板に実装するための電子部品の実装構造及び電子部品装置と、その電子部品の実装構造を形成するための電子部品の実装方法と、その電子部品装置を形成するための電子部品装置の製造方法とを提供することを目的としている。
【０００６】
【課題を解決するための手段】
上記の目的を達成するために、本発明の電子部品の実装構造は、絶縁基板の上面に接続端子と導体パッドとが設けられた配線回路が形成され、前記絶縁基板の下面に電子部品収容用の凹部が形成されると共に、その凹部周囲の絶縁基板の下面に接続端子が設けられて、その接続端子が、前記絶縁基板に設けられた導体スルーホール又は導体ビアを介して前記配線回路に設けられた接続端子に電気的に接続されてなる複数の単位配線基板が多列又は一列に並べて一体に形成され、かつ、前記凹部が、複数の単位配線基板が多列又は一列に並べられた方向に対して直交する方向に、絶縁基板の一方の側面から反対側の側面に至る通し溝状に形成されてなる配線基板の単位配線基板の上面の配線回路に設けられた導体パッドに電子部品が電気的に接続されて、その配線基板の単位配線基板に電子部品が実装されたものが、２段以上に重ね合せられて、その上下に重なり合う配線基板の接続端子同士が電気的に接続されると共に、その上方の配線基板の下面の通し溝状をした凹部にその下方の配線基板の単位配線基板に実装された電子部品が収容され、前記２段以上に重ね合わせられた配線基板の最下方の配線基板の下面の接続端子が、それに対応する実装基板の接続パッドに電気的に接続されると共に、前記最下方の配線基板の下面の通し溝状をした凹部に、前記実装基板に実装された電子部品が収容されてなることを特徴としている。
【０００７】
また、本発明の電子部品装置は、本発明の電子部品の実装構造において、前記実装基板に代えて、上面に電子部品接続用の導体パッドと前記配線基板の下面に設けられた接続端子接続用の接続パッドとが備えられると共に、下面に前記上面の接続パッドに電気的に接続された外部電子回路接続用の接続パッドが備えられた複数の単位インターポーザーが多列又は一列に並べて一体に形成されてなるインターポーザーが用いられたことを特徴としている。
【０００８】
本発明の電子部品の実装構造あるいは本発明の電子部品装置においては、リードレスタイプの半導体チップ等の電子部品を、配線基板を介して、実装基板又はインターポーザーに３段以上に重ね合わせて実装できる。
【０００９】
また、その最上方の配線基板に実装された電子部品を除く他の電子部品を、配線基板の下面の凹部に収容して、その電子部品を、配線基板の絶縁基板により、外力が加わらないように覆って保護できる。
【００１０】
また、本発明の電子部品装置にあっては、そのインターポーザーの下面に備えられた接続パッドを、それに対応する実装基板に設けられた接続パッド等に電気的に接続して、その電子部品装置を実装基板等に実装できる。
【００１１】
本発明の電子部品の実装構造及び電子部品装置に用いられる配線基板においては、前記電子部品収容用の凹部が、前記複数の単位配線基板が多列又は一列に並べられた方向に対して直交する方向に、前記絶縁基板の一方の側面から反対側の側面に至る通し溝状に形成されてなることを特徴としている。
【００１２】
そのために、その凹部に収容された半導体チップ等の電子部品が発する熱を、上記の通し溝状をした凹部を通して、絶縁基板外部の大気中等に効率良く放散させることができる。
また、その周囲が絶縁基板で囲まれた窪み状の凹部に比べて、その通し溝状をした凹部を、絶縁基板の下面にルーター等を用いて手数を掛けずに容易かつ迅速に形成できる。
【００１３】
また、本発明の電子部品の実装方法は、次の工程を含むことを特徴としている。
ａ．絶縁基板の上面に接続端子と導体パッドとが設けられた配線回路が形成され、前記絶縁基板の下面に電子部品収容用の凹部が形成されると共に、その凹部周囲の絶縁基板の下面に接続端子が設けられて、その接続端子が、前記絶縁基板に設けられた導体スルーホール又は導体ビアを介して前記配線回路に設けられた接続端子に電気的に接続されてなる複数の単位配線基板が多列又は一列に並べて一体に形成され、かつ、前記凹部が、複数の単位配線基板が多列又は一列に並べられた方向に対して直交する方向に、絶縁基板の一方の側面から反対側の側面に至る通し溝状に形成されてなる配線基板の単位配線基板の上面の配線回路に設けられた導体パッドに電子部品を電気的に接続して、その配線基板の単位配線基板に電子部品を実装したものを、２つ以上形成する工程。
ｂ．前記電子部品が実装された配線基板を、２段以上に重ね合わせて、その上下に重なり合う配線基板の接続端子同士を電気的に接続すると共に、その上方の配線基板の下面の通し溝状をした凹部に、その下方の配線基板の単位配線基板に実装された電子部品を収容する工程。
ｃ．前記２段以上に重ね合わせられた配線基板の所定の単位配線基板の間を上下に切断して、電子部品が実装された所定数の単位配線基板を持つ配線基板が２段以上に重ね合わせられたものを形成する工程。
ｄ．前記２段以上に重ね合わせられた所定数の単位配線基板を持つ配線基板の最下方の配線基板の下面に設けられた接続端子を、それに対応する実装基板の接続パッドに電気的に接続すると共に、前記最下方の配線基板の下面の通し溝状をした凹部に実装基板に実装された電子部品を収容する工程。
【００１４】
この電子部品の実装方法においては、所定数の単位配線基板を持つ配線基板を介して、複数の電子部品が実装基板に３段以上に重ねて合わせて横に並べる等して実装されてなる、本発明の電子部品の実装構造を手数を掛けずに容易に形成できる。
【００１５】
また、本発明の電子部品装置の製造方法は、次の工程を含むことを特徴としている。
ａ．絶縁基板の上面に接続端子と導体パッドとが設けられた配線回路が形成され、前記絶縁基板の下面に電子部品収容用の凹部が形成されると共に、その凹部周囲の絶縁基板の下面に接続端子が設けられて、その接続端子が、前記絶縁基板に設けられた導体スルーホール又は導体ビアを介して前記配線回路に設けられた接続端子に電気的に接続されてなる複数の単位配線基板が多列又は一列に並べて一体に形成され、かつ、前記凹部が、複数の単位配線基板が多列又は一列に並べられた方向に対して直交する方向に、絶縁基板の一方の側面から反対側の側面に至る通し溝状に形成されてなる配線基板の単位配線基板の上面の配線回路に設けられた導体パッドに電子部品を電気的に接続して、その配線基板の単位配線基板に電子部品を実装したものを、２つ以上形成する工程。
ｂ．前記電子部品が実装された配線基板を、２段以上に重ね合わせて、その上下に重なり合う配線基板の接続端子同士を電気的に接続すると共に、その上方の配線基板の下面の通し溝状をした凹部に、その下方の配線基板の単位配線基板に実装された電子部品を収容する工程。
ｃ．前記２段以上に重ね合わせられた配線基板の最下方の配線基板の下面に設けられた接続端子を、前記インターポーザーの上面の接続パッドに電気的に接続すると共に、前記最下方の配線基板の下面の通し溝状をした凹部に、前記インターポーザーの単位インターポーザーの上面の導体パッドに電気的に接続されて、そのインターポーザーの単位インターポーザーに実装された電子部品を収容する工程。
ｄ．前記２段以上に重ね合わせられた配線基板の所定の単位配線基板の間及びその下方のインターポーザーの所定の単位インターポーザーの間を上下に切断する工程。
【００１６】
この電子部品装置の製造方法においては、所定数の単位配線基板を持つ配線基板を介して、複数の電子部品がインターポーザーに３段以上に重ねて合わせて横に並べる等して実装されてなる、本発明の電子部品装置を手数を掛けずに容易に形成できる。
【００１７】
【発明の実施の形態】
図１は本発明の電子部品の実装構造及び電子部品装置に用いられる単位配線基板の好適な実施の形態を示し、図１はその正面断面図である。以下に、この単位配線基板を説明する。
【００１８】
図の単位配線基板は、両面銅貼積層板を用いて形成されている。
具体的には、両面銅貼積層板からなる絶縁基板１０の上面に貼着された銅箔２０がパターニング処理されて、その絶縁基板１０の上面に接続端子３４と導体パツド３２とが設けられた配線回路３０が形成されている。
それと共に、両面銅貼積層板からなる絶縁基板１０の下面に貼着された銅箔２０がパターニング処理されて、その絶縁基板１０の下面に接続端子３４が形成されている。
接続端子３４より内側の絶縁基板１０部分の下面には、一つ又は二つ以上のリードレスタイプの半導体チップ等の電子部品収容用の凹部５０が、ルーター等を用いて座ぐり形成されている。
凹部５０より外側の絶縁基板１０部分には、絶縁基板１０の上面に形成された配線回路３０に設けられた接続端子３４と絶縁基板１０の下面の接続端子３４とを電気的に接続する導体スルーホール又は導体ビア（図では導体ビア）７０が形成されている。
【００１９】
図１に示した単位配線基板は、以上のように構成されている。
【００２０】
図２は本発明の電子部品及び実装構造と電子部品装置に用いられる配線基板の好適な実施の形態を示し、図２はその正面断面図である。以下に、この配線基板を説明する。
【００２１】
図の配線基板は、大型の両面銅貼積層板を用いて、図１に示した複数の単位配線基板１００が、多列又は一列に連続して横に一体に並べて形成されている。
【００２２】
その他は、図１に示した単位配線基板と同様に構成されている。
【００２３】
図１に示した単位配線基板においては、その電子部品収容用の凹部５０を、絶縁基板１０の一方の側面から反対側の側面に至る通し溝とすることを好適としている。
【００２４】
図２に示した配線基板においては、その電子部品収容用の凹部５０を、絶縁基板１０の一方の側面から反対側の側面に至る通し溝であって、複数の単位配線基板１００が多列又は一列に並べられた方向に対して直交する方向に形成された通し溝とすることを好適としている。
【００２５】
この単位配線基板又は配線基板にあっては、その凹部５０に収容された半導体チップ等の電子部品が発する熱を、上記の通し溝を通して、絶縁基板１０外部の大気中等に効率良く放散させることができる。
また、その通し溝からなる凹部５０を、絶縁基板１０の下面にルーター等を用いて手数を掛けずに容易かつ迅速に形成できる。
【００２６】
図３又は図４は本発明の第１の電子部品の実装構造の好適な実施の形態を示し、図３又は図４はその正面断面図である。以下に、この第１の電子部品の実装構造を説明する。
【００２７】
図３に示した第１の電子部品の実装構造では、図１に示した単位配線基板１００の上面の配線回路３０に設けられた導体パッド３２に、半導体チップ等の電子部品６０が電気的に接続されている。そして、その電子部品６０が単位配線基板１００に実装されている。
それに対して、図４に示した電子部品の実装構造では、図２に示した配線基板１１０の上面の配線回路３０に設けられた導体パッド３２に、半導体チップ等の電子部品６０が電気的に接続されている。そして、その電子部品６０が配線基板１１０に実装されている。
【００２８】
単位配線基板１００又は配線基板１１０の下面に設けられた接続端子３４は、それに対応する実装基板８０の上面に設けられた接続パッド９４にはんだ付け等により電気的に接続されている。そして、単位配線基板１００又は配線基板１１０の上面に形成された配線回路３０が、絶縁基板１０に形成された導体スルーホール又は導体ビア７０を介して、実装基板８０の配線回路９０に電気的に接続されている。
【００２９】
単位配線基板１００又は配線基板１１０の下面の凹部５０には、実装基板８０に実装された１つ以上の半導体チップ等の電子部品６０が収容されている。
【００３０】
そして、図３に示した電子部品の実装構造では、複数の電子部品６０が、単位配線基板１００を介して、実装基板８０に２段に重ね合わせて実装されている。
それに対して、図４に示した電子部品の実装構造では、複数の電子部品６０が、配線基板１１０を介して、実装基板８０に２段に重ね合わせて横に並べて実装されている。
【００３１】
図３又は図４に示した第１電子部品の実装構造は、以上のように構成されている。
【００３２】
図５又は図６は本発明の第２の電子部品の実装構造の好適な実施の形態を示し、図５又図６はその正面断面図である。以下に、この第２の電子部品の実装構造を説明する。
【００３３】
図５に示した第２の電子部品の実装構造では、図１に示した単位配線基板１００の上面の配線回路３０に設けられた導体パッド３２に半導体チップ等の電子部品６０が電気的に接続されて、その電子部品６０が単位配線基板１００に実装されたものが、２段以上（図では２段）に重ね合わせられている。そして、その上下に重なり合う単位配線基板１００の接続端子３４同士が、はんだ付け等により電気的に接続されている。
それに対して、図６に示した第２の電子部品の実装構造では、図２に示した配線基板１１０の上面の配線回路３０に設けられた導体パッド３２に半導体チップ等の電子部品６０が電気的に接続されて、その電子部品６０が配線基板１１０に実装されたものが、２段以上（図では２段）に重ね合わせられている。そして、その上下に重なり合う配線基板１１０の接続端子３４同士が、はんだ付け等により電気的に接続されている。
【００３４】
上記の２段以上に重ね合わせられた単位配線基板１００又は配線基板１１０のうちの、最下方の単位配線基板１００又は配線基板１１０の下面の接続端子３４は、それに対応する実装基板８０の上面に設けられた接続パッド９４にはんだ付け等により電気的に接続されている。
【００３５】
上記の２段以上に重ね合わせられた単位配線基板１００又は配線基板１１０のうちの、最下方の単位配線基板１００又は配線基板１１０の下面の凹部５０には、実装基板８０に実装された半導体チップ等の電子部品６０が収容されている。
【００３６】
そして、図５に示した電子部品の実装構造では、複数の電子部品６０が、２つ以上の単位配線基板１００を介して、実装基板８０に３段以上に重ね合わせて実装されている。
それに対して、図６に示した電子部品の実装構造では、複数の電子部品６０が、２つ以上の配線基板１１０を介して、実装基板８０に３段以上に重ね合わせて横に並べて実装されている。
【００３７】
図５又は図６に示した第２の電子部品の実装構造は、以上のように構成されている。
【００３８】
図７は本発明の第１の電子部品装置の好適な実施の形態を示し、図７はその使用状態を示す正面断面図である。以下に、この第１の電子部品装置を説明する。
【００３９】
この第１の電子部品装置では、図３又は図４（図では図３）に示した第１の電子部品の実装構造において、実装基板８０に代えて、上面に電子部品６０接続用の導体パッド１２２と単位配線基板１００又は配線基板１１０(図では単位配線基板)の下面の接続端子３４接続用の接続パッド１２４とが備えられると共に、下面に上面の接続パッド１２４に導体ビア等を介して電気的に接続された外部電子回路接続用の接続パッド１２４が備えられた単位インターポーザー１２６又はインターポーザー１２０（図では単位インターポーザー）が用いられている。
ここで、単位インターポーザーとは、絶縁基板の上下面に導体パッドや接続パッドがそれぞれ設けられて、その絶縁基板の上下面の導体パッドや接続端子が、絶縁基板に形成された導体スルーホール又は導体ビアにより互いに電気的に接続されてなる単純な構造の単位配線基板をいう。
また、インターポーザーとは、上記の複数の単位インターポーザーが多列又は一列に並べて一体に形成されてなる配線基板をいう。
【００４０】
その他は、図３又は図４に示した第１の電子部品の実装構造と同様に構成されている。
【００４１】
図８は本発明の第２の電子部品装置の好適な実施の形態を示し、図８はその使用状態を示す正面断面図である。以下に、この第２の電子部品装置を説明する。
【００４２】
この第２の電子部品装置では、図５又は図６（図では図６）に示した第２の電子部品の実装構造において、実装基板８０に代えて、上面に電子部品６０接続用の導体パッド１２２と単位配線基板１００又は配線基板１１０（図では配線基板）の下面の接続端子３４接続用の接続パッド１２４とが備えられると共に、下面に上面の接続パッド１２４に電気的に接続された外部電子回路接続用の接続パッド１２４が備えられた単位インターポーザー１２６又はインターポーザー１２０（図ではインターポーザー）が用いられている。
単位インターポーザー又はインターポーザーとは、前述と同様なものである。
【００４３】
その他は、図５又は図６に示した第２の電子部品の実装構造と同様に構成されている。
【００４４】
この第１又は第２の電子部品の実装構造あるいは第１又は第２の電子部品装置においては、リードレスタイプの半導体チップ等の複数の電子部品６０を、単位配線基板１００又は配線基板１１０を介して、実装基板８０、単位インターポーザー１２６又はインターポーザー１２０に２段に重ね合わせて実装したり、あるいはリードレスタイプの半導体チップ等の複数の電子部品６０を、単位配線基板１００又は配線基板１１０を介して、実装基板８０、単位インターポーザー１２６又はインターポーザー１２０に３段以上に重ね合わせて実装したりできる。
【００４５】
また、その最上方の単位配線基板１００あるいは最上方の配線基板１１０に実装された電子部品６０を除く他の電子部品６０を、単位配線基板１００又は配線基板１１０の下面の凹部５０に収容して、その電子部品６０を、単位配線基板１００又は配線基板１１０の絶縁基板１０により、外力が加わわらないように覆って保護できる。
【００４６】
また、第１又は第２の電子部品装置にあっては、図７又は図８に示したように、その単位インターポーザー１２６又はインターポーザー１２０の下面に備えられた接続パッド１２４を、それに対応する実装基板８０に設けられた接続パッド９４等に電気的に接続して、その第１又は第２の電子部品装置を実装基板８０等に実装できる。
【００４７】
次に、本発明の第１の電子部品の実装方法の好適な実施の形態を説明する。
【００４８】
この第１の電子部品の実装方法においては、図９に示したように、図２に示した配線基板１１０の各単位配線基板１００の上面の配線回路３０に設けられた導体パッド３２に、リードレスタイプの半導体チップ等の複数の電子部品６０のそれぞれを電気的に接続している。そして、その複数の電子部品６０を、配線基板１１０に並べて実装している。
そして、本発明の第１の電子部品の実装方法のａ工程を行っている。
【００４９】
次いで、同じ図９に一点鎖線で示したように、その複数の電子部品６０が並べて実装された配線基板１１０の所定の単位配線基板１００の間を、スライサー等を用いて切断している。そして、電子部品６０が実装された所定数の単位配線基板１００を持つ配線基板１１０を形成している。
そして、本発明の第１の電子部品の実装方法のｂ工程を行っている。
【００５０】
その後、図４に示したように、その電子部品６０が実装された所定数の単位配線基板１００を持つ配線基板１１０の下面に設けられた接続端子３４を、それに対応する実装基板８０の上面の接続パッド９４にはんだ付け等により電気的に接続している。
それと共に、その配線基板１１０の下面に並ぶ各凹部５０に、実装基板８０に並べて実装された複数の電子部品６０のそれぞれを収容している。
そして、本発明の第１の電子部品の実装方法のｃ工程を行っている。
そして、図４に示したような、複数の電子部品６０が実装基板８０に２段に重ね合わせて横に並べて実装されてなる、第１の電子部品の実装構造を得ている。
【００５１】
この第１の電子部品の実装方法は、以上の工程からなる。
この第１の電子部品の実装方法においては、所定数の単位配線基板１００を持つ配線基板１１０を介して、複数の電子部品６０が実装基板８０に２段に重ね合わせて横に並べる等して実装されてなる、本発明の第１の電子部品の実装構造を手数を掛けずに容易に形成できる。
【００５２】
次に、本発明の第２の電子部品の実装方法の好適な実施の形態を説明する。
【００５３】
この第２の電子部品の実装方法においては、図１０に示したように、図２に示した配線基板１１０の各単位配線基板１００の上面の配線回路３０に設けられた導体パッド３２に、リードレスタイプの半導体チップ等の複数の電子部品６０のそれぞれを電気的に接続して、その複数の電子部品６０を配線基板１１０に並べて実装したものを、２つ以上（図では２つ）形成している。
そして、本発明の第２の電子部品の実装方法のａ工程を行っている。
【００５４】
次いで、同じ図１０に示したように、その複数の電子部品６０が並べて実装された配線基板１１０を、２段以上（図では２段）に重ね合わせている。そして、その上下に重なり合う配線基板１１０の接続端子３４同士をはんだ付け等により電気的に接続している。それと共に、その上方の配線基板１１０の下面に並ぶ複数の各凹部５０に、その下方の配線基板１１０に並べて実装された複数の電子部品６０のそれぞれを収容している。
そして、本発明の第２の電子部品の実装方法のｂ工程を行っている。
【００５５】
次いで、同じ図１０に一点鎖線で示したように、その２段以上に重ね合わせられた複数の電子部品６０が並べて実装された配線基板１１０の、所定の単位配線基板１００の間を、スライサー等を用いて上下に連ねて切断している。そして、電子部品６０が実装された所定数の単位配線基板１００を持つ配線基板１１０が２段以上（図では２段）に重ね合わせられたものを形成している。
そして、本発明の第２の電子部品の実装方法のｃ工程を行っている。
【００５６】
その後、図６に示したように、その２段以上に重ね合わせられた電子部品６０が実装された所定数の単位配線基板１００を持つ配線基板１１０の、最下方の配線基板１１０の下面に設けられた接続端子３４を、それに対応する実装基板８０の上面の接続パッド９４にはんだ付け等により電気的に接続している。
それと共に、その最下方の配線基板１１０の下面に並ぶ各凹部５０に、実装基板８０に並べて実装された複数の電子部品６０のそれぞれを収容している。
そして、本発明の第２の電子部品の実装方法のｄ工程を行っている。
そして、図６に示したような、複数の電子部品６０が実装基板８０に３段以上に重ね合わせて横に並べて実装されてなる、本発明の第２の電子部品の実装構造を得ている。
【００５７】
この第２の電子部品の実装方法は、以上の工程からなる。
この第２の電子部品の実装方法においては、所定数の単位配線基板１００を持つ配線基板１１０を介して、複数の電子部品６０が実装基板８０に３段以上に重ね合わせて横に並べる等して実装されてなる、本発明の第２の電子部品の実装構造を手数を掛けずに容易に形成できる。
【００５８】
次に、本発明の第１の電子部品装置の製造方法の好適な実施の形態を説明する。
【００５９】
この第１の電子部品装置の製造方法においては、図１１に示したように、図２に示した配線基板１１０の各単位配線基板１００の上面の配線回路３０に設けられた導体パッド３２に、リードレスタイプの半導体チップ等の複数の電子部品６０のそれぞれを電気的に接続している。そして、その複数の電子部品６０を、配線基板１１０に並べて実装している。
そして、本発明の第１の電子部品装置の製造方法のａ工程を行っている。
【００６０】
次いで、同じ図１１に示したように、その電子部品６０が並べて実装された配線基板１１０の下面に設けられた接続端子３４を、それに対応するインターポーザー１２０の上面に設けられた接続パッド１２４にはんだ付け等により電気的に接続している。
それと共に、その配線基板１１０の下面に並ぶ各凹部５０に、インターポーザー１２０の上面の導体パツド１２２に接続されて、そのインターポーザー１２０に並べて実装された複数の電子部品６０のそれぞれを収容している。
そして、本発明の第１の電子部品装置の製造方法のｂ工程を行っている。
【００６１】
その後、同じ図１１に一点鎖線で示したように、その複数の電子部品６０が並べて実装された配線基板１１０の所定の単位配線基板１００の間及びその下方の単位インターポーザー１２６の間を、スライサー等を用いて上下に連ねて切断している。
そして、本発明の第１の電子部品装置の製造方法のｃ工程を行っている。
そして、図７に示したような、複数の電子部品６０が単位インターポーザー１２６又はインターポーザー１２０に２段に重ね合わせて実装されてなる、第１の電子部品装置を得ている。
【００６２】
この第１の電子部品装置の製造方法は、以上の工程からなる。
この第１の電子部品装置の製造方法においては、所定数の単位配線基板１００を持つ配線基板１１０を介して、複数の電子部品６０が単位インターポーザー１２６又はインターポーザー１２０に２段に重ねて合わせて横に並べる等して実装されてなる、本発明の第１の電子部品装置を手数を掛けずに容易に形成できる。
【００６３】
次に、本発明の第２の電子部品装置の製造方法の好適な実施の形態を説明する。
【００６４】
この第２の電子部品装置の製造方法においては、図１２に示したように、図２に示した配線基板１１０の各単位配線基板１００の上面の配線回路３０の導体パッド３２に、リードレスタイプの半導体チップ等の複数の電子部品６０のそれぞれを電気的に接続して、その複数の電子部品６０を配線基板１１０に並べて実装したものを、２つ以上（図では２つ）形成している。
そして、本発明の第２の電子部品装置の製造方法のａ工程を行っている。
【００６５】
次いで、同じ図１２に示したように、その複数の電子部品６０が並べて実装された配線基板１１０を、２段以上（図では２段）に重ね合わせている。そして、その上下に重なり合う配線基板１１０の接続端子３４同士をはんだ付け等により電気的に接続している。
それと共に、その上方の配線基板１１０の下面に並ぶ複数の各凹部５０に、その下方の配線基板１１０に並べて実装された複数の電子部品６０のそれぞれを収容している。
そして、本発明の第２の電子部品装置の製造方法のｂ工程を行っている。
【００６６】
次いで、同じ図１２に示したように、その２段以上に重ね合わせられた電子部品６０が並べて実装された配線基板１１０の、最下方の配線基板１１０の下面の接続端子３４を、それに対応するインターポーザー１２０の上面に設けられた接続パッド１２４にはんだ付け等により電気的に接続している。それと共に、その最下方の配線基板１１０の下面に並ぶ各凹部５０に、インターポーザー１２０の上面の導体パツド１２２に接続されて、そのインターポーザー１２０に並べて実装された複数の電子部品６０のそれぞれを収容している。
そして、本発明の第２の電子部品装置の製造方法のｃ工程を行っている。
【００６７】
その後、同じ図１２に一点鎖線で示したように、その２段以上に重ね合わせられた複数の電子部品６０が並べて実装された配線基板１１０の、所定の単位配線基板１００の間及びその下方の単位インターポーザー１２６の間を、スライサー等を用いて上下に連ねて切断している。
そして、本発明の第２の電子部品装置の製造方法のｄ工程を行っている。
そして、図８に示したような、複数の電子部品６０が単位インターポーザー１２６又はインターポーザー１２０に３段以上に重ね合わせて横に並べて実装されてなる、本発明の第２の電子部品装置を得ている。
【００６８】
この第２の電子部品装置の製造方法は、以上の工程からなる。
この第２の電子部品の実装方法においては、所定数の単位配線基板１００を持つ配線基板１１０を介して、複数の電子部品６０が単位インターポーザー１２６又はインターポーザー１２０に３段以上に重ねて合わせて横に並べる等して実装されてなる、本発明の第２の電子部品装置を手数を掛けずに容易に形成できる。
【００６９】
【発明の効果】
以上説明したように、本発明の第１又は第２の電子部品の実装方法により、本発明の第１又は第２の電子部品の実装構造を形成したり、あるいは本発明の第１又は第２の電子部品装置の製造方法により、本発明の第１又は第２の電子部品装置を形成したりすれば、リードレスタイプの半導体チップ等の複数の電子部品が実装基板、単位インターポーザー又はインターポーザーに２段以上に重ね合わせて横に並べる等して実装されてなる電子部品の実装構造又は電子部品装置を、手数を掛けずに、容易かつ迅速に形成できる。
【図面の簡単な説明】
【図１】 本発明の第１、第２の電子部品の実装構造及び電子部品装置に用いる単位配線基板の正面断面図である。
【図２】 本発明の第１、第２の電子部品の実装構造及び電子部品装置に用いる配線基板の正面断面図である。
【図３】 本発明の第１の電子部品の実装構造の正面断面図である。
【図４】 本発明の第１の電子部品の実装構造の正面断面図である。
【図５】 本発明の第２の電子部品の実装構造の正面断面図である。
【図６】 本発明の第２の電子部品の実装構造の正面断面図である。
【図７】 本発明の第１の電子部品装置の使用状態を示す正面断面図である。
【図８】 本発明の第２の電子部品装置の使用状態を示す正面断面図である。
【図９】 本発明の第１の電子部品の実装方法の工程説明図である。
【図１０】 本発明の第２の電子部品の実装方法の工程説明図である。
【図１１】 本発明の第１の電子部品装置の製造方法の工程説明図である。
【図１２】 本発明の第２の電子部品装置の製造方法の工程説明図である。
【図１３】 従来の電子部品の実装構造の正面図である。
【符号の説明】
１０ 絶縁基板
２０ 銅箔
３０ 配線回路
３２ 配線回路の導体パッド
３４ 接続端子
５０ 凹部
６０ 電子部品
７０ 導体スルーホール又は導体ビア
８０ 実装基板
９０ 配線回路
９２ 導体パツド
９４ 接続パッド
１００ 単位配線基板
１１０ 配線基板
１２０ インターポーザー
１２２ 導体パッド
１２４ 接続パッド
１２６ 単位インターポーザー

Claims (4)

  1. 絶縁基板の上面に接続端子と導体パッドとが設けられた配線回路が形成され、前記絶縁基板の下面に電子部品収容用の凹部が形成されると共に、その凹部周囲の絶縁基板の下面に接続端子が設けられて、その接続端子が、前記絶縁基板に設けられた導体スルーホール又は導体ビアを介して前記配線回路に設けられた接続端子に電気的に接続されてなる複数の単位配線基板が多列又は一列に並べて一体に形成され、かつ、前記凹部が、複数の単位配線基板が多列又は一列に並べられた方向に対して直交する方向に、絶縁基板の一方の側面から反対側の側面に至る通し溝状に形成されてなる配線基板の単位配線基板の上面の配線回路に設けられた導体パッドに電子部品が電気的に接続されて、その配線基板の単位配線基板に電子部品が実装されたものが、２段以上に重ね合せられて、その上下に重なり合う配線基板の接続端子同士が電気的に接続されると共に、その上方の配線基板の下面の通し溝状をした凹部にその下方の配線基板の単位配線基板に実装された電子部品が収容され、前記２段以上に重ね合わせられた配線基板の最下方の配線基板の下面の接続端子が、それに対応する実装基板の接続パッドに電気的に接続されると共に、前記最下方の配線基板の下面の通し溝状をした凹部に、前記実装基板に実装された電子部品が収容されてなることを特徴とする電子部品の実装構造。
  2. 請求項１記載の電子部品の実装構造において、前記実装基板に代えて、上面に電子部品接続用の導体パッドと前記配線基板の下面に設けられた接続端子接続用の接続パッドとが備えられると共に、下面に前記上面の接続パッドに電気的に接続された外部電子回路接続用の接続パッドが備えられた複数の単位インターポーザーが多列又は一列に並べて一体に形成されてなるインターポーザーが用いられたことを特徴とする電子部品装置。
  3. 次の工程を含むことを特徴とする電子部品の実装方法。
    ａ．絶縁基板の上面に接続端子と導体パッドとが設けられた配線回路が形成され、前記絶縁基板の下面に電子部品収容用の凹部が形成されると共に、その凹部周囲の絶縁基板の下面に接続端子が設けられて、その接続端子が、前記絶縁基板に設けられた導体スルーホール又は導体ビアを介して前記配線回路に設けられた接続端子に電気的に接続されてなる複数の単位配線基板が多列又は一列に並べて一体に形成され、かつ、前記凹部が、複数の単位配線基板が多列又は一列に並べられた方向に対して直交する方向に、絶縁基板の一方の側面から反対側の側面に至る通し溝状に形成されてなる配線基板の単位配線基板の上面の配線回路に設けられた導体パッドに電子部品を電気的に接続して、その配線基板の単位配線基板に電子部品を実装したものを、２つ以上形成する工程。
    ｂ．前記電子部品が実装された配線基板を、２段以上に重ね合わせて、その上下に重なり合う配線基板の接続端子同士を電気的に接続すると共に、その上方の配線基板の下面の通し溝状をした凹部に、その下方の配線基板の単位配線基板に実装された電子部品を収容する工程。
    ｃ．前記２段以上に重ね合わせられた配線基板の所定の単位配線基板の間を上下に切断して、電子部品が実装された所定数の単位配線基板を持つ配線基板が２段以上に重ね合わせられたものを形成する工程。
    ｄ．前記２段以上に重ね合わせられた所定数の単位配線基板を持つ配線基板の最下方の配線基板の下面に設けられた接続端子を、それに対応する実装基板の接続パッドに電気的に接続すると共に、前記最下方の配線基板の下面の通し溝状をした凹部に実装基板に実装された電子部品を収容する工程。
  4. 次の工程を含むことを特徴とする電子部品装置の製造方法。
    ａ．絶縁基板の上面に接続端子と導体パッドとが設けられた配線回路が形成され、前記絶縁基板の下面に電子部品収容用の凹部が形成されると共に、その凹部周囲の絶縁基板の下面に接続端子が設けられて、その接続端子が、前記絶縁基板に設けられた導体スルーホー ル又は導体ビアを介して前記配線回路に設けられた接続端子に電気的に接続されてなる複数の単位配線基板が多列又は一列に並べて一体に形成され、かつ、前記凹部が、複数の単位配線基板が多列又は一列に並べられた方向に対して直交する方向に、絶縁基板の一方の側面から反対側の側面に至る通し溝状に形成されてなる配線基板の単位配線基板の上面の配線回路に設けられた導体パッドに電子部品を電気的に接続して、その配線基板の単位配線基板に電子部品を実装したものを、２つ以上形成する工程。
    ｂ．前記電子部品が実装された配線基板を、２段以上に重ね合わせて、その上下に重なり合う配線基板の接続端子同士を電気的に接続すると共に、その上方の配線基板の下面の通し溝状をした凹部に、その下方の配線基板の単位配線基板に実装された電子部品を収容する工程。
    ｃ．前記２段以上に重ね合わせられた配線基板の最下方の配線基板の下面に設けられた接続端子を、請求項２記載のインターポーザーの上面の接続パッドに電気的に接続すると共に、前記最下方の配線基板の下面の通し溝状をした凹部に前記インターポーザーの単位インターポーザーの上面の導体パッドに電気的に接続されて、そのインターポーザーの単位インターポーザーに実装された電子部品を収容する工程。
    ｄ．前記２段以上に重ね合わせられた配線基板の所定の単位配線基板の間及びその下方のインターポーザーの所定の単位インターポーザーの間を上下に切断する工程。
JP36477699A 1999-12-22 1999-12-22 電子部品の実装構造、電子部品装置、電子部品の実装方法及び電子部品装置の製造方法 Expired - Fee Related JP3681155B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP36477699A JP3681155B2 (ja) 1999-12-22 1999-12-22 電子部品の実装構造、電子部品装置、電子部品の実装方法及び電子部品装置の製造方法
EP00127298A EP1111676A3 (en) 1999-12-22 2000-12-19 Unit interconnection substrate for electronic parts
US09/741,481 US6628527B2 (en) 1999-12-22 2000-12-20 Mounting structure for electronic parts and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36477699A JP3681155B2 (ja) 1999-12-22 1999-12-22 電子部品の実装構造、電子部品装置、電子部品の実装方法及び電子部品装置の製造方法

Publications (2)

Publication Number Publication Date
JP2001185674A JP2001185674A (ja) 2001-07-06
JP3681155B2 true JP3681155B2 (ja) 2005-08-10

Family

ID=18482641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36477699A Expired - Fee Related JP3681155B2 (ja) 1999-12-22 1999-12-22 電子部品の実装構造、電子部品装置、電子部品の実装方法及び電子部品装置の製造方法

Country Status (3)

Country Link
US (1) US6628527B2 (ja)
EP (1) EP1111676A3 (ja)
JP (1) JP3681155B2 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7102892B2 (en) * 2000-03-13 2006-09-05 Legacy Electronics, Inc. Modular integrated circuit chip carrier
US6713854B1 (en) 2000-10-16 2004-03-30 Legacy Electronics, Inc Electronic circuit module with a carrier having a mounting pad array
US7337522B2 (en) * 2000-10-16 2008-03-04 Legacy Electronics, Inc. Method and apparatus for fabricating a circuit board with a three dimensional surface mounted array of semiconductor chips
CN100369536C (zh) * 2001-03-14 2008-02-13 莱格西电子股份有限公司 制造具有三维半导体芯片阵列安装面的电路板的方法和装置
FR2834822B1 (fr) * 2002-01-11 2005-01-07 Novatec Sa Soc Interface monolithique d'interconnexion pour l'empilage de composants electroniques
JP2003243797A (ja) * 2002-02-19 2003-08-29 Matsushita Electric Ind Co Ltd モジュール部品
DE10227305A1 (de) * 2002-06-19 2003-09-04 Siemens Dematic Ag Elektrisches Mehrschicht-Bauelement-Modul und Verfahren zu dessen Herstellung
AU2003239739A1 (en) * 2002-07-04 2004-01-23 Koninklijke Philips Electronics N.V. Multi electric device package
US7087988B2 (en) * 2002-07-30 2006-08-08 Kabushiki Kaisha Toshiba Semiconductor packaging apparatus
FR2854759B1 (fr) * 2003-05-06 2005-07-08 Wavecom Module de radiocommunication realise sur un substrat de superficie superieure a celle de son boitier d'encapsulation, plateforme et dispositif de radiocommunication correspondants
JP2005268701A (ja) * 2004-03-22 2005-09-29 Matsushita Electric Ind Co Ltd 半導体装置、半導体装置の製造方法、これを用いた積層モジュールおよびその製造方法
JP2005340647A (ja) * 2004-05-28 2005-12-08 Nec Compound Semiconductor Devices Ltd インターポーザ基板、半導体パッケージ及び半導体装置並びにそれらの製造方法
JP3751625B2 (ja) 2004-06-29 2006-03-01 新光電気工業株式会社 貫通電極の製造方法
US7105918B2 (en) * 2004-07-29 2006-09-12 Micron Technology, Inc. Interposer with flexible solder pad elements and methods of manufacturing the same
US20080093692A1 (en) * 2004-09-13 2008-04-24 Oticon A/S Audio Processing Device with Encapsulated Electronic Component
US7435097B2 (en) * 2005-01-12 2008-10-14 Legacy Electronics, Inc. Radial circuit board, system, and methods
CN101142678B (zh) 2005-03-17 2010-05-19 松下电器产业株式会社 模块板
JP2007103750A (ja) * 2005-10-06 2007-04-19 Murata Mfg Co Ltd 回路モジュール
US20110278725A1 (en) * 2007-01-31 2011-11-17 Nichepac Technology Inc. Stacking of transfer carriers with aperture arrays as interconnection joints
JP2009010358A (ja) * 2007-05-28 2009-01-15 Panasonic Corp 電子部品内蔵モジュール及びその製造方法
US8338267B2 (en) * 2007-07-11 2012-12-25 Sematech, Inc. Systems and methods for vertically integrating semiconductor devices
US20090086453A1 (en) * 2007-09-28 2009-04-02 Integrated Device Technology, Inc. Package with passive component support assembly
JP5112275B2 (ja) * 2008-12-16 2013-01-09 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
JP5215244B2 (ja) * 2009-06-18 2013-06-19 新光電気工業株式会社 半導体装置
WO2011129161A1 (ja) * 2010-04-13 2011-10-20 株式会社村田製作所 モジュール基板、モジュール基板の製造方法、及び端子接続基板
EP2393345A1 (en) * 2010-05-04 2011-12-07 Vincotech Holdings S.a.r.l. Circuit carrier with recess for receiving electronic components being contacted by a circuit board
TW201306685A (zh) * 2011-07-28 2013-02-01 Nichepac Technology Inc 電路板模組之堆疊
CN104681510A (zh) * 2013-12-03 2015-06-03 晟碟信息科技（上海）有限公司 用于嵌入半导体裸片的桥结构
CN106304825B (zh) * 2015-06-24 2019-01-22 启碁科技股份有限公司 电子装置及雷达装置
CN109121294B (zh) * 2018-09-29 2020-09-18 维沃移动通信有限公司 电路板结构及电子设备
DE102019219238A1 (de) * 2019-12-10 2021-06-10 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Mehrlagiges 3D-Folienpackage
CN113727514A (zh) * 2021-08-26 2021-11-30 维沃移动通信有限公司 电路板组件和电子设备

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69330450T2 (de) * 1992-08-05 2001-11-08 Fujitsu Ltd Dreidimensionaler Multichipmodul
US5371654A (en) * 1992-10-19 1994-12-06 International Business Machines Corporation Three dimensional high performance interconnection package
JPH06151701A (ja) * 1992-11-09 1994-05-31 Sharp Corp 半導体装置の製造方法
DE69507924T2 (de) * 1994-04-15 1999-09-16 Koninkl Philips Electronics Nv Herstellungsverfahren für eine anordnung, wobei ein längsträger mit leiterbahnen zur elektrischen kontaktierung eines halbleiterelements versehen ist
US5629835A (en) * 1994-07-19 1997-05-13 Olin Corporation Metal ball grid array package with improved thermal conductivity
JPH09214097A (ja) 1996-02-06 1997-08-15 Toshiba Corp プリント回路基板
US5815374A (en) * 1996-09-30 1998-09-29 International Business Machines Corporation Method and apparatus for redirecting certain input/output connections of integrated circuit chip configurations
JPH10135267A (ja) 1996-10-30 1998-05-22 Oki Electric Ind Co Ltd 実装基板の構造及びその製造方法
DE19842080A1 (de) * 1998-09-15 1999-12-09 Daimler Chrysler Ag Verfahren zur Herstellung einer Trägerplatte für Halbleiterchips und Leiterbahnen sowie Mehrebenen-Anordnung unter Verwendung einer solchen Trägerplatte

Also Published As

Publication number Publication date
US6628527B2 (en) 2003-09-30
JP2001185674A (ja) 2001-07-06
EP1111676A3 (en) 2003-10-01
US20010005313A1 (en) 2001-06-28
EP1111676A2 (en) 2001-06-27

Similar Documents

Publication Publication Date Title
JP3681155B2 (ja) 電子部品の実装構造、電子部品装置、電子部品の実装方法及び電子部品装置の製造方法
JP5715334B2 (ja) 半導体装置
US6818977B2 (en) Semiconductor devices and semiconductor device components with peripherally located, castellated contacts, assemblies and packages including such semiconductor devices or packages
US7119427B2 (en) Stacked BGA packages
US7968991B2 (en) Stacked package module and board having exposed ends
US7709943B2 (en) Stacked ball grid array package module utilizing one or more interposer layers
JP3925615B2 (ja) 半導体モジュール
KR101145041B1 (ko) 반도체칩 패키지, 반도체 모듈 및 그 제조 방법
JPH0234184B2 (ja)
JP2003188508A (ja) プリント配線板、面実装形回路部品および回路モジュール
JP3059097B2 (ja) 電子回路盤とその製造方法
JP3927783B2 (ja) 半導体部品
US20080230886A1 (en) Stacked package module
US6910637B2 (en) Stacked small memory card
JPH11260999A (ja) ノイズを低減した積層半導体装置モジュール
US7126219B2 (en) Small memory card
US8829684B2 (en) Integrated circuit package
US7884465B2 (en) Semiconductor package with passive elements embedded within a semiconductor chip
US20120292781A1 (en) Integrated circuit package
JP3813489B2 (ja) 積層型半導体装置
KR20010073345A (ko) 적층 패키지
US20030085455A1 (en) Thermal ring used in 3-D stacking
JPH0969587A (ja) Ｂｇａ型半導体装置及びｂｇａモジュール
JP2002270760A (ja) 電子部品、そのアセンブリ及びその製造方法
US20020023766A1 (en) Method and apparatus for polygonal heat slug

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050516

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090527

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100527

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees