JPH10135267A - 実装基板の構造及びその製造方法 - Google Patents
実装基板の構造及びその製造方法Info
- Publication number
- JPH10135267A JPH10135267A JP8288596A JP28859696A JPH10135267A JP H10135267 A JPH10135267 A JP H10135267A JP 8288596 A JP8288596 A JP 8288596A JP 28859696 A JP28859696 A JP 28859696A JP H10135267 A JPH10135267 A JP H10135267A
- Authority
- JP
- Japan
- Prior art keywords
- mounting
- mounting board
- board
- electronic component
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
- H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Abstract
(57)【要約】
【課題】 実装密度を向上させることができるととも
に、小型化が可能で、コストを抑えて安価に提供するこ
とができる実装基板の構造及びその製造方法を提供す
る。 【解決手段】 接続パターン４を設けた第１の回路基板
３上に単体の電子部品５を実装し、下面にはんだ電極７
を接合してなる第１の単体実装基板１上に、前記接続パ
ターン４に第２の単体実装基板２のはんだ電極１１を位
置合わせして実装し、単体実装基板を多層化してなる構
造にした。
に、小型化が可能で、コストを抑えて安価に提供するこ
とができる実装基板の構造及びその製造方法を提供す
る。 【解決手段】 接続パターン４を設けた第１の回路基板
３上に単体の電子部品５を実装し、下面にはんだ電極７
を接合してなる第１の単体実装基板１上に、前記接続パ
ターン４に第２の単体実装基板２のはんだ電極１１を位
置合わせして実装し、単体実装基板を多層化してなる構
造にした。
Description
【０００１】
【発明の属する技術分野】本発明は、電子部品が実装さ
れて電子回路が形成された実装基板の構造及びその製造
方法に関するものである。
れて電子回路が形成された実装基板の構造及びその製造
方法に関するものである。
【０００２】
【従来の技術】従来、この種の実装基板における製造方
法としては、例えば特開平７−２３５７６３号に示され
るように、回路基板の接続パターン上に電子部品の接続
端子を位置合わせし、フラックスを用いないではんだ接
続してなる方法が知られている。その製造方法は、回路
基板の接続パターン及び電子部品の接続端子の一方に予
めはんだを供給しておくとともに、はんだ加熱工程前に
接続部を覆うように有機材料を供給しておき、はんだ加
工工程において、この供給された有機材料ではんだ接続
する方法をとっている。
法としては、例えば特開平７−２３５７６３号に示され
るように、回路基板の接続パターン上に電子部品の接続
端子を位置合わせし、フラックスを用いないではんだ接
続してなる方法が知られている。その製造方法は、回路
基板の接続パターン及び電子部品の接続端子の一方に予
めはんだを供給しておくとともに、はんだ加熱工程前に
接続部を覆うように有機材料を供給しておき、はんだ加
工工程において、この供給された有機材料ではんだ接続
する方法をとっている。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来の製造方法では、次の（１）及び（２）に示すような
問題点があった。 （１）単位面積当たりに実装できる部品数は高々１つで
あり、高密度に実装することができない。 （２）フラックスではない、一般的には特殊となる有機
材料を用いるため、接続品質を低コストでは十分に確保
できない。
来の製造方法では、次の（１）及び（２）に示すような
問題点があった。 （１）単位面積当たりに実装できる部品数は高々１つで
あり、高密度に実装することができない。 （２）フラックスではない、一般的には特殊となる有機
材料を用いるため、接続品質を低コストでは十分に確保
できない。
【０００４】本発明は、上記問題点に鑑みてなされたも
のであり、その目的は実装密度を向上させることができ
るとともに、小型化が可能で、コストを抑えて安価に提
供することができる実装基板の構造及びその製造方法を
提供することにある。さらに、他の目的は、以下に説明
する内容の中で順次明らかにして行く。
のであり、その目的は実装密度を向上させることができ
るとともに、小型化が可能で、コストを抑えて安価に提
供することができる実装基板の構造及びその製造方法を
提供することにある。さらに、他の目的は、以下に説明
する内容の中で順次明らかにして行く。
【０００５】
【課題を解決するための手段】本発明は上記目的を達成
するために、その実装基板の構造としては次の技術手段
を講じたことを特徴とする。すなわち、接続パターンを
設けた回路基板の上面に単体の電子部品を実装し下面に
はんだ電極を接合してなる単体実装基板の上に、前記接
続パターンにはんだ電極を位置合わせして他の単体実装
基板を実装し、単体実装基板を多層化してなる構成とし
たものである。
するために、その実装基板の構造としては次の技術手段
を講じたことを特徴とする。すなわち、接続パターンを
設けた回路基板の上面に単体の電子部品を実装し下面に
はんだ電極を接合してなる単体実装基板の上に、前記接
続パターンにはんだ電極を位置合わせして他の単体実装
基板を実装し、単体実装基板を多層化してなる構成とし
たものである。
【０００６】また、上記目的を達成するために、その実
装基板の製造方法としては、次の技術手段を講じたこと
を特徴とする。すなわち、接続パターンを設けた回路基
板の上面に単体の電子部品を実装し下面にはんだ材料を
供給した後、前記回路基板の全体をはんだの融点以上に
加熱して単体実装基板を複数作成する工程を経、その
後、前記作成した単体実装基板の上面にフラックスを塗
布し、そのフラックスを塗布した面に形成された前記接
続パターンと他の単体実装基板のはんだ電極を位置合わ
せして搭載し、全体を再度はんだの融点以上に加熱して
はんだリフローを行い、その後、冷却を施して多層化し
た実装基板を作成するようにしたものである。
装基板の製造方法としては、次の技術手段を講じたこと
を特徴とする。すなわち、接続パターンを設けた回路基
板の上面に単体の電子部品を実装し下面にはんだ材料を
供給した後、前記回路基板の全体をはんだの融点以上に
加熱して単体実装基板を複数作成する工程を経、その
後、前記作成した単体実装基板の上面にフラックスを塗
布し、そのフラックスを塗布した面に形成された前記接
続パターンと他の単体実装基板のはんだ電極を位置合わ
せして搭載し、全体を再度はんだの融点以上に加熱して
はんだリフローを行い、その後、冷却を施して多層化し
た実装基板を作成するようにしたものである。
【０００７】これによれば、単体実装基板を重ねて多層
化しているので、単位面積あたりの実装密度を単体実装
基板のｎ倍にすることができ、これを用いることによっ
て製品の小型、高密度化が可能になる。また、単体実装
基板同士を接続するときには、特殊な材料を用いること
なく、通常のソルダペースト若しくはフラックスを用い
ることにより、コストの上昇を抑えることができる。
化しているので、単位面積あたりの実装密度を単体実装
基板のｎ倍にすることができ、これを用いることによっ
て製品の小型、高密度化が可能になる。また、単体実装
基板同士を接続するときには、特殊な材料を用いること
なく、通常のソルダペースト若しくはフラックスを用い
ることにより、コストの上昇を抑えることができる。
【０００８】
【発明の実施の形態】以下、本発明の実施の形態を図面
を用いて詳細に説明する。なお、以下に述べる形態は、
本発明の好適な具体例であるから技術的に好ましい種々
の限定が付されているが、本発明の範囲は、以下の説明
において特に本発明を限定する旨の記載がない限り、こ
れらの形態に限られるものではないものである。
を用いて詳細に説明する。なお、以下に述べる形態は、
本発明の好適な具体例であるから技術的に好ましい種々
の限定が付されているが、本発明の範囲は、以下の説明
において特に本発明を限定する旨の記載がない限り、こ
れらの形態に限られるものではないものである。
【０００９】図１は本発明に係る実装基板の第１の形態
例を示す実装基板の概略断面図である。図１において、
この実装基板は、第１の単体実装基板１上に第２の単体
実装基板２を積み重ねて多層化した構造になっている。
このうち、第１の単体実装基板１は、第１の回路基板３
の接続パターン４を設けている上面に半導体等の電子部
品５を実装し、その後から電子部品５の上を樹脂材で封
止して保護膜６を形成し、その後、下面に球状のはんだ
電極７を設けることによって独立した単体実装基板とし
て作られる。一方、第２の単体実装基板２は、第２の回
路基板８の上面に同じく半導体等の電子部品９を実装
し、その後から電子部品９の上を樹脂材で封止して保護
膜１０を形成し、その後、下面に球状のはんだ電極１１
を設けて単体実装基板として独立して作られる。こうし
て出来上がった第１の実装基板１と第２の実装基板２
は、第１の実装基板１上の接続パターン４にソルダペー
スト若しくはフラックスを塗布した後、第２の実装基板
２のはんだ電極１１を接続パターン４に位置合わせさせ
て搭載される。また、この状態で全体を加熱することに
より球状のはんだ電極１１を供給したソルダペーストと
共に、若しくはフラックスの活性力を助けとして溶融せ
しめ、その後冷却されることによって図１に示す多層化
（図１では２層化されている）された実装基板が得られ
る。図２では、このように第１の実装基板１上に第２の
実装基板２を重ね、その後、はんだ電極１１を溶融して
第１の実装基板１と第２の実装基板２とを積層化される
状態を示している。
例を示す実装基板の概略断面図である。図１において、
この実装基板は、第１の単体実装基板１上に第２の単体
実装基板２を積み重ねて多層化した構造になっている。
このうち、第１の単体実装基板１は、第１の回路基板３
の接続パターン４を設けている上面に半導体等の電子部
品５を実装し、その後から電子部品５の上を樹脂材で封
止して保護膜６を形成し、その後、下面に球状のはんだ
電極７を設けることによって独立した単体実装基板とし
て作られる。一方、第２の単体実装基板２は、第２の回
路基板８の上面に同じく半導体等の電子部品９を実装
し、その後から電子部品９の上を樹脂材で封止して保護
膜１０を形成し、その後、下面に球状のはんだ電極１１
を設けて単体実装基板として独立して作られる。こうし
て出来上がった第１の実装基板１と第２の実装基板２
は、第１の実装基板１上の接続パターン４にソルダペー
スト若しくはフラックスを塗布した後、第２の実装基板
２のはんだ電極１１を接続パターン４に位置合わせさせ
て搭載される。また、この状態で全体を加熱することに
より球状のはんだ電極１１を供給したソルダペーストと
共に、若しくはフラックスの活性力を助けとして溶融せ
しめ、その後冷却されることによって図１に示す多層化
（図１では２層化されている）された実装基板が得られ
る。図２では、このように第１の実装基板１上に第２の
実装基板２を重ね、その後、はんだ電極１１を溶融して
第１の実装基板１と第２の実装基板２とを積層化される
状態を示している。
【００１０】したがって、第１の形態例で示す実装基板
の場合では、第１の単体実装基板１と第２の単体実装基
板２とを積み重ねて多層化した構造にしているので、単
位面積あたりの実装密度を単体実装基板（１または２）
の２倍にすることができる。よって、この実装基板を用
いることによって製品の小型化、及び高密度化が可能と
なる。また、単体の電子回路同士を接続するときには、
特殊な材料を用いることなく、通常のソルダペースト若
しくはフラックスを用いることにより、コストを抑える
ことも可能になる。
の場合では、第１の単体実装基板１と第２の単体実装基
板２とを積み重ねて多層化した構造にしているので、単
位面積あたりの実装密度を単体実装基板（１または２）
の２倍にすることができる。よって、この実装基板を用
いることによって製品の小型化、及び高密度化が可能と
なる。また、単体の電子回路同士を接続するときには、
特殊な材料を用いることなく、通常のソルダペースト若
しくはフラックスを用いることにより、コストを抑える
ことも可能になる。
【００１１】図３は本発明に係る第２の形態例を示す実
装基板の概略断面図である。図３において、この実装基
板は、第１の単体実装基板２１Ａ上に第２の単体実装基
板２１Ｂを、さらに第２の単体実装基板２１Ｂ上に第３
の単体実装基板２１Ｃを、と言うように各単体実装基板
を順に積み重ねて３層化した構造になっている。なお、
ここでの第１の単体実装基板２１Ａと第２の単体実装基
板２１Ｂと第３の単体実装基板２１Ｃは同じ構造をした
ものである。
装基板の概略断面図である。図３において、この実装基
板は、第１の単体実装基板２１Ａ上に第２の単体実装基
板２１Ｂを、さらに第２の単体実装基板２１Ｂ上に第３
の単体実装基板２１Ｃを、と言うように各単体実装基板
を順に積み重ねて３層化した構造になっている。なお、
ここでの第１の単体実装基板２１Ａと第２の単体実装基
板２１Ｂと第３の単体実装基板２１Ｃは同じ構造をした
ものである。
【００１２】図４は第２の形態例における実装基板の製
造工程を示す図で、図５及び図６はその各工程での作業
を説明するための図である。なお、図５では単体実装基
板２１Ａを作る場合を代表して説明する。そして、この
実装基板の製造工程では、大きくは予備工程と積層工程
とに分けられ、図５はその予備工程、図６はその積層工
程にそれぞれ対応している。
造工程を示す図で、図５及び図６はその各工程での作業
を説明するための図である。なお、図５では単体実装基
板２１Ａを作る場合を代表して説明する。そして、この
実装基板の製造工程では、大きくは予備工程と積層工程
とに分けられ、図５はその予備工程、図６はその積層工
程にそれぞれ対応している。
【００１３】まず、図４中における予備工程について説
明すると、この予備工程では図５に示すようにして単体
実装基板２１Ａを複数形成する。すなわち、上面に接続
パターン２３が設けられている回路基板２２を用意し、
その接続パターン２３上に半導体等の単体の電子部品２
４を実装する。図５の（ａ），（ｂ）参照。この実装方
法は、単体の半導体の場合はフリップチップ実装やワイ
ヤボンド実装、テープボンディング（ＴＡＢ）実装等に
より可能で、パッケージされた通常の電子部品の場合は
ソルダペーストを回路基板２２に塗布して電子部品２４
を位置合わせして搭載し、加熱リフローすることにより
可能である。次に、上記電子部品２４として単体の半導
体を実装した場合は、エポキシ樹脂等により半導体の実
装部位全体を覆うようにして保護膜２５を形成する。図
５の（ｃ）参照。その後、半導体等の単体電子部品２４
を実装した面（上面）と反対側の面（下面）に形成した
接続パターン上にフラックスを塗布する。続いて球状の
はんだ材料を供給し、次いで全体を加熱リフローするこ
とによりはんだ電極２６を下面に形成し、その後、洗浄
してフラックス成分を取り除くことによって単体の実装
基板２１Ａが形成される。図５の（ｄ）参照。このよう
にして、単体の実装基板２１Ａ及び実装基板２１Ｂ，２
１Ｃだけを別に作って予め複数用意しておく。
明すると、この予備工程では図５に示すようにして単体
実装基板２１Ａを複数形成する。すなわち、上面に接続
パターン２３が設けられている回路基板２２を用意し、
その接続パターン２３上に半導体等の単体の電子部品２
４を実装する。図５の（ａ），（ｂ）参照。この実装方
法は、単体の半導体の場合はフリップチップ実装やワイ
ヤボンド実装、テープボンディング（ＴＡＢ）実装等に
より可能で、パッケージされた通常の電子部品の場合は
ソルダペーストを回路基板２２に塗布して電子部品２４
を位置合わせして搭載し、加熱リフローすることにより
可能である。次に、上記電子部品２４として単体の半導
体を実装した場合は、エポキシ樹脂等により半導体の実
装部位全体を覆うようにして保護膜２５を形成する。図
５の（ｃ）参照。その後、半導体等の単体電子部品２４
を実装した面（上面）と反対側の面（下面）に形成した
接続パターン上にフラックスを塗布する。続いて球状の
はんだ材料を供給し、次いで全体を加熱リフローするこ
とによりはんだ電極２６を下面に形成し、その後、洗浄
してフラックス成分を取り除くことによって単体の実装
基板２１Ａが形成される。図５の（ｄ）参照。このよう
にして、単体の実装基板２１Ａ及び実装基板２１Ｂ，２
１Ｃだけを別に作って予め複数用意しておく。
【００１４】次に、図４中における積層工程について説
明すると、この積層工程では、第１の単体実装基板２１
Ａの上面における接続パターン２３上にソルダペースト
若しくはフラックスを塗布する。この塗布工程ではディ
スペンサを用いると簡単に行うことができ、またフラッ
クスを用いる場合では単体実装基板２１Ａの上面にスプ
レー塗布する方法を用いても良い。また、この同じ作業
を第２の単体実装基板２１Ｂ，第３の単体実装基板２１
Ｃに付いても行う。次いで、このようにしてソルダペー
スト若しくはフラックスが塗布された第１の単体実装基
板２１Ａの接続パターン２３にはんだ電極２６を位置合
わせして第２の単体実装基板２１Ｂを積み重ね、続いて
第２の単体実装基板２１Ｂの接続パターン２３にはんだ
電極２６を位置合わせして第３の単体実装基板２１Ｃを
積み重ねる。図６は、この作業手順を模式的に示してい
る。また、このようにして積み重ねられた単体実装基板
２１Ａ，２１Ｂ，２１Ｃの状態を保持しながら全体をは
んだの融点以上に加熱してはんだをリフローし、その
後、冷却を行うことにより図３に示す多層（本形態例で
は３層）構造の実装基板を製造することが可能となる。
さらに、必要によっては、リフローする工程の後にフラ
ックス成分を洗浄する工程が追加される。なお、この形
態例では、３つの単体実装基板を積層して３層構造にし
た場合について説明したが、これに限らず２層であって
も、あるいは４層以上であっても同様にして形成するこ
とができるものである。
明すると、この積層工程では、第１の単体実装基板２１
Ａの上面における接続パターン２３上にソルダペースト
若しくはフラックスを塗布する。この塗布工程ではディ
スペンサを用いると簡単に行うことができ、またフラッ
クスを用いる場合では単体実装基板２１Ａの上面にスプ
レー塗布する方法を用いても良い。また、この同じ作業
を第２の単体実装基板２１Ｂ，第３の単体実装基板２１
Ｃに付いても行う。次いで、このようにしてソルダペー
スト若しくはフラックスが塗布された第１の単体実装基
板２１Ａの接続パターン２３にはんだ電極２６を位置合
わせして第２の単体実装基板２１Ｂを積み重ね、続いて
第２の単体実装基板２１Ｂの接続パターン２３にはんだ
電極２６を位置合わせして第３の単体実装基板２１Ｃを
積み重ねる。図６は、この作業手順を模式的に示してい
る。また、このようにして積み重ねられた単体実装基板
２１Ａ，２１Ｂ，２１Ｃの状態を保持しながら全体をは
んだの融点以上に加熱してはんだをリフローし、その
後、冷却を行うことにより図３に示す多層（本形態例で
は３層）構造の実装基板を製造することが可能となる。
さらに、必要によっては、リフローする工程の後にフラ
ックス成分を洗浄する工程が追加される。なお、この形
態例では、３つの単体実装基板を積層して３層構造にし
た場合について説明したが、これに限らず２層であって
も、あるいは４層以上であっても同様にして形成するこ
とができるものである。
【００１５】したがって、この第２の形態例でも、単体
実装基板２１Ａ〜２１Ｃに電子部品２４を実装した回路
基板２２の下面にはんだ電極２６を配置し、反対側の上
面にフラックス等を塗布した後、各単体実装基板２１Ａ
〜２１Ｃを位置合わせし、重ね合わせた状態で加熱して
はんだリフローすることにより、多層構造で単位面積あ
たりの実装密度をｎ倍に高めた高密度電子部品モジュー
ルを容易に形成することができる。但し、上記ｎは積層
数である。このモジュール（実装基板）を用いると電子
製品の小型化及び軽量化が可能になる。
実装基板２１Ａ〜２１Ｃに電子部品２４を実装した回路
基板２２の下面にはんだ電極２６を配置し、反対側の上
面にフラックス等を塗布した後、各単体実装基板２１Ａ
〜２１Ｃを位置合わせし、重ね合わせた状態で加熱して
はんだリフローすることにより、多層構造で単位面積あ
たりの実装密度をｎ倍に高めた高密度電子部品モジュー
ルを容易に形成することができる。但し、上記ｎは積層
数である。このモジュール（実装基板）を用いると電子
製品の小型化及び軽量化が可能になる。
【００１６】なお、上記各形態例において、例えば単体
実装基板（２１Ａ〜２１Ｃ）に実装される電子部品５と
して、メモリ半導体を実装すれば、小型メモリモジュー
ルを容易に形成することができる。また、各単体実装基
板２１Ａ〜２１Ｃ毎に各々違った機能形態を持つ部品を
搭載することによって、完成された部品単体で種々の機
能を発揮するシステムを一つにまとめたような電子部品
モジュールを形成することが可能である。さらに、各単
体実装基板２１Ａ〜２１Ｃには必ずしも１つの電子部品
しか実装しないのではなく、同一種類、あるいは異なっ
た種類の電子部品を複数実装しても差し支えないもので
ある。
実装基板（２１Ａ〜２１Ｃ）に実装される電子部品５と
して、メモリ半導体を実装すれば、小型メモリモジュー
ルを容易に形成することができる。また、各単体実装基
板２１Ａ〜２１Ｃ毎に各々違った機能形態を持つ部品を
搭載することによって、完成された部品単体で種々の機
能を発揮するシステムを一つにまとめたような電子部品
モジュールを形成することが可能である。さらに、各単
体実装基板２１Ａ〜２１Ｃには必ずしも１つの電子部品
しか実装しないのではなく、同一種類、あるいは異なっ
た種類の電子部品を複数実装しても差し支えないもので
ある。
【００１７】
【発明の効果】以上説明したとおり、本発明によれば、
コストを高めることなく、単位面積あたりの実装密度を
高め、製品の小型、高密度化が可能になる等の効果が期
待できる。
コストを高めることなく、単位面積あたりの実装密度を
高め、製品の小型、高密度化が可能になる等の効果が期
待できる。
【図１】本発明の第１の形態例を示す実装基板の概略断
面図である。
面図である。
【図２】第１の形態例における実装基板の製造手順を説
明する図である。
明する図である。
【図３】本発明の第２の形態例を示す実装基板の概略断
面図である。
面図である。
【図４】第２の形態例における実装基板の製造工程図で
ある。
ある。
【図５】第２の形態例における実装基板の要部工程での
作業手順説明図である。
作業手順説明図である。
【図６】第２の形態例における実装基板の要部工程での
作業手順説明図である。
作業手順説明図である。
１，２，２１Ａ，２１Ｂ，２１Ｃ 単体実装基板 ３，８，２２ 回路基板 ４，２３ 接続パターン ５，９，２４ 電子部品 ６，１０，２５ 保護膜 ７，１１，２６ はんだ電極
Claims (12)
- 【請求項１】 接続パターンを設けた回路基板の上面に
単体の電子部品を実装し下面にはんだ電極を接合してな
る単体実装基板の上に、前記接続パターンにはんだ電極
を位置合わせして他の単体実装基板を実装し、単体実装
基板を多層化してなることを特徴とする実装基板の構
造。 - 【請求項２】 前記電子部品として半導体チップを用い
た請求項１に記載の実装基板の構造。 - 【請求項３】 前記単体の電子部品を単一の単体実装基
板上に複数実装してなる請求項１に記載の実装基板の構
造。 - 【請求項４】 前記複数の単体実装基板として、各々が
同様の機能を持った電子部品を実装してなる請求項１に
記載の実装基板の構造。 - 【請求項５】 前記複数の単体実装基板として、各々が
異なる機能を持った電子部品を実装してなる請求項１に
記載の実装基板の構造。 - 【請求項６】 前記単体基板に電子部品を実装する形態
がフリップチップ実装である請求項１に記載の実装基板
の構造。 - 【請求項７】 前記単体基板に電子部品を実装する形態
がワイヤーボンド実装である請求項１に記載の実装基板
の構造。 - 【請求項８】 前記単体基板に電子部品を実装する形態
がテープボンディング実装である請求項１に記載の実装
基板の構造。 - 【請求項９】 前記単体基板に電子部品を実装する形態
がリフローはんだ付け実装である請求項１に記載の実装
基板の構造。 - 【請求項１０】 接続パターンを設けた回路基板の上面
に単体の電子部品を実装し下面にはんだ材料を供給した
後、前記回路基板の全体をはんだの融点以上に加熱して
単体実装基板を複数作成する工程を経、その後、前記作
成した単体実装基板の上面にフラックスを塗布し、その
フラックスを塗布した面に形成された前記接続パターン
と他の単体実装基板のはんだ電極を位置合わせして搭載
し、全体を再度はんだの融点以上に加熱してはんだリフ
ローを行い、その後、冷却を施して多層化した実装基板
を作成することを特徴とする実装基板の製造方法。 - 【請求項１１】 前記フラックスに代えてソルダペース
トを用いる請求項１０に記載の実装基板の製造方法。 - 【請求項１２】 前記加熱してはんだをリフローする工
程の直後にフラックス残さを洗浄する工程を加えてなる
請求項１０に記載の実装基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8288596A JPH10135267A (ja) | 1996-10-30 | 1996-10-30 | 実装基板の構造及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8288596A JPH10135267A (ja) | 1996-10-30 | 1996-10-30 | 実装基板の構造及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10135267A true JPH10135267A (ja) | 1998-05-22 |
Family
ID=17732302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8288596A Withdrawn JPH10135267A (ja) | 1996-10-30 | 1996-10-30 | 実装基板の構造及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10135267A (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002239780A (ja) * | 2001-02-09 | 2002-08-28 | Nippon Steel Corp | ハンダ合金、ハンダボール及びハンダバンプを有する電子部材 |
| US6469374B1 (en) | 1999-08-26 | 2002-10-22 | Kabushiki Kaisha Toshiba | Superposed printed substrates and insulating substrates having semiconductor elements inside |
| US6492718B2 (en) | 1999-12-20 | 2002-12-10 | Kabushiki Kaisha Toshiba | Stacked semiconductor device and semiconductor system |
| US6628527B2 (en) | 1999-12-22 | 2003-09-30 | Shinko Electric Industries Company, Ltd. | Mounting structure for electronic parts and manufacturing method thereof |
| US6686222B2 (en) * | 2001-05-18 | 2004-02-03 | Kabushiki Kaisha Toshiba | Stacked semiconductor device manufacturing method |
| US6774478B2 (en) | 2002-01-04 | 2004-08-10 | Kabushiki Kaisha Toshiba | Stacked semiconductor package |
| US6777794B2 (en) | 2001-01-04 | 2004-08-17 | Renesas Technology Corp. | Circuit mounting method, circuit mounted board, and semiconductor device |
| US6897552B2 (en) | 2001-12-12 | 2005-05-24 | Kabushiki Kaisha Toshiba | Semiconductor device wherein chips are stacked to have a fine pitch structure |
| US7067741B2 (en) | 2000-09-05 | 2006-06-27 | Seiko Epson Corporation | Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument |
| US7184276B2 (en) | 2000-09-05 | 2007-02-27 | Seiko Epson Corporation | Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument |
| JP2008141109A (ja) * | 2006-12-05 | 2008-06-19 | Kyocer Slc Technologies Corp | 配線基板およびその製造方法 |
| US7652362B2 (en) | 2006-03-29 | 2010-01-26 | Hynix Semiconductor Inc. | Semiconductor package stack with through-via connection |
| US7656032B2 (en) | 2002-02-06 | 2010-02-02 | Ibiden Co., Ltd. | Semiconductor chip mounting wiring board, manufacturing method for same, and semiconductor module |
| US7723839B2 (en) | 2005-06-10 | 2010-05-25 | Sharp Kabushiki Kaisha | Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device |
-
1996
- 1996-10-30 JP JP8288596A patent/JPH10135267A/ja not_active Withdrawn
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6469374B1 (en) | 1999-08-26 | 2002-10-22 | Kabushiki Kaisha Toshiba | Superposed printed substrates and insulating substrates having semiconductor elements inside |
| US6492718B2 (en) | 1999-12-20 | 2002-12-10 | Kabushiki Kaisha Toshiba | Stacked semiconductor device and semiconductor system |
| US6628527B2 (en) | 1999-12-22 | 2003-09-30 | Shinko Electric Industries Company, Ltd. | Mounting structure for electronic parts and manufacturing method thereof |
| US7129420B2 (en) | 2000-09-05 | 2006-10-31 | Seiko Epson Corporation | Semiconductor device and method for manufacture thereof, circuit board, and electronic instrument |
| US7067741B2 (en) | 2000-09-05 | 2006-06-27 | Seiko Epson Corporation | Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument |
| US7184276B2 (en) | 2000-09-05 | 2007-02-27 | Seiko Epson Corporation | Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument |
| US6777794B2 (en) | 2001-01-04 | 2004-08-17 | Renesas Technology Corp. | Circuit mounting method, circuit mounted board, and semiconductor device |
| JP2002239780A (ja) * | 2001-02-09 | 2002-08-28 | Nippon Steel Corp | ハンダ合金、ハンダボール及びハンダバンプを有する電子部材 |
| US6686222B2 (en) * | 2001-05-18 | 2004-02-03 | Kabushiki Kaisha Toshiba | Stacked semiconductor device manufacturing method |
| US6897552B2 (en) | 2001-12-12 | 2005-05-24 | Kabushiki Kaisha Toshiba | Semiconductor device wherein chips are stacked to have a fine pitch structure |
| US6774478B2 (en) | 2002-01-04 | 2004-08-10 | Kabushiki Kaisha Toshiba | Stacked semiconductor package |
| US7656032B2 (en) | 2002-02-06 | 2010-02-02 | Ibiden Co., Ltd. | Semiconductor chip mounting wiring board, manufacturing method for same, and semiconductor module |
| US7723839B2 (en) | 2005-06-10 | 2010-05-25 | Sharp Kabushiki Kaisha | Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device |
| US7652362B2 (en) | 2006-03-29 | 2010-01-26 | Hynix Semiconductor Inc. | Semiconductor package stack with through-via connection |
| JP2008141109A (ja) * | 2006-12-05 | 2008-06-19 | Kyocer Slc Technologies Corp | 配線基板およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6069025A (en) | Method for packaging a semiconductor device | |
| KR950012658B1 (ko) | 반도체 칩 실장방법 및 기판 구조체 | |
| US5877550A (en) | Hybrid module and method of manufacturing the same | |
| JP2004273938A (ja) | 積層型半導体装置 | |
| JP2004349495A (ja) | 半導体装置、電子デバイス、電子機器および半導体装置の製造方法 | |
| JPH10135267A (ja) | 実装基板の構造及びその製造方法 | |
| JPS63114138A (ja) | ワイヤ積層ボンデイング方法 | |
| JPH06120670A (ja) | 多層配線基板 | |
| JPH01303730A (ja) | 半導体素子の実装構造とその製造方法 | |
| JP2570468B2 (ja) | Ｌｓｉモジュールの製造方法 | |
| JPH11214819A (ja) | 配線板及びその製造方法 | |
| JPH118474A (ja) | 多層基板の製造方法 | |
| JPH07335992A (ja) | 配線基板と配線基板の製造方法 | |
| JPH09214095A (ja) | 基板および回路モジュールおよび回路モジュールの製造方法 | |
| JP3211746B2 (ja) | 電子部品の実装構造 | |
| JPH11135567A (ja) | 異方性導電膜、半導体装置の製造方法 | |
| JP2001036224A (ja) | 樹脂製配線基板及びその製造方法 | |
| JPH11274363A (ja) | 電子部品の実装構造 | |
| US6229219B1 (en) | Flip chip package compatible with multiple die footprints and method of assembling the same | |
| JPS63213936A (ja) | 混成集積回路装置の製造方法 | |
| JPH01258446A (ja) | 混成集積回路の多層厚膜基板 | |
| JP5115241B2 (ja) | 電子部品の実装方法 | |
| JPS6364079B2 (ja) | ||
| JP2848346B2 (ja) | 電子部品の実装方法 | |
| JPH0645763A (ja) | 印刷配線板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040106 |