JPH01258446A - 混成集積回路の多層厚膜基板 - Google Patents

混成集積回路の多層厚膜基板

Info

Publication number
JPH01258446A
JPH01258446A JP8652888A JP8652888A JPH01258446A JP H01258446 A JPH01258446 A JP H01258446A JP 8652888 A JP8652888 A JP 8652888A JP 8652888 A JP8652888 A JP 8652888A JP H01258446 A JPH01258446 A JP H01258446A
Authority
JP
Japan
Prior art keywords
substrate
lands
stitch
thick film
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8652888A
Other languages
English (en)
Inventor
Hideo Miyauchi
宮内　秀男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8652888A priority Critical patent/JPH01258446A/ja
Publication of JPH01258446A publication Critical patent/JPH01258446A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、多層に積層された絶縁性基板からできており
、ベア（裸）半導体チップを固着し、このチップ表面の
電極と基板上のステ、チランドとの間をボンディングワ
イヤにより接続することで半導体チップを取付け、混成
集積回路を形成するのに用いる多層厚膜基板に関する。
〔従来の技術〕
従来、多層厚膜基板を用いた混成集積回路は、第２図の
断面図に示すように、層間に、厚膜メツキによる配線導
体を通した複数のグリーンシートを積重ね、焼成により
作らｈていた。しかして、最上層の基板１ｄの上に設け
られた部品搭載ランドにベア（裸）半導体チップ４を固
着し、チップの電極と基板上のステッチランド３との間
を金ボンディングワイヤ５で接続し、それから、コーテ
ィング樹脂６でチップおよびボンディングワイヤを覆い
保護しておった。
〔発明が解決しようとする課題〕
上述した従来の混成集積回路は、印刷多層基板あるいは
積層多層基板の最上層に部品を搭載するため種々の欠点
がある。すなわち、第１に、このような多層基板による
混成集積回路の厚さが、少なくとも基板の厚み分だけ厚
くなり、小型化の要求に副わないものである。第２に、
搭載する部品として、ワイヤポンディングを必要とする
ペアチップを使用する混成集積回路において、ボンディ
ングワイヤを接続するステッチランドが最上層にあるた
め、このステッチランドに傷がつき、ステッチランドパ
ターンの導体が削られ、ボンディング不良という不具合
が発生する。第３に、ペアチップ保護用の樹脂コーチイ
ンクが必要である。しかし、液状のコーティング剤を使
用するに際し、樹脂が流れて、必要領域外にも流出して
しまう欠点がある。
〔課題を解決するための手段〕
上記問題点に対し本発明の多層基板は、部品搭載ランド
、チップ搭載ランド、ワイヤポンディングのステッチラ
ンド等を最上層より下の層に設けている。
〔実施例〕
つぎに本発明を実施例により説明する。
第１図は本発明の一実施例の基板に半導体チップを搭載
した状態を示す断面図である。第１図において、最下層
基板１ａ、下から２層目の第２層基板１ｂ、第３層基板
１ｃ、最上層基板１ｄの４層の基板の積層により形成さ
れている多層基板は、最下層基板１ａを除く残りの３層
の基板には共通の穴があけられて凹所が形成されている
。この凹所の底部に半導体チップ４，４がマウントされ
、さらにチップ４，４の表面電極と凹所底部に設けられ
ているステッチランド２との間をボンディングワイヤ５
で接続後、凹所内に保護コーティング樹脂６を充填して
、凹所内の半導体チップ４およびボンディングワイヤ５
を共に保護している。
〔発明の効果〕
上述のとおり本発明の多層基板は、多層に積層した基板
のうちの下層の基板の表面の一部を露出させた凹所の底
面に半導体チップなどの部品の搭載ランドおよびワイヤ
ポンディングのステッチランドを設けており、この凹所
内に半導体チップなどを搭載し、凹所内のステッチラン
ドとワイヤポンディングを施し、さらに凹所内にコーテ
ィング椙・脂ヲ充填するので、本基板を使用した混成集
積回路形成の際のステッチランドの傷つき、コーティン
グ樹脂の流失などの不具合がなくなる効果がある。
【図面の簡単な説明】
第１図および第２図はそれぞれ本発明の一実施例による
混成集積回路および従来の基板を用いた混成集積回路の
部分断面図である。 １ａ・・・・・・最下層基板、ｌｂ・・・・・・第２層
基板、１ｃ・・・・・・第３層基板、１ｃ・・・・・・
最上層基板、２゜３・・・・・・ステッチランド、４・
・・・・・半導体チップ、５・・・・・・ボンディング
ワイヤ、６・・・・・・コーティング樹脂。 代理人　弁理士　　内　原　　　音

Claims (1)

    【特許請求の範囲】
  1. 　複数の厚膜基板を積層した多層厚膜基板において、前
    記基板のうちの下層の基板を除外したそれより上層の基
    板に少くとも一部分に共通の穴をあけ、前記除外した下
    層の基板を底部とする凹所を設け、この凹所内に、半導
    体チップなどの部品を搭載する搭載ランドおよびボンデ
    ィングワイヤ接続用のステッチランドなどが設けられて
    いることを特徴とする混成集積回路の多層厚膜基板。
JP8652888A 1988-04-08 1988-04-08 混成集積回路の多層厚膜基板 Pending JPH01258446A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8652888A JPH01258446A (ja) 1988-04-08 1988-04-08 混成集積回路の多層厚膜基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8652888A JPH01258446A (ja) 1988-04-08 1988-04-08 混成集積回路の多層厚膜基板

Publications (1)

Publication Number Publication Date
JPH01258446A true JPH01258446A (ja) 1989-10-16

Family

ID=13889489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8652888A Pending JPH01258446A (ja) 1988-04-08 1988-04-08 混成集積回路の多層厚膜基板

Country Status (1)

Country Link
JP (1) JPH01258446A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801438A (en) * 1995-06-16 1998-09-01 Nec Corporation Semiconductor device mounting and multi-chip module
US5831833A (en) * 1995-07-17 1998-11-03 Nec Corporation Bear chip mounting printed circuit board and a method of manufacturing thereof by photoetching
US6043987A (en) * 1997-08-25 2000-03-28 Compaq Computer Corporation Printed circuit board having a well structure accommodating one or more capacitor components
JP2001291792A (ja) * 2000-04-06 2001-10-19 Nec Corp 半導体装置
JP2008192413A (ja) * 2007-02-02 2008-08-21 Nec Tokin Corp 保護回路モジュール

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801438A (en) * 1995-06-16 1998-09-01 Nec Corporation Semiconductor device mounting and multi-chip module
US5831833A (en) * 1995-07-17 1998-11-03 Nec Corporation Bear chip mounting printed circuit board and a method of manufacturing thereof by photoetching
US6043987A (en) * 1997-08-25 2000-03-28 Compaq Computer Corporation Printed circuit board having a well structure accommodating one or more capacitor components
JP2001291792A (ja) * 2000-04-06 2001-10-19 Nec Corp 半導体装置
JP2008192413A (ja) * 2007-02-02 2008-08-21 Nec Tokin Corp 保護回路モジュール

Similar Documents

Publication Publication Date Title
CA2121712A1 (en) Multi-Layer Wiring Board and a Manufacturing Method Thereof
JPH10135267A (ja) 実装基板の構造及びその製造方法
JPH06163794A (ja) メタルコアタイプの多層リードフレーム
JPH01258446A (ja) 混成集積回路の多層厚膜基板
JPH0452623B2 (ja)
JPH07335992A (ja) 配線基板と配線基板の製造方法
KR100253397B1 (ko) 칩단위 패키지 및 그의 제조방법
JPH08191186A (ja) 多層配線基板
JPH05343602A (ja) 高集積半導体装置及びそれを用いた半導体モジュール
JPH03280496A (ja) 多層基板の電子部品実装構造及びその実装方法
JPH02114697A (ja) 混成集積回路装置
TW504814B (en) Manufacturing method of caving type IC package carry board
US6608257B1 (en) Direct plane attachment for capacitors
JP4176283B2 (ja) 可撓性微細多層回路基板の製造法
JPH0476210B2 (ja)
JP2868779B2 (ja) Ｔａｂ用テープ
JPS61139093A (ja) セラミツク多層印刷配線板
JPH0278253A (ja) 多層プラスチックチップキャリア
JPS63255996A (ja) 半導体チツプ実装用多層基板
JP2638059B2 (ja) 多層配線基板
JPH01173777A (ja) 積層型集積回路モジュール
JPH0513560B2 (ja)
JPS63104453A (ja) 半導体装置およびその製造方法
JPS62291128A (ja) 混成集積回路装置
KR950002210B1 (ko) 반도체 칩 실장 방법