JPH07335992A - 配線基板と配線基板の製造方法 - Google Patents
配線基板と配線基板の製造方法Info
- Publication number
- JPH07335992A JPH07335992A JP6154146A JP15414694A JPH07335992A JP H07335992 A JPH07335992 A JP H07335992A JP 6154146 A JP6154146 A JP 6154146A JP 15414694 A JP15414694 A JP 15414694A JP H07335992 A JPH07335992 A JP H07335992A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- wiring board
- projecting electrode
- sheet
- projecting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【目的】低コストで高密度実装が可能な配線基板と配線
基板の製造方法を提供すること。 【構成】第１の突状電極５を有する電子部品４を電気的
に接続するための配線基板１であり、第２の突状電極３
を収容するための突状電極収容部２と、前記突状電極収
容部内に配置される電極１６であって、前記突状電極収
容部に収容された前記第２の突状電極３を介して、前記
電子部品４の前記第１の突状電極５に接続される前記電
極１６と、を備える配線基板。
基板の製造方法を提供すること。 【構成】第１の突状電極５を有する電子部品４を電気的
に接続するための配線基板１であり、第２の突状電極３
を収容するための突状電極収容部２と、前記突状電極収
容部内に配置される電極１６であって、前記突状電極収
容部に収容された前記第２の突状電極３を介して、前記
電子部品４の前記第１の突状電極５に接続される前記電
極１６と、を備える配線基板。
Description
【０００１】
【産業上の利用分野】本発明は、バンプを有するＩＣの
ような第１の突状電極を有する電子部品を電気的に接続
するための配線基板とその配線基板の製造方法に関する
ものである。
ような第１の突状電極を有する電子部品を電気的に接続
するための配線基板とその配線基板の製造方法に関する
ものである。
【０００２】
【従来の技術】従来、基板へのはんだバンプあるいは、
はんだコート形成法には、溶融したはんだ槽内に基板を
浸漬するはんだディップ法がある。
はんだコート形成法には、溶融したはんだ槽内に基板を
浸漬するはんだディップ法がある。
【０００３】
【発明が解決しようとする課題】この方法は、はんだ膜
厚のバラツキが大きいと共に、バンプピッチが３００μ
ｍより狭いものにおいては、はんだブリッジが発生する
ため、フリップチップＩＣ接続には問題があった。ま
た、通常のスクリーンを用いたクリームはんだ印刷法で
も、狭ピッチで定量のはんだを供給することは困難であ
る。
厚のバラツキが大きいと共に、バンプピッチが３００μ
ｍより狭いものにおいては、はんだブリッジが発生する
ため、フリップチップＩＣ接続には問題があった。ま
た、通常のスクリーンを用いたクリームはんだ印刷法で
も、狭ピッチで定量のはんだを供給することは困難であ
る。
【０００４】また基板上に、フォトソンダーレジストを
施して凹部を形成する方法があるが、数多くの化学的な
処理を行うため、基板の品質、信頼性を低下させると共
に極めて価格高となる。さらにはんだ蒸着法や電気メッ
キ法等があるが、前者は２０μｍを超える厚いはんだを
マスク蒸着法で供給することは極めて価格高となる。後
者では電気メッキのための導通引出し線（ランド）を別
途形成しなければならないため高密度実装基板には不向
きとなる。
施して凹部を形成する方法があるが、数多くの化学的な
処理を行うため、基板の品質、信頼性を低下させると共
に極めて価格高となる。さらにはんだ蒸着法や電気メッ
キ法等があるが、前者は２０μｍを超える厚いはんだを
マスク蒸着法で供給することは極めて価格高となる。後
者では電気メッキのための導通引出し線（ランド）を別
途形成しなければならないため高密度実装基板には不向
きとなる。
【０００５】そこで本発明は上記課題を解消するために
なされたものであり、低コストで高密度実装が可能な配
線基板と配線基板の製造方法を提供することを目的とし
ている。
なされたものであり、低コストで高密度実装が可能な配
線基板と配線基板の製造方法を提供することを目的とし
ている。
【０００６】
【課題を解決するための手段】この目的は、第１の発明
にあっては、第１の突状電極を有する電子部品を電気的
に接続するための配線基板であり、第２の突状電極を収
容するための突状電極収容部と、前記突状電極収容部内
に配置される電極であって、前記突状電極収容部に収容
された前記第２の突状電極を介して、前記電子部品の前
記第１の突状電極に接続される前記電極と、を備える配
線基板により、達成される。
にあっては、第１の突状電極を有する電子部品を電気的
に接続するための配線基板であり、第２の突状電極を収
容するための突状電極収容部と、前記突状電極収容部内
に配置される電極であって、前記突状電極収容部に収容
された前記第２の突状電極を介して、前記電子部品の前
記第１の突状電極に接続される前記電極と、を備える配
線基板により、達成される。
【０００７】第１の発明にあっては、好ましくは前記第
１の突状電極と前記第２の突状電極は、バンプである。
第１の発明にあっては、好ましくは前記突状電極収容部
は断面矩形であり、前記突状電極収容部の底部に前記電
極が配置されている。第１の発明にあっては、配線基板
が好ましくはセラミックス多層基板である。第１の発明
にあっては、好ましくは前記第１の突状電極と前記第２
の突状電極は、はんだバンプである。第１の発明にあっ
ては、好ましくは前記第１の突状電極と前記第２の突状
電極は、導電性樹脂である。
１の突状電極と前記第２の突状電極は、バンプである。
第１の発明にあっては、好ましくは前記突状電極収容部
は断面矩形であり、前記突状電極収容部の底部に前記電
極が配置されている。第１の発明にあっては、配線基板
が好ましくはセラミックス多層基板である。第１の発明
にあっては、好ましくは前記第１の突状電極と前記第２
の突状電極は、はんだバンプである。第１の発明にあっ
ては、好ましくは前記第１の突状電極と前記第２の突状
電極は、導電性樹脂である。
【０００８】この目的は、第２の発明にあっては、第１
の突状電極を有する電子部品を電気的に接続するため
に、少なくとも第１のシートと第２のシートを積層して
なる配線基板の製造方法であり、前記第１のシートに穴
を形成して、前記第１のシートを前記第２のシートに積
層して、前記第１のシートの前記穴を、前記第２のシー
トにおける第２の突状電極を収容するための突状電極収
容部として用い、前記突状電極収容部内に前記第２の突
状電極を形成する配線基板の製造方法により、達成され
る。
の突状電極を有する電子部品を電気的に接続するため
に、少なくとも第１のシートと第２のシートを積層して
なる配線基板の製造方法であり、前記第１のシートに穴
を形成して、前記第１のシートを前記第２のシートに積
層して、前記第１のシートの前記穴を、前記第２のシー
トにおける第２の突状電極を収容するための突状電極収
容部として用い、前記突状電極収容部内に前記第２の突
状電極を形成する配線基板の製造方法により、達成され
る。
【０００９】第２の発明にあっては、好ましくは前記第
１のシートと前記第２のシートは、同じ材質のセラミッ
クスであり、前記第１のシートに配線電極を形成し、前
記第２のシートに配線電極を形成する。第２の発明にあ
っては、好ましくは前記突状電極収容部内に配置された
配線電極を、前記第２の突状電極を介して、前記第１の
突状電極に接続する。第２の発明にあっては、好ましく
は前記第１の突状電極と前記第２の突状電極は、はんだ
である。第２の発明にあっては、好ましくは前記第２の
突状電極は、導電性樹脂である。
１のシートと前記第２のシートは、同じ材質のセラミッ
クスであり、前記第１のシートに配線電極を形成し、前
記第２のシートに配線電極を形成する。第２の発明にあ
っては、好ましくは前記突状電極収容部内に配置された
配線電極を、前記第２の突状電極を介して、前記第１の
突状電極に接続する。第２の発明にあっては、好ましく
は前記第１の突状電極と前記第２の突状電極は、はんだ
である。第２の発明にあっては、好ましくは前記第２の
突状電極は、導電性樹脂である。
【００１０】この目的は、第３の発明にあっては、第１
の突状電極を有する電子部品を電気的に接続するための
配線基板であり、前記電子部品の第１の突状電極に対応
する位置に形成された突状電極収容部と、前記突状電極
収容部に配置されて、前記第１の突状電極に接続される
第２の突状電極と、を備える配線基板により、達成され
る。
の突状電極を有する電子部品を電気的に接続するための
配線基板であり、前記電子部品の第１の突状電極に対応
する位置に形成された突状電極収容部と、前記突状電極
収容部に配置されて、前記第１の突状電極に接続される
第２の突状電極と、を備える配線基板により、達成され
る。
【００１１】第３の発明にあっては、好ましくは前記第
２の突状電極は、はんだあるいは導電性樹脂である。第
３の発明にあっては、好ましくは前記突状電極収容部は
穴であり、この穴を画成している材質とそれ以外の基板
の部分の材質が同じである。
２の突状電極は、はんだあるいは導電性樹脂である。第
３の発明にあっては、好ましくは前記突状電極収容部は
穴であり、この穴を画成している材質とそれ以外の基板
の部分の材質が同じである。
【００１２】
【作用】第１の発明の配線基板では、電子部品を実装す
る際には、突状電極収容部内に配置された電極は、突状
電極収容部に収容された第２の突状電極を介して、電子
部品の第１の突状電極に接続する。この第２の突状電極
としては、はんだバンプあるいは導電性樹脂を用いる。
る際には、突状電極収容部内に配置された電極は、突状
電極収容部に収容された第２の突状電極を介して、電子
部品の第１の突状電極に接続する。この第２の突状電極
としては、はんだバンプあるいは導電性樹脂を用いる。
【００１３】第２の発明の配線基板の製造方法では、第
１のシートに穴を形成して、第１のシートを第２のシー
トに積層する。これにより、第１のシートの穴を、第２
のシートにおける第２の突状電極を収容するための突状
電極収容部として用いる。そして、この突状電極収容部
内に、第２の突状電極を形成する。
１のシートに穴を形成して、第１のシートを第２のシー
トに積層する。これにより、第１のシートの穴を、第２
のシートにおける第２の突状電極を収容するための突状
電極収容部として用いる。そして、この突状電極収容部
内に、第２の突状電極を形成する。
【００１４】第３の発明の配線基板では、電子部品の第
１の突状電極に対応する位置に形成された突状電極収容
部内に、第１の突状電極に接続される第２の突状電極を
配置する。突状電極収容部は穴であり、好ましくはこの
穴を画成している材質とそれ以外の基板の部分の材質が
同じである。
１の突状電極に対応する位置に形成された突状電極収容
部内に、第１の突状電極に接続される第２の突状電極を
配置する。突状電極収容部は穴であり、好ましくはこの
穴を画成している材質とそれ以外の基板の部分の材質が
同じである。
【００１５】
【実施例】以下、本発明の好適な実施例を添付図面に基
づいて詳細に説明する。なお、以下に述べる実施例は、
本発明の好適な具体例であるから、技術的に好ましい種
々の限定が付されているが、本発明の範囲は、以下の説
明において特に本発明を限定する旨の記載がない限り、
これらの態様に限られるものではない。
づいて詳細に説明する。なお、以下に述べる実施例は、
本発明の好適な具体例であるから、技術的に好ましい種
々の限定が付されているが、本発明の範囲は、以下の説
明において特に本発明を限定する旨の記載がない限り、
これらの態様に限られるものではない。
【００１６】図１は、本発明の配線基板の好ましい実施
例であるセラミックス多層配線基板１と、この配線基板
１に対して実装しようとする電子部品４，１３を示して
いる。図１において、セラミックス多層配線基板１は、
後で詳しく述べるように表層用グリーンシート７、中層
用グリーンシート８および下層用グリーンシート９から
なる３層型のセラミックス多層配線基板である。このセ
ラミックスとしては、通常用いられる材質を用いること
ができる。このセラミックス多層基板１の表層用グリー
ンシート７の上には、電子部品としてのＩＣチップ４
と、別のチップ部品１３，１３が高密度実装されてい
る。
例であるセラミックス多層配線基板１と、この配線基板
１に対して実装しようとする電子部品４，１３を示して
いる。図１において、セラミックス多層配線基板１は、
後で詳しく述べるように表層用グリーンシート７、中層
用グリーンシート８および下層用グリーンシート９から
なる３層型のセラミックス多層配線基板である。このセ
ラミックスとしては、通常用いられる材質を用いること
ができる。このセラミックス多層基板１の表層用グリー
ンシート７の上には、電子部品としてのＩＣチップ４
と、別のチップ部品１３，１３が高密度実装されてい
る。
【００１７】図２は、図１におけるＩＣチップ４とチッ
プ部品１３の高密度実装例を示している。セラミックス
多層基板ともいうセラミックス多層配線基板１は、上述
したように表層用グリーンシート７、中層用グリーンシ
ート８および下層用グリーンシート９の３層構造であ
る。セラミックス多層基板１には、配線電極６、配線電
極１５、１６あるいはビアー１４等が所定のパターンで
形成されている。
プ部品１３の高密度実装例を示している。セラミックス
多層基板ともいうセラミックス多層配線基板１は、上述
したように表層用グリーンシート７、中層用グリーンシ
ート８および下層用グリーンシート９の３層構造であ
る。セラミックス多層基板１には、配線電極６、配線電
極１５、１６あるいはビアー１４等が所定のパターンで
形成されている。
【００１８】基板凹部２，２は、突状電極収容部であ
る。この基板凹部２，２は、表層用グリーンシート７に
対してたとえば穴開けにより形成されたものである。基
板凹部２，２の底部は、中層用グリーンシート８の上面
部８ａになっている。この中層用グリーンシート８の上
面部８ａには、凹部内配線電極１６，１６がそれぞれ配
置されている。たとえば１つの凹部内配線電極１６は、
上述したビアー１４や配線電極１５に接続されている。
る。この基板凹部２，２は、表層用グリーンシート７に
対してたとえば穴開けにより形成されたものである。基
板凹部２，２の底部は、中層用グリーンシート８の上面
部８ａになっている。この中層用グリーンシート８の上
面部８ａには、凹部内配線電極１６，１６がそれぞれ配
置されている。たとえば１つの凹部内配線電極１６は、
上述したビアー１４や配線電極１５に接続されている。
【００１９】ＩＣチップ４にはＩＣバンプ５が突出して
必要数形成されている。このＩＣバンプ５は、第１の突
状電極であり、たとえばはんだあるいは導電性樹脂を採
用することができる。このＩＣバンプ５に対して、基板
凹部である突状電極収容部２，２にはそれぞれ第２の突
状電極としての基板バンプ３が形成されている。この基
板バンプ３も、たとえばはんだあるいは導電性樹脂等を
採用することができる。図２において明らかなように、
ＩＣチップ４のＩＣバンプ５は、基板バンプ３を介して
凹部内配線電極１６に電気的に接続されている。
必要数形成されている。このＩＣバンプ５は、第１の突
状電極であり、たとえばはんだあるいは導電性樹脂を採
用することができる。このＩＣバンプ５に対して、基板
凹部である突状電極収容部２，２にはそれぞれ第２の突
状電極としての基板バンプ３が形成されている。この基
板バンプ３も、たとえばはんだあるいは導電性樹脂等を
採用することができる。図２において明らかなように、
ＩＣチップ４のＩＣバンプ５は、基板バンプ３を介して
凹部内配線電極１６に電気的に接続されている。
【００２０】このようにＩＣバンプ５を有するＩＣチッ
プ４をフリップチップ実装する際には、セラミックス多
層基板１の表面においてＩＣバンプ５と対応する位置に
基板凹部２を設けている。そして、この基板凹部２内の
配線電極１６は、その配線電極１６の上にある基板バン
プ３を介してＩＣバンプ５と接続している。
プ４をフリップチップ実装する際には、セラミックス多
層基板１の表面においてＩＣバンプ５と対応する位置に
基板凹部２を設けている。そして、この基板凹部２内の
配線電極１６は、その配線電極１６の上にある基板バン
プ３を介してＩＣバンプ５と接続している。
【００２１】基板凹部２を形成している表層用グリーン
シート７は、中層用グリーンシート８および下層用グリ
ーンシート９は、好ましくは同一の基板材料で作られて
おり、一体化している。
シート７は、中層用グリーンシート８および下層用グリ
ーンシート９は、好ましくは同一の基板材料で作られて
おり、一体化している。
【００２２】次に、図３に基づいて、配線基板の製造方
法の好ましい実施例を次に説明する。図３において、ま
ず表層用グリーンシート７に対してパンチングＰにより
基板凹部２を形成するための穴２０を必要な数形成す
る。この穴２０を有する表層用グリーンシート７に対し
て、必要な配線電極６を印刷で形成する。他の中層用グ
リーンシート８と下層用グリーンシート９に対しても必
要なビアー１４あるいは配線電極１６等を形成する。
法の好ましい実施例を次に説明する。図３において、ま
ず表層用グリーンシート７に対してパンチングＰにより
基板凹部２を形成するための穴２０を必要な数形成す
る。この穴２０を有する表層用グリーンシート７に対し
て、必要な配線電極６を印刷で形成する。他の中層用グ
リーンシート８と下層用グリーンシート９に対しても必
要なビアー１４あるいは配線電極１６等を形成する。
【００２３】次に、図３に示すように、これら表層用グ
リーンシート７、中層用グリーンシート８および下層用
グリーンシート９を重ね合せてラミネートし、焼成す
る。これによりセラミックス多層基板１を得る。そして
図３に示すように基板バンプ３を基板凹部２内に形成す
る。
リーンシート７、中層用グリーンシート８および下層用
グリーンシート９を重ね合せてラミネートし、焼成す
る。これによりセラミックス多層基板１を得る。そして
図３に示すように基板バンプ３を基板凹部２内に形成す
る。
【００２４】次に、図４を参照して基板凹部２に基板バ
ンプ３を形成する方法の好ましい実施例を説明する。図
４において、まず基板凹部２に対して、クリームはんだ
１０をスキージ２１を用いて印刷（充填）する。基板凹
部２に詰めたクリームはんだ１０を加熱して溶融させ
る。これにより基板バンプ３が基板凹部２内に形成され
る。なお、基板バンプ３の形状は、基板凹部２の大きさ
と基板凹部２内の配線電極１６の大きさで決定される。
ンプ３を形成する方法の好ましい実施例を説明する。図
４において、まず基板凹部２に対して、クリームはんだ
１０をスキージ２１を用いて印刷（充填）する。基板凹
部２に詰めたクリームはんだ１０を加熱して溶融させ
る。これにより基板バンプ３が基板凹部２内に形成され
る。なお、基板バンプ３の形状は、基板凹部２の大きさ
と基板凹部２内の配線電極１６の大きさで決定される。
【００２５】図４においては、はんだを用いて基板バン
プ３を形成した例を示しているが、図５では基板バンプ
として導電性樹脂１１を用いている例を示している。図
５において、ＩＣチップ４のＩＣバンプ５は、配線電極
１６に対して導電性樹脂の基板バンプ１１を用いて電気
的な接続をすることができる。
プ３を形成した例を示しているが、図５では基板バンプ
として導電性樹脂１１を用いている例を示している。図
５において、ＩＣチップ４のＩＣバンプ５は、配線電極
１６に対して導電性樹脂の基板バンプ１１を用いて電気
的な接続をすることができる。
【００２６】次に図６を参照して、基板凹部２内にはん
だのバンプを形成する方法の例を説明する。セラミック
多層基板１の基板凹部２の底部には、配線電極１６が既
に形成されている。はんだボール１２は、それぞれ基板
凹部２に整列させる。そしてはんだボール１２を加熱し
て溶融することにより、基板バンプ３を形成する。
だのバンプを形成する方法の例を説明する。セラミック
多層基板１の基板凹部２の底部には、配線電極１６が既
に形成されている。はんだボール１２は、それぞれ基板
凹部２に整列させる。そしてはんだボール１２を加熱し
て溶融することにより、基板バンプ３を形成する。
【００２７】上述した実施例では、ＩＣチップとセラミ
ックス多層基板１の電極との接続について説明している
が、ＩＣチップ以外に、図１と図２に示したチップ部品
１３とセラミック多層基板１との接続もとることができ
る。
ックス多層基板１の電極との接続について説明している
が、ＩＣチップ以外に、図１と図２に示したチップ部品
１３とセラミック多層基板１との接続もとることができ
る。
【００２８】図７は、チップ部品１３とセラミックス多
層基板１との電気的接続例を示している。基板凹部２に
対してクリームはんだ１０をスキージ２１を用いて印刷
して充填する。次に、チップ部品１３をセラミックス多
層基板１の上に実装もしくは搭載する。そしてクリーム
はんだ１０を加熱して、はんだを溶融させて、チップ部
品１３とセラミック多層基板１の配線電極１６を電気的
に接続する。
層基板１との電気的接続例を示している。基板凹部２に
対してクリームはんだ１０をスキージ２１を用いて印刷
して充填する。次に、チップ部品１３をセラミックス多
層基板１の上に実装もしくは搭載する。そしてクリーム
はんだ１０を加熱して、はんだを溶融させて、チップ部
品１３とセラミック多層基板１の配線電極１６を電気的
に接続する。
【００２９】本発明の実施例では、基板形成と同時に突
状電極収容部としての基板凹部が形成されるため、基板
製造工程以外の工程が不用である。したがって、低価格
であり、品質・信頼性が向上する。はんだバンプピッチ
が２００μｍ以下で、バンプ高さが２０μｍ以上の基板
のバンプの形成が容易できる。ＩＣバンプ部が基板凹部
で固定されるため、ＩＣ位置ズレが生じにくい。チップ
部品の搭載へ応用すると、クリームはんだ印刷時のスク
リーンが不用となる。
状電極収容部としての基板凹部が形成されるため、基板
製造工程以外の工程が不用である。したがって、低価格
であり、品質・信頼性が向上する。はんだバンプピッチ
が２００μｍ以下で、バンプ高さが２０μｍ以上の基板
のバンプの形成が容易できる。ＩＣバンプ部が基板凹部
で固定されるため、ＩＣ位置ズレが生じにくい。チップ
部品の搭載へ応用すると、クリームはんだ印刷時のスク
リーンが不用となる。
【００３０】ところで本発明は上記実施例に限定されな
い。たとえば、上述した実施例では基板としてセラミッ
クスの多層基板、特に３層の基板を例にして説明してい
るがこれに限定されるものではなく、２層の基板あるい
は４層以上の基板を用いてもよい。また、セラミックス
以外の基板に対しても本発明は適用することができる。
い。たとえば、上述した実施例では基板としてセラミッ
クスの多層基板、特に３層の基板を例にして説明してい
るがこれに限定されるものではなく、２層の基板あるい
は４層以上の基板を用いてもよい。また、セラミックス
以外の基板に対しても本発明は適用することができる。
【００３１】
【発明の効果】以上説明したように本発明によれば、低
コストで高密度実装が可能である。
コストで高密度実装が可能である。
【図１】本発明の配線基板とそれに搭載されるＩＣチッ
プおよびチップ部品の例を示す斜視図。
プおよびチップ部品の例を示す斜視図。
【図２】図１における接続例を示す断面図。
【図３】３層構造のセラミックス多層基板の形成例を示
す図。
す図。
【図４】セラミックス多層基板の基板凹部にはんだを充
填してバンプを形成する例を示す図。
填してバンプを形成する例を示す図。
【図５】導電性樹脂を用いてＩＣチップのバンプと接続
している例を示す図。
している例を示す図。
【図６】はんだボールを用いて基板バンプとする方法を
示す図。
示す図。
【図７】クリームはんだを用いてチップ部品を基板に対
して電気的な接続をする方法を説明する図。
して電気的な接続をする方法を説明する図。
１ セラミックス多層基板（配線基板） ２ 基板凹部（突状電極収容部） ３ 基板バンプ（第２の突状電極） ４ ＩＣチップ（第１の突状電極を有する電子部品） ５ ＩＣバンプ（第１の突状電極） １３ チップ部品（電子部品） １６ 凹部内配線電極（突状電極収容部内に配置される
配線電極）
配線電極）
Claims (14)
- 【請求項１】 第１の突状電極を有する電子部品を電気
的に接続するための配線基板であり、 第２の突状電極を収容するための突状電極収容部と、 前記突状電極収容部内に配置される電極であって、前記
突状電極収容部に収容された前記第２の突状電極を介し
て、前記電子部品の前記第１の突状電極に接続される前
記電極と、を備えることを特徴とする配線基板。 - 【請求項２】 前記第１の突状電極と前記第２の突状電
極は、バンプである請求項１に記載の配線基板。 - 【請求項３】 前記突状電極収容部は断面矩形であり、
前記突状電極収容部の底部に前記電極が配置されている
請求項１または請求項２に記載の配線基板。 - 【請求項４】 セラミックス多層基板である請求項１に
記載の配線基板。 - 【請求項５】 前記第１の突状電極と前記第２の突状電
極は、はんだバンプである請求項２に記載の配線基板。 - 【請求項６】 前記第１の突状電極と前記第２の突状電
極は、導電性樹脂である請求項２に記載の配線基板。 - 【請求項７】 第１の突状電極を有する電子部品を電気
的に接続するために、少なくとも第１のシートと第２の
シートを積層してなる配線基板の製造方法であり、 前記第１のシートに穴を形成して、 前記第１のシートを前記第２のシートに積層して、前記
第１のシートの前記穴を、前記第２のシートにおける第
２の突状電極を収容するための突状電極収容部として用
い、 前記突状電極収容部内に前記第２の突状電極を形成する
ことを特徴とする配線基板の製造方法。 - 【請求項８】 前記第１のシートと前記第２のシート
は、同じ材質のセラミックスであり、前記第１のシート
に配線電極を形成し、前記第２のシートに配線電極を形
成する請求項７に記載の配線基板の製造方法。 - 【請求項９】 前記突状電極収容部内に配置された配線
電極を、前記第２の突状電極を介して、前記第１の突状
電極に接続する請求項７に記載の配線基板の製造方法。 - 【請求項１０】 前記第１の突状電極と前記第２の突状
電極は、はんだである請求項７に記載の配線基板の製造
方法。 - 【請求項１１】 前記第２の突状電極は、導電性樹脂で
ある請求項７に記載の配線基板の製造方法。 - 【請求項１２】 第１の突状電極を有する電子部品を電
気的に接続するための配線基板であり、 前記電子部品の第１の突状電極に対応する位置に形成さ
れた突状電極収容部と、 前記突状電極収容部に配置されて、前記第１の突状電極
に接続される第２の突状電極と、を備えることを特徴と
する配線基板。 - 【請求項１３】前記第２の突状電極は、はんだあるいは
導電性樹脂である請求項１２に記載の配線基板。 - 【請求項１４】前記突状電極収容部は穴であり、この穴
を画成している材質とそれ以外の基板の部分の材質が同
じである請求項１２に記載の配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6154146A JPH07335992A (ja) | 1994-06-13 | 1994-06-13 | 配線基板と配線基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6154146A JPH07335992A (ja) | 1994-06-13 | 1994-06-13 | 配線基板と配線基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07335992A true JPH07335992A (ja) | 1995-12-22 |
Family
ID=15577882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6154146A Pending JPH07335992A (ja) | 1994-06-13 | 1994-06-13 | 配線基板と配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07335992A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10224027A (ja) * | 1997-02-04 | 1998-08-21 | Denso Corp | 半導体装置の製造方法 |
| US6284984B1 (en) | 1998-03-31 | 2001-09-04 | Nec Infrontia Corporation | Printed circuit board, for mounting BGA elements and a manufacturing method of a printed circuit board for mounting BGA elements |
| JP2002368419A (ja) * | 2001-06-04 | 2002-12-20 | Sumitomo Metal Electronics Devices Inc | 低温焼成セラミック多層基板の製造方法 |
| JP2006120738A (ja) * | 2004-10-19 | 2006-05-11 | Murata Mfg Co Ltd | セラミック多層基板およびその製造方法 |
| JP2007305740A (ja) * | 2006-04-10 | 2007-11-22 | Murata Mfg Co Ltd | セラミック多層基板及びその製造方法 |
| JP2008047613A (ja) * | 2006-08-11 | 2008-02-28 | Jatco Ltd | 積層セラミック基板に表面実装部品の固定部を形成する方法及び、その固定部に表面実装部品を固定する方法、並びに、これらの方法に用いる積層セラミック基板 |
| JP2011138868A (ja) * | 2009-12-28 | 2011-07-14 | Ngk Spark Plug Co Ltd | 多層配線基板 |
| US20120152606A1 (en) * | 2010-12-16 | 2012-06-21 | Ibiden Co., Ltd. | Printed wiring board |
-
1994
- 1994-06-13 JP JP6154146A patent/JPH07335992A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10224027A (ja) * | 1997-02-04 | 1998-08-21 | Denso Corp | 半導体装置の製造方法 |
| US6284984B1 (en) | 1998-03-31 | 2001-09-04 | Nec Infrontia Corporation | Printed circuit board, for mounting BGA elements and a manufacturing method of a printed circuit board for mounting BGA elements |
| JP2002368419A (ja) * | 2001-06-04 | 2002-12-20 | Sumitomo Metal Electronics Devices Inc | 低温焼成セラミック多層基板の製造方法 |
| JP2006120738A (ja) * | 2004-10-19 | 2006-05-11 | Murata Mfg Co Ltd | セラミック多層基板およびその製造方法 |
| JP2007305740A (ja) * | 2006-04-10 | 2007-11-22 | Murata Mfg Co Ltd | セラミック多層基板及びその製造方法 |
| JP2008047613A (ja) * | 2006-08-11 | 2008-02-28 | Jatco Ltd | 積層セラミック基板に表面実装部品の固定部を形成する方法及び、その固定部に表面実装部品を固定する方法、並びに、これらの方法に用いる積層セラミック基板 |
| JP2011138868A (ja) * | 2009-12-28 | 2011-07-14 | Ngk Spark Plug Co Ltd | 多層配線基板 |
| US20120152606A1 (en) * | 2010-12-16 | 2012-06-21 | Ibiden Co., Ltd. | Printed wiring board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6914322B2 (en) | Semiconductor device package and method of production and semiconductor device of same | |
| US5875100A (en) | High-density mounting method and structure for electronic circuit board | |
| US5744758A (en) | Multilayer circuit board and process of production thereof | |
| US7506437B2 (en) | Printed circuit board having chip package mounted thereon and method of fabricating same | |
| JPS62216259A (ja) | 混成集積回路の製造方法および構造 | |
| US20080250634A1 (en) | Multi-layer board manufacturing method thereof | |
| US9935053B2 (en) | Electronic component integrated substrate | |
| JPH06120670A (ja) | 多層配線基板 | |
| JPH10284632A (ja) | 回路基板及びその製造方法 | |
| US7323762B2 (en) | Semiconductor package substrate with embedded resistors and method for fabricating the same | |
| US7135377B1 (en) | Semiconductor package substrate with embedded resistors and method for fabricating same | |
| JPH07335992A (ja) | 配線基板と配線基板の製造方法 | |
| JPH07169873A (ja) | 多層基板およびその製造方法 | |
| JP2007059588A (ja) | 配線基板の製造方法および配線基板 | |
| JPH1041631A (ja) | チップ埋め込み構造高密度実装基板の製造方法 | |
| JPH11214819A (ja) | 配線板及びその製造方法 | |
| JPS62156847A (ja) | 多層プリント配線板の製造方法 | |
| JP2004327743A (ja) | 半田バンプ付き配線基板およびその製造方法 | |
| JPH11274734A (ja) | 電子回路装置およびその製造方法 | |
| JP4314731B2 (ja) | ビルドアップ回路基板の製造方法 | |
| JPH0821648B2 (ja) | 厚膜技術により形成されたピンレスグリッドアレイ電極構造 | |
| JPH0230199B2 (ja) | Fukugopurintohaisenbannoseizohoho | |
| TW441059B (en) | Semiconductor package substrate structure | |
| KR19990002341A (ko) | 이형칩부품 혼재실장용 인쇄회로기판 및 그 제조방법 | |
| JPH03280496A (ja) | 多層基板の電子部品実装構造及びその実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040716 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040810 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041006 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041224 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050125 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050324 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050330 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050422 |