JPS62216259A - 混成集積回路の製造方法および構造 - Google Patents
混成集積回路の製造方法および構造Info
- Publication number
- JPS62216259A JPS62216259A JP61058715A JP5871586A JPS62216259A JP S62216259 A JPS62216259 A JP S62216259A JP 61058715 A JP61058715 A JP 61058715A JP 5871586 A JP5871586 A JP 5871586A JP S62216259 A JPS62216259 A JP S62216259A
- Authority
- JP
- Japan
- Prior art keywords
- hybrid integrated
- circuit
- hole
- integrated circuit
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000004020 conductor Substances 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 31
- 239000010408 film Substances 0.000 claims abstract description 27
- 239000010409 thin film Substances 0.000 claims abstract description 20
- 239000000919 ceramic Substances 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000011347 resin Substances 0.000 claims description 10
- 229920005989 resin Polymers 0.000 claims description 10
- 239000007788 liquid Substances 0.000 claims description 5
- 239000011521 glass Substances 0.000 claims description 3
- 238000007788 roughening Methods 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims 2
- 238000005452 bending Methods 0.000 claims 1
- 238000007772 electroless plating Methods 0.000 abstract description 3
- 238000009713 electroplating Methods 0.000 abstract description 3
- 238000005553 drilling Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 33
- 239000011241 protective layer Substances 0.000 description 17
- 238000004806 packaging method and process Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000003985 ceramic capacitor Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910001120 nichrome Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229920002379 silicone rubber Polymers 0.000 description 1
- 239000004945 silicone rubber Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/49531—Additional leads the additional leads being a wiring board
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/428—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
ガラスまたはセラミックにてなる基板に回路素子を形成
および搭載してなる混成集積回路、特に高密度の小型混
成集積回路において、 めっき手段にて導体層を被着したスルーホールを介し、
基板の一方の面に厚膜手段で形成した回路素子と、基板
の他方の面に薄膜手段で形成した回路素子とを接続する
ことにより、 混成集積回路の高密度化を達成したものである。
および搭載してなる混成集積回路、特に高密度の小型混
成集積回路において、 めっき手段にて導体層を被着したスルーホールを介し、
基板の一方の面に厚膜手段で形成した回路素子と、基板
の他方の面に薄膜手段で形成した回路素子とを接続する
ことにより、 混成集積回路の高密度化を達成したものである。
本発明は、回路基板に回路素子を形成および搭載した混
成集積回路、特に小型混成集積回路の高密度化に関する
。
成集積回路、特に小型混成集積回路の高密度化に関する
。
情報処理装置を始めとする電子機器は、使用分野の普及
拡大、処理情報量の増大のため、益々高機能、大容量、
高速性が要求されている。
拡大、処理情報量の増大のため、益々高機能、大容量、
高速性が要求されている。
そのため、半導体デバイスの高集積化および高速化はも
ちろんのこと、配線長の削減、デバイスの高密度実装技
術等の組み立て技術の向上も大きな役割を担っている。
ちろんのこと、配線長の削減、デバイスの高密度実装技
術等の組み立て技術の向上も大きな役割を担っている。
デバイスの高密度実装法としては、フリップチップ、ワ
イヤボンディングやフィルムキャリヤ等のように、ベア
チップを配線基板上に直接搭載するチップオンボード(
chip on board)法および、リードレスキ
ャリヤ、フラットパッケージ等の小型の表面実装部品を
使用する方法が広く利用されている。
イヤボンディングやフィルムキャリヤ等のように、ベア
チップを配線基板上に直接搭載するチップオンボード(
chip on board)法および、リードレスキ
ャリヤ、フラットパッケージ等の小型の表面実装部品を
使用する方法が広く利用されている。
このような高密度実装技術は、回路基板に配線等の回路
素子を形成し個別回路素子を搭載してなる混成集積回路
の高密度化技術でもあり、従来、該実装技術の利用によ
り高機能、高性能化な混成集積回路が製造されてきた。
素子を形成し個別回路素子を搭載してなる混成集積回路
の高密度化技術でもあり、従来、該実装技術の利用によ
り高機能、高性能化な混成集積回路が製造されてきた。
一方、混成集積回路基板の配線は、多層化およびファイ
ンパターニングにより配線密度を高める努力が払われて
きたが、厚膜技術または薄膜技術の何れか一方を利用し
た配線方法および構成では、際立った改善が望めないよ
うになった。
ンパターニングにより配線密度を高める努力が払われて
きたが、厚膜技術または薄膜技術の何れか一方を利用し
た配線方法および構成では、際立った改善が望めないよ
うになった。
第8図は従来技術になる混成集積回路の構成例を示す側
断面図、第9図は該混成集積回路の外部リード端子接続
用電極の拡大側断面図である。
断面図、第9図は該混成集積回路の外部リード端子接続
用電極の拡大側断面図である。
第8図において、回路基板の両面に回路素子を形成しそ
れをスルーホールで接続した混成集積回路51は、複数
個のスルーホール53を設けた回路基板52の上面およ
び下面に、配線や膜構成の回路部品等にてなる回路素子
54を形成し、次いで個別回路素子55を搭載し、回路
基板52にその端部を挟持するように構成した外部リー
ド端子56を接続したのち、セラミックキャップ60を
搭載し樹脂外装57を設けて完成する。
れをスルーホールで接続した混成集積回路51は、複数
個のスルーホール53を設けた回路基板52の上面およ
び下面に、配線や膜構成の回路部品等にてなる回路素子
54を形成し、次いで個別回路素子55を搭載し、回路
基板52にその端部を挟持するように構成した外部リー
ド端子56を接続したのち、セラミックキャップ60を
搭載し樹脂外装57を設けて完成する。
搭載した回路素子55の一部がベアチップ55aである
とき、ベアチップ55aおよびベアチップ55aに接続
する金属細線58を保護するため、外装57を施すに先
立ってコーティング樹脂をボッティングし保護層59が
形成される。
とき、ベアチップ55aおよびベアチップ55aに接続
する金属細線58を保護するため、外装57を施すに先
立ってコーティング樹脂をボッティングし保護層59が
形成される。
一方、第9図に示す如く回路素子54が厚膜の多層配線
であり、外部リード端子56を接続する電極61が、回
路基板52に被着した導体層54aと回路素子54の上
部に形成した導体層54bとの積層であるとき、導体層
54bは導体層54aの近傍にできる段差に掛かって形
成することになる。
であり、外部リード端子56を接続する電極61が、回
路基板52に被着した導体層54aと回路素子54の上
部に形成した導体層54bとの積層であるとき、導体層
54bは導体層54aの近傍にできる段差に掛かって形
成することになる。
一般に、このような混成集積回路51は、まず、複数個
の回路基板52が採取できる大形の絶縁板、例えばアル
ミナ・セラミック板に、厚膜法または薄膜法で回路素子
54を形成する。
の回路基板52が採取できる大形の絶縁板、例えばアル
ミナ・セラミック板に、厚膜法または薄膜法で回路素子
54を形成する。
次いで、該セラミック板を個々の回路基板52に分割し
たのち所望の回路素子55を搭載し、所要の搭載回路素
子(例えばベア・チップ)55aに保護層59を被着し
てから、外部リード端子56の接続および外装57を設
は完成する。
たのち所望の回路素子55を搭載し、所要の搭載回路素
子(例えばベア・チップ)55aに保護層59を被着し
てから、外部リード端子56の接続および外装57を設
は完成する。
回路素子54の形成に際し、スクリーン印刷技術を基本
とする厚膜法は、実装密度改善策として多層配線、ファ
インパターン印刷、スルーホールによる両面配線が利用
されている。
とする厚膜法は、実装密度改善策として多層配線、ファ
インパターン印刷、スルーホールによる両面配線が利用
されている。
回路素子を膜形成する厚膜法および薄膜法は、それぞれ
に特有の利点を有する反面、混成集積回路の実装密度を
さらに向上させることに対し技術的な限界がある。
に特有の利点を有する反面、混成集積回路の実装密度を
さらに向上させることに対し技術的な限界がある。
即ち、厚膜法は高粘性の導体ペーストを使用するため、
ファインパターンは約100μm幅が限界であり、スル
ーホールは吸引印刷によるも直径がQ、3m m以上を
必要とし、0.5 X 0.5mm以下の微小抵抗素子
を広範囲に渡り安定に形成することが困難であるという
問題点があり、薄膜法は多層配線が困難であるため、配
線領域が広くなり実装密度を大きくできないという問題
点があった。
ファインパターンは約100μm幅が限界であり、スル
ーホールは吸引印刷によるも直径がQ、3m m以上を
必要とし、0.5 X 0.5mm以下の微小抵抗素子
を広範囲に渡り安定に形成することが困難であるという
問題点があり、薄膜法は多層配線が困難であるため、配
線領域が広くなり実装密度を大きくできないという問題
点があった。
一方、ベア・チップ55a等を保護する保護層59は、
一般に、熱硬化性の液状樹脂を流し込みそれを加熱硬化
させているが、液状樹脂がベア・チ・ノブ55aの周囲
に流れ、保護層59は裾広がりの形状になる。そのため
、例えばベア・チ・ノブ55aを基板52の周縁近傍に
配置し、保護層59の裾が前記大形のセラミック板を回
路基板に分割する分割線に被さると、その分割が困難に
なる等の問題点があった。
一般に、熱硬化性の液状樹脂を流し込みそれを加熱硬化
させているが、液状樹脂がベア・チ・ノブ55aの周囲
に流れ、保護層59は裾広がりの形状になる。そのため
、例えばベア・チ・ノブ55aを基板52の周縁近傍に
配置し、保護層59の裾が前記大形のセラミック板を回
路基板に分割する分割線に被さると、その分割が困難に
なる等の問題点があった。
他方、従来の外部リード端子56は基板52との接続部
から側方へ真っ直ぐに伸びており、外装57から導出す
る部分に付加された外力によって、回路基板との接続部
分で破損することがあるという問題点があり、厚膜法を
利用した回路素子において、外部リード端子接続用の導
体層54aに接続する導体層54bが導体層54aの近
傍の段差が数十μmりなると、その段差部で切断するこ
とがあるという問題点もあった。
から側方へ真っ直ぐに伸びており、外装57から導出す
る部分に付加された外力によって、回路基板との接続部
分で破損することがあるという問題点があり、厚膜法を
利用した回路素子において、外部リード端子接続用の導
体層54aに接続する導体層54bが導体層54aの近
傍の段差が数十μmりなると、その段差部で切断するこ
とがあるという問題点もあった。
第1図は本発明の一実施例に係わる混成集積回路の基本
工程(イ)と該基本工程の要部に対応する混成集積回路
の側面図(I+)である。
工程(イ)と該基本工程の要部に対応する混成集積回路
の側面図(I+)である。
第1図において、セラミック基板1のスルーホール2は
、レーザドリリング等にて透孔3を明けたのち、無電解
めっきおよび電解めっきにて導体層4を被着形成する。
、レーザドリリング等にて透孔3を明けたのち、無電解
めっきおよび電解めっきにて導体層4を被着形成する。
次いで、基板1の一方の面に、所望の導体層がスルーホ
ール2と接続する厚膜の回路素子5を基板1の一方の面
(図は上面)に形成し、所望の導体層がスルーホール2
と接続する薄膜の回路素子6を基板1の他方の面(図は
下面)に形成する。
ール2と接続する厚膜の回路素子5を基板1の一方の面
(図は上面)に形成し、所望の導体層がスルーホール2
と接続する薄膜の回路素子6を基板1の他方の面(図は
下面)に形成する。
次いで、基板1にベアチップ等の回路素子7.8を搭載
したのち、基板1の外部接続用電極9に外部リード端子
10を接続する。
したのち、基板1の外部接続用電極9に外部リード端子
10を接続する。
本発明は、以上の工程または構成を含むことを特徴とし
た混成集積回路である。
た混成集積回路である。
上記手段によれば、めっき手段で導体層を被着すること
により微小径のスルーホールが可能となり、回路基板の
一方の面に形成した厚膜回路素子とその他方の面に形成
した薄膜回路素子とが、該スルーホールを介し接続する
ことにより、厚膜法の利点と薄膜法の利点とを兼ね備え
、混成集積回路の高密度化が実現した。
により微小径のスルーホールが可能となり、回路基板の
一方の面に形成した厚膜回路素子とその他方の面に形成
した薄膜回路素子とが、該スルーホールを介し接続する
ことにより、厚膜法の利点と薄膜法の利点とを兼ね備え
、混成集積回路の高密度化が実現した。
以下に、図面を用いて本発明の詳細な説明す第2図は本
発明の一実施例になる混成集積回路の一部分を破断した
側断面図、第3図は該混成集積回路の要部を拡大した側
断面図、第4図は該混成集積回路の主要製造工程を示す
工程図、第5図は該製造工程の要部に対応する該混成集
積回路の側断面図、第6図は該混成集積回路のベアチッ
プを保護する保護層の製造方法を説明するため一部分を
破断した側面図、第7図は本発明の他の実施例になる混
成集積回路の外部リード端子接続部を拡大した側断面図
である。
発明の一実施例になる混成集積回路の一部分を破断した
側断面図、第3図は該混成集積回路の要部を拡大した側
断面図、第4図は該混成集積回路の主要製造工程を示す
工程図、第5図は該製造工程の要部に対応する該混成集
積回路の側断面図、第6図は該混成集積回路のベアチッ
プを保護する保護層の製造方法を説明するため一部分を
破断した側面図、第7図は本発明の他の実施例になる混
成集積回路の外部リード端子接続部を拡大した側断面図
である。
第1図と共通部分に同一符号を使用した第2図において
、混成集積回路11は、スルーホール2を設けたセラミ
ック回路基板1の上面に多層配線を含む厚膜回路素子5
を形成し、下面に薄膜抵抗およびコンデンサを含む薄膜
回路素子6を形成し、回路素子5にベアチップ(個別回
路素子)7を搭載し、回路素子6にセラミックコンデン
サ等の個別回路素子8を搭載し、回路基板lの下面端部
に外部リード端子10を接続したのち、外装工2を形成
したものである。
、混成集積回路11は、スルーホール2を設けたセラミ
ック回路基板1の上面に多層配線を含む厚膜回路素子5
を形成し、下面に薄膜抵抗およびコンデンサを含む薄膜
回路素子6を形成し、回路素子5にベアチップ(個別回
路素子)7を搭載し、回路素子6にセラミックコンデン
サ等の個別回路素子8を搭載し、回路基板lの下面端部
に外部リード端子10を接続したのち、外装工2を形成
したものである。
ただし、ベアチップ7は外装工2の形成に先立って、金
属細線13を介し回路素子5と電気的に接続させたのち
、保護層43が形成されている。
属細線13を介し回路素子5と電気的に接続させたのち
、保護層43が形成されている。
第3図において、回路基板1の上面に形成した厚膜回路
素子5は、図中に斜線を書き込んだ導体層5aと図中に
点々を書き込んだ絶縁層5bとの多層構成であり、搭載
したベアチップ7の電極は、回路素子5の表面に表呈す
る電極部5cと金属細線13を介し接続されており、所
定の導体層5aがスルーホール2と接続している。
“薄膜回路素子6は抵抗層(Ta層) 6aと、
導体層6bおよび絶縁層6cとの積層構成であり、所定
の導体層6bがスルーホール2と接続しており、搭載し
た個別素子8の電極8aは、はんだ14を介し導体層6
bの表呈部6dと接続されている。
素子5は、図中に斜線を書き込んだ導体層5aと図中に
点々を書き込んだ絶縁層5bとの多層構成であり、搭載
したベアチップ7の電極は、回路素子5の表面に表呈す
る電極部5cと金属細線13を介し接続されており、所
定の導体層5aがスルーホール2と接続している。
“薄膜回路素子6は抵抗層(Ta層) 6aと、
導体層6bおよび絶縁層6cとの積層構成であり、所定
の導体層6bがスルーホール2と接続しており、搭載し
た個別素子8の電極8aは、はんだ14を介し導体層6
bの表呈部6dと接続されている。
以下に第4図と第5図を用い、複数個の回路基板1が採
取できる大きさのアルミナセラミック板を用いた混成集
積回路11の主要工程と、その構成について説明する。
取できる大きさのアルミナセラミック板を用いた混成集
積回路11の主要工程と、その構成について説明する。
混成集積回路11は、大型のアルミナセラミック板にス
ルーホール2を形成することからスタートする。即ち、
第5図(イ)に示す如くセラミック板21には、YAG
レーザ等を用い0.In+m程度の透孔3を明ける。
ルーホール2を形成することからスタートする。即ち、
第5図(イ)に示す如くセラミック板21には、YAG
レーザ等を用い0.In+m程度の透孔3を明ける。
次いで、第5図(ロ)に示すように、透孔3およびその
周囲を除きTaマスク22を被着形成し、セラミック板
21の表呈部に粗面化処理、即ち透孔3の内壁とその周
囲をエツチングし、例えば1μm程度の凹凸を有する粗
面にする。
周囲を除きTaマスク22を被着形成し、セラミック板
21の表呈部に粗面化処理、即ち透孔3の内壁とその周
囲をエツチングし、例えば1μm程度の凹凸を有する粗
面にする。
次いで、Taマスク22を溶去し第5図(ハ)に示すよ
うに、前記粗面部分を除きレジスト23を形成し、表面
に無電解めっきで導体(Cu)層4aを被着したのちそ
の上にレジスト24を形成し、表呈する導体層4aの上
に導体層4aを電極とした電解めっきで導体(Cu)層
4bを被着する。
うに、前記粗面部分を除きレジスト23を形成し、表面
に無電解めっきで導体(Cu)層4aを被着したのちそ
の上にレジスト24を形成し、表呈する導体層4aの上
に導体層4aを電極とした電解めっきで導体(Cu)層
4bを被着する。
次いで、レジスト23を除去すると第5図(ニ)に示す
ように、レジスト23の上に被着していた導体層4aと
4bが除去(リフトオフ)され、スルーホール2が完成
する。
ように、レジスト23の上に被着していた導体層4aと
4bが除去(リフトオフ)され、スルーホール2が完成
する。
次いで、第5図(ネ)に示すようにセラミック板21の
一方の面(図は上面)に厚膜回路素子5を形成したのち
、第5図(へ)に示すようにセラミック板21の他方の
面(図は下面)に薄膜回路素子6を形成する。
一方の面(図は上面)に厚膜回路素子5を形成したのち
、第5図(へ)に示すようにセラミック板21の他方の
面(図は下面)に薄膜回路素子6を形成する。
次いで、厚膜回路素子5および薄膜回路素子6の上に個
別回路素子7.8を搭載し、所要の搭載回路素子7およ
びその接続部を保護するための樹脂をボッティングした
のち、セラミック板21を回路基板工に割断し、回路基
板1に外部リード端子10を接続し、外部リード端子1
0の先端部が導出する外装工2をトランスファモールド
等の手段で形成し、外装工2から突出する外部リード端
子10をフォーミングし混成集積回路11が完成する。
別回路素子7.8を搭載し、所要の搭載回路素子7およ
びその接続部を保護するための樹脂をボッティングした
のち、セラミック板21を回路基板工に割断し、回路基
板1に外部リード端子10を接続し、外部リード端子1
0の先端部が導出する外装工2をトランスファモールド
等の手段で形成し、外装工2から突出する外部リード端
子10をフォーミングし混成集積回路11が完成する。
なお、第2図において外部リード端子10は、回路基板
1との接続部に近くU字状の湾曲部10aを形成しであ
るが、湾曲部10aは外部リード端子10を回路基板1
に接続した後の外力に対するダンパとしての役割り、例
えば外装工2の形成時や外部リード端子10のフォーミ
ング加工時および、完成し1ま た混成集積回路を実装した後の外力に対し、該接続部を
保護するようになる。
1との接続部に近くU字状の湾曲部10aを形成しであ
るが、湾曲部10aは外部リード端子10を回路基板1
に接続した後の外力に対するダンパとしての役割り、例
えば外装工2の形成時や外部リード端子10のフォーミ
ング加工時および、完成し1ま た混成集積回路を実装した後の外力に対し、該接続部を
保護するようになる。
前出図と共通部分に同一符号を使用した第6図において
、回路基板1に搭載したベアチップ7および金属細線1
3は、パッケージ用の樹脂(シリコーンゴム系樹脂等)
にてなる保護層43にて保護される。
、回路基板1に搭載したベアチップ7および金属細線1
3は、パッケージ用の樹脂(シリコーンゴム系樹脂等)
にてなる保護層43にて保護される。
そこで保護層43の形成は、第6図(イ)に示すように
ベアチップ7の四方を、セラミック板21に搭載した突
堤44にて囲うようにする。ただし、突堤44の断面は
下方に窄まる台形である。
ベアチップ7の四方を、セラミック板21に搭載した突
堤44にて囲うようにする。ただし、突堤44の断面は
下方に窄まる台形である。
次いで、第6図(rJ)に示すようにパッケージ用の樹
脂液45を突堤44の内側に流し込み、それを硬化させ
たのち突堤44を除去すると、第6図(ハ)に示すよう
に、所定領域の上に保護層43が完成する。
脂液45を突堤44の内側に流し込み、それを硬化させ
たのち突堤44を除去すると、第6図(ハ)に示すよう
に、所定領域の上に保護層43が完成する。
前出図と共通部分に同一符号を使用した第7図において
、混成集積回路31は回路基板1の上面に厚膜回路素子
5を形成してなり、外部リード端子10が回路基板1の
上面の端部にはんだ層37を介し接続しである。
、混成集積回路31は回路基板1の上面に厚膜回路素子
5を形成してなり、外部リード端子10が回路基板1の
上面の端部にはんだ層37を介し接続しである。
ただし、外部リード端子接続用の電極32は、下部導体
N33とビアフィル34および、配線36の一部分であ
る上部導体層35にてなり、厚さが10μm程度である
下部導体層33と、導体層33に隣接する厚膜回路素子
5との段差を、例えば厚膜回路素子5を構成する一部分
となる誘電体層5dにて導体層33の周囲を囲み該囲み
内に導電性ペーストを充填し焼結したビアフィル34が
埋めることにより、厚膜回路素子5およびビアフィル3
4の上部に被着した配&’j136は、ほぼ平面内に形
成されることになる。
N33とビアフィル34および、配線36の一部分であ
る上部導体層35にてなり、厚さが10μm程度である
下部導体層33と、導体層33に隣接する厚膜回路素子
5との段差を、例えば厚膜回路素子5を構成する一部分
となる誘電体層5dにて導体層33の周囲を囲み該囲み
内に導電性ペーストを充填し焼結したビアフィル34が
埋めることにより、厚膜回路素子5およびビアフィル3
4の上部に被着した配&’j136は、ほぼ平面内に形
成されることになる。
なお、第4図および第5図を用いた実施例において、T
aマスク22は基板表面の粗化後に除去している。しか
し、Taマスク22を除去しないで五酸化タンタルとし
利用することができる。
aマスク22は基板表面の粗化後に除去している。しか
し、Taマスク22を除去しないで五酸化タンタルとし
利用することができる。
即ち、透孔3およびその周囲を除きTaマスク22を被
着形成したのち、それを熱酸化にて五酸化タンタル(T
ag’s)とし、次いでセラミック板21の表呈部に粗
面化処理を施し、該五酸化タンタルの上に薄膜回路素子
を形成すれば、五酸化タンタルは表面が滑らかでありパ
ターンの微細化が可能であると共に、タンタルやニクロ
ム等との密着性が良いため、形成回路素子の媒体として
有用であることを付記する。
着形成したのち、それを熱酸化にて五酸化タンタル(T
ag’s)とし、次いでセラミック板21の表呈部に粗
面化処理を施し、該五酸化タンタルの上に薄膜回路素子
を形成すれば、五酸化タンタルは表面が滑らかでありパ
ターンの微細化が可能であると共に、タンタルやニクロ
ム等との密着性が良いため、形成回路素子の媒体として
有用であることを付記する。
以上説明したように本発明は、めっき手段で導体層を被
着したスルーホールを介し、回路基板の一方の面に形成
した厚膜回路素子と他方の面に形成した薄膜回路素子と
を接続したことにより、微小径のスルーホールが可能と
なったこと、厚膜法と薄膜法の双方の利点とを兼ね備え
たことにより、混成集積回路が従来よりも高密度化およ
び小型化が実現し得た効果がある。
着したスルーホールを介し、回路基板の一方の面に形成
した厚膜回路素子と他方の面に形成した薄膜回路素子と
を接続したことにより、微小径のスルーホールが可能と
なったこと、厚膜法と薄膜法の双方の利点とを兼ね備え
たことにより、混成集積回路が従来よりも高密度化およ
び小型化が実現し得た効果がある。
さらに、ベアチップを保護する保護層の形成時に突堤を
搭載し、該保護層の形成後に該突堤を除去することによ
り、従来技術で生じた保護層周囲の広がりがなくなって
、混成集積回路の小型化およびベアチップを配設する設
計上の自由度が向上した効果があり、厚膜回路素子形成
面の外部リード端子接続用電極には、ビアフィルを具え
ることで信頼性が向上した効果がある。
搭載し、該保護層の形成後に該突堤を除去することによ
り、従来技術で生じた保護層周囲の広がりがなくなって
、混成集積回路の小型化およびベアチップを配設する設
計上の自由度が向上した効果があり、厚膜回路素子形成
面の外部リード端子接続用電極には、ビアフィルを具え
ることで信頼性が向上した効果がある。
なお、本願発明は前記実施例に限定されず、例えばスル
ーホールの導体層の形成に際し、リフトオフ法に変えて
エツチング法を利用する等の他の手法を利用したり、回
路基板の同一面に保護層を必要とするベアチップと保護
層を必要としない個別回路素子とを搭載する等の応用が
可能であることを付記する。
ーホールの導体層の形成に際し、リフトオフ法に変えて
エツチング法を利用する等の他の手法を利用したり、回
路基板の同一面に保護層を必要とするベアチップと保護
層を必要としない個別回路素子とを搭載する等の応用が
可能であることを付記する。
第1図は本発明の一実施例に係わる混成集積回路の基本
工程(イ)と該基本工程の要部に対応する混成集積回路
の側面図(0)、第2図ぼ本発明の一実施例になる混成
集積回路の一部分を破断した側断面図、 第3図は該混成集積回路の要部を拡大した側断面図、 第4図は該混成集積回路の主要製造工程を示す工程図、 第5図は該製造工程の要部に対応する該混成集積回路の
側断面図、 第6図は該混成集積回路のベアチップを保護する保護層
の製造方法を説明するため一部分を破断した側面図、 第7図は本発明の他の実施例になる混成集積回路の外部
リード端子接続部を拡大した側断面図、 第89図は従来技術になる混成集積回路の構成例を示す
側断面図、 第9図は該混成集積回路の外部リード端子接続用電極の
拡大側断面図、 である。 図中において、 1は回路基板、 2はスルーホール、 3は透孔、 4は導体層、 5.6は膜構成の回路素子、 7はベアチップ(搭載個別回路素子)、8は搭載個別回
路素子、 10は外部リード端子、 10aはU次形の曲げ加工部、 32は外部接続電極、 34はビアフィル、 43は保護層、 44は突堤、 を示す。 代理人 弁理士 井 桁 貞 − (イ) (両系1
図 茅8@のり一ド商拾千刊し朽り伍pのイ貝゛1kW面ド
1WQ 詔
工程(イ)と該基本工程の要部に対応する混成集積回路
の側面図(0)、第2図ぼ本発明の一実施例になる混成
集積回路の一部分を破断した側断面図、 第3図は該混成集積回路の要部を拡大した側断面図、 第4図は該混成集積回路の主要製造工程を示す工程図、 第5図は該製造工程の要部に対応する該混成集積回路の
側断面図、 第6図は該混成集積回路のベアチップを保護する保護層
の製造方法を説明するため一部分を破断した側面図、 第7図は本発明の他の実施例になる混成集積回路の外部
リード端子接続部を拡大した側断面図、 第89図は従来技術になる混成集積回路の構成例を示す
側断面図、 第9図は該混成集積回路の外部リード端子接続用電極の
拡大側断面図、 である。 図中において、 1は回路基板、 2はスルーホール、 3は透孔、 4は導体層、 5.6は膜構成の回路素子、 7はベアチップ(搭載個別回路素子)、8は搭載個別回
路素子、 10は外部リード端子、 10aはU次形の曲げ加工部、 32は外部接続電極、 34はビアフィル、 43は保護層、 44は突堤、 を示す。 代理人 弁理士 井 桁 貞 − (イ) (両系1
図 茅8@のり一ド商拾千刊し朽り伍pのイ貝゛1kW面ド
1WQ 詔
Claims (6)
- (1)ガラスまたはセラミックにてなる回路基板(1)
に導体層(4)をめっき手段で被着したスルーホール(
2)を設け、該回路基板(1)の一方の面に該スルーホ
ール(2)と接続する回路素子(5)を厚膜手段で形成
し、該回路基板(1)の他方の面に該スルーホール(2
)と接続する回路素子(6)を薄膜手段で形成すること
を特徴とした混成集積回路の製造方法。 - (2)無電解めっき層に電解めっき層を積層してなる前
記スルーホール(2)の導体層(4)の被着に先立って
、前記回路基板(1)の当該部に表面粗化処理を施すこ
とを特徴とした、前記特許請求の範囲第1項記載の混成
集積回路の製造方法。 - (3)前記回路基板(1)にベアチップ(7)を搭載し
、該ベアチップ(7)の四方を囲む突堤(44)を該回
路基板(1)に搭載し、該突堤(44)の内側に樹脂液
を流し込み、該樹脂液を硬化させてから該突堤(44)
を除去することを特徴とした、前記特許請求の範囲第1
項記載の混成集積回路の製造方法。 - (4)導体層(4)をめっき手段で被着したスルーホー
ル(2)を具えたガラスまたはセラミックの回路基板(
1)が、一方の面に該スルーホール(2)と接続する厚
膜の回路素子(5)を具え、他方の面に薄膜より形成し
該スルーホール(2)と接続する薄膜の回路素子(6)
を具え、該一方または他方の面に設けた外部接続電極(
32)に外部リード端子(10)を接続してなることを
特徴とした混成集積回路の構造。 - (5)前記外部リード端子(10)が前記基板(1)に
接続する部分の外側に側面視ほぼU次形の曲げ加工を施
してなることを特徴とした、前記特許請求の範囲第4項
記載の混成集積回路の構造。 - (6)前記外部接続電極(32)が、下部導体層とビア
フィル(34)と上部導体層とを積層してなることを特
徴とした、前記特許請求の範囲第4項記載の混成集積回
路の構造。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61058715A JPS62216259A (ja) | 1986-03-17 | 1986-03-17 | 混成集積回路の製造方法および構造 |
EP19870302217 EP0238282A3 (en) | 1986-03-17 | 1987-03-16 | Hybrid ic device and method for manufacturing same |
US07/026,972 US4827328A (en) | 1986-03-17 | 1987-03-17 | Hybrid IC device |
KR870002379A KR910000244B1 (en) | 1986-03-17 | 1987-03-17 | Hybrid i.c device and a method for manufacturing thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61058715A JPS62216259A (ja) | 1986-03-17 | 1986-03-17 | 混成集積回路の製造方法および構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62216259A true JPS62216259A (ja) | 1987-09-22 |
Family
ID=13092187
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61058715A Pending JPS62216259A (ja) | 1986-03-17 | 1986-03-17 | 混成集積回路の製造方法および構造 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4827328A (ja) |
EP (1) | EP0238282A3 (ja) |
JP (1) | JPS62216259A (ja) |
KR (1) | KR910000244B1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH022699A (ja) * | 1987-12-22 | 1990-01-08 | Thomson Csf | 高密度ハイブリッド集積回路 |
EP0415336A2 (en) * | 1989-08-31 | 1991-03-06 | Matsushita Electric Industrial Co., Ltd. | Method for manufacturing thick film circuit substrate |
US7491894B2 (en) | 2004-03-25 | 2009-02-17 | Sanyo Electric Co., Ltd. | Hybrid integrated circuit device |
Families Citing this family (45)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4924292A (en) * | 1988-04-12 | 1990-05-08 | Kaufman Lance R | Direct bond circuit assembly with crimped lead frame |
WO1990003045A1 (en) * | 1988-09-15 | 1990-03-22 | Unisys Corporation | Method of forming holes in ceramic ic packages |
JPH02102071A (ja) * | 1988-10-11 | 1990-04-13 | Olympus Optical Co Ltd | イオン流記録ヘッドの製造方法 |
US4927983A (en) * | 1988-12-16 | 1990-05-22 | International Business Machines Corporation | Circuit board |
KR930010076B1 (ko) * | 1989-01-14 | 1993-10-14 | 티디케이 가부시키가이샤 | 다층혼성집적회로 |
JP2572840B2 (ja) * | 1989-03-30 | 1997-01-16 | 三菱電機株式会社 | 半導体装置および放熱フィン |
US5077633A (en) * | 1989-05-01 | 1991-12-31 | Motorola Inc. | Grounding an ultra high density pad array chip carrier |
JPH03227541A (ja) * | 1990-02-01 | 1991-10-08 | Hitachi Ltd | 半導体装置 |
DE4031203A1 (de) * | 1990-10-04 | 1992-04-09 | Bosch Gmbh Robert | Dickschichthybridanordnung mit aussenkontakten |
JP2541357B2 (ja) * | 1990-10-29 | 1996-10-09 | 日本電気株式会社 | チップ型固体電解コンデンサの製造方法 |
US5250843A (en) * | 1991-03-27 | 1993-10-05 | Integrated System Assemblies Corp. | Multichip integrated circuit modules |
US5151559A (en) * | 1991-05-02 | 1992-09-29 | International Business Machines Corporation | Planarized thin film surface covered wire bonded semiconductor package |
US5306874A (en) * | 1991-07-12 | 1994-04-26 | W.I.T. Inc. | Electrical interconnect and method of its manufacture |
US5206794A (en) * | 1991-12-20 | 1993-04-27 | Vlsi Technology, Inc. | Integrated circuit package with device and wire coat assembly |
US5313366A (en) * | 1992-08-12 | 1994-05-17 | International Business Machines Corporation | Direct chip attach module (DCAM) |
US5438216A (en) * | 1992-08-31 | 1995-08-01 | Motorola, Inc. | Light erasable multichip module |
US5406699A (en) * | 1992-09-18 | 1995-04-18 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing an electronics package |
JPH0745468A (ja) * | 1993-06-29 | 1995-02-14 | Murata Mfg Co Ltd | セラミックコンデンサおよびセラミックコンデンサを取り付けた半導体装置 |
US5548486A (en) * | 1994-01-21 | 1996-08-20 | International Business Machines Corporation | Pinned module |
US5878483A (en) * | 1995-06-01 | 1999-03-09 | International Business Machines Corporation | Hammer for forming bulges in an array of compliant pin blanks |
US5610436A (en) * | 1995-06-07 | 1997-03-11 | Bourns, Inc. | Surface mount device with compensation for thermal expansion effects |
US6183064B1 (en) | 1995-08-28 | 2001-02-06 | Lexmark International, Inc. | Method for singulating and attaching nozzle plates to printheads |
US5841193A (en) * | 1996-05-20 | 1998-11-24 | Epic Technologies, Inc. | Single chip modules, repairable multichip modules, and methods of fabrication thereof |
DE19632200C2 (de) * | 1996-08-09 | 2002-09-05 | Bosch Gmbh Robert | Multichipmodul |
US5907769A (en) * | 1996-12-30 | 1999-05-25 | Micron Technology, Inc. | Leads under chip in conventional IC package |
US6158843A (en) * | 1997-03-28 | 2000-12-12 | Lexmark International, Inc. | Ink jet printer nozzle plates with ink filtering projections |
US6159817A (en) * | 1998-05-07 | 2000-12-12 | Electro-Films Incorporated | Multi-tap thin film inductor |
US6798058B1 (en) * | 1999-02-18 | 2004-09-28 | Seiko Epson Corporation | Semiconductor device, mounting and method of manufacturing mounting substrate, circuit board, and electronic instrument |
US6283584B1 (en) | 2000-04-18 | 2001-09-04 | Lexmark International, Inc. | Ink jet flow distribution system for ink jet printer |
US6639177B2 (en) * | 2001-03-29 | 2003-10-28 | Gsi Lumonics Corporation | Method and system for processing one or more microstructures of a multi-material device |
TW548810B (en) * | 2002-05-31 | 2003-08-21 | Gigno Technology Co Ltd | Multi-chip package |
AT413170B (de) * | 2003-09-09 | 2005-11-15 | Austria Tech & System Tech | Dünnschichtanordnung und verfahren zum herstellen einer solchen dünnschichtanordnung |
AT500259B1 (de) * | 2003-09-09 | 2007-08-15 | Austria Tech & System Tech | Dünnschichtanordnung und verfahren zum herstellen einer solchen dünnschichtanordnung |
US7309838B2 (en) * | 2004-07-15 | 2007-12-18 | Oki Electric Industry Co., Ltd. | Multi-layered circuit board assembly with improved thermal dissipation |
US7323762B2 (en) * | 2004-11-01 | 2008-01-29 | Phoenix Precision Technology Corporation | Semiconductor package substrate with embedded resistors and method for fabricating the same |
JP5029026B2 (ja) * | 2007-01-18 | 2012-09-19 | 富士通株式会社 | 電子装置の製造方法 |
JP5154819B2 (ja) * | 2007-04-03 | 2013-02-27 | 新光電気工業株式会社 | 基板及びその製造方法 |
TWI360207B (en) * | 2007-10-22 | 2012-03-11 | Advanced Semiconductor Eng | Chip package structure and method of manufacturing |
JP5419406B2 (ja) * | 2008-09-18 | 2014-02-19 | 三菱重工業株式会社 | インバータ装置 |
US8569894B2 (en) | 2010-01-13 | 2013-10-29 | Advanced Semiconductor Engineering, Inc. | Semiconductor package with single sided substrate design and manufacturing methods thereof |
TWI411075B (zh) | 2010-03-22 | 2013-10-01 | Advanced Semiconductor Eng | 半導體封裝件及其製造方法 |
JP5749468B2 (ja) * | 2010-09-24 | 2015-07-15 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 回路装置およびその製造方法 |
US9406658B2 (en) | 2010-12-17 | 2016-08-02 | Advanced Semiconductor Engineering, Inc. | Embedded component device and manufacturing methods thereof |
US8877554B2 (en) * | 2013-03-15 | 2014-11-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices |
TWM509428U (zh) * | 2015-06-02 | 2015-09-21 | Yageo Corp | 堆疊型被動元件整合裝置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3745095A (en) * | 1971-01-26 | 1973-07-10 | Int Electronic Res Corp | Process of making a metal core printed circuit board |
US4080513A (en) * | 1975-11-03 | 1978-03-21 | Metropolitan Circuits Incorporated Of California | Molded circuit board substrate |
DE2915240A1 (de) * | 1978-06-28 | 1980-01-03 | Mitsumi Electric Co | Gedruckte schaltung |
FR2439478A1 (fr) * | 1978-10-19 | 1980-05-16 | Cii Honeywell Bull | Boitier plat pour dispositifs a circuits integres |
US4446477A (en) * | 1981-08-21 | 1984-05-01 | Sperry Corporation | Multichip thin film module |
GB2137805B (en) * | 1982-11-19 | 1987-01-28 | Stanley Bracey | Chip carrier |
JPS59159592A (ja) * | 1983-03-03 | 1984-09-10 | オ−ケ−プリント配線株式会社 | セラミツク基板の製造方法 |
JPS6021589A (ja) * | 1983-07-18 | 1985-02-02 | 株式会社日立製作所 | 混成集積回路用基板 |
JPS60201688A (ja) * | 1984-03-27 | 1985-10-12 | 株式会社住友金属セラミックス | 厚膜薄膜混成集積回路用基板 |
US4628598A (en) * | 1984-10-02 | 1986-12-16 | The United States Of America As Represented By The Secretary Of The Air Force | Mechanical locking between multi-layer printed wiring board conductors and through-hole plating |
US4659587A (en) * | 1984-10-11 | 1987-04-21 | Hitachi, Ltd. | Electroless plating process and process for producing multilayer wiring board |
US4639290A (en) * | 1985-12-09 | 1987-01-27 | Hughes Aircraft Company | Methods for selectively removing adhesives from polyimide substrates |
-
1986
- 1986-03-17 JP JP61058715A patent/JPS62216259A/ja active Pending
-
1987
- 1987-03-16 EP EP19870302217 patent/EP0238282A3/en not_active Ceased
- 1987-03-17 KR KR870002379A patent/KR910000244B1/ko not_active IP Right Cessation
- 1987-03-17 US US07/026,972 patent/US4827328A/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH022699A (ja) * | 1987-12-22 | 1990-01-08 | Thomson Csf | 高密度ハイブリッド集積回路 |
EP0415336A2 (en) * | 1989-08-31 | 1991-03-06 | Matsushita Electric Industrial Co., Ltd. | Method for manufacturing thick film circuit substrate |
US7491894B2 (en) | 2004-03-25 | 2009-02-17 | Sanyo Electric Co., Ltd. | Hybrid integrated circuit device |
Also Published As
Publication number | Publication date |
---|---|
KR910000244B1 (en) | 1991-01-23 |
KR870009471A (ko) | 1987-10-27 |
EP0238282A3 (en) | 1988-12-21 |
US4827328A (en) | 1989-05-02 |
EP0238282A2 (en) | 1987-09-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62216259A (ja) | 混成集積回路の製造方法および構造 | |
US7506437B2 (en) | Printed circuit board having chip package mounted thereon and method of fabricating same | |
JP2842378B2 (ja) | 電子回路基板の高密度実装構造 | |
US20060003481A1 (en) | Method for fabricating semiconductor components using conductive layer and grooves | |
US7399661B2 (en) | Method for making an integrated circuit substrate having embedded back-side access conductors and vias | |
KR20010020468A (ko) | 순차적으로 적층된 집적회로 패키지 | |
KR100257926B1 (ko) | 회로기판형성용다층필름 및 이를 사용한 다층회로기판 및 반도체장치용패키지 | |
US6218736B1 (en) | Circuit board and semiconductor device, and method of manufacturing the same | |
JPH11233531A (ja) | 電子部品の実装構造および実装方法 | |
JPH07335992A (ja) | 配線基板と配線基板の製造方法 | |
JP2000261152A (ja) | プリント配線組立体 | |
JP2865072B2 (ja) | 半導体ベアチップ実装基板 | |
US6420207B1 (en) | Semiconductor package and enhanced FBG manufacturing | |
US6704208B2 (en) | Printed circuit board and manufacturing method thereof | |
JPS6153852B2 (ja) | ||
KR19990002341A (ko) | 이형칩부품 혼재실장용 인쇄회로기판 및 그 제조방법 | |
JP2541494B2 (ja) | 半導体装置 | |
KR100426493B1 (ko) | 반도체 패키지 제조용 부재와, 이것을 이용한 반도체 패키지 제조방법 | |
JPS63283051A (ja) | 混成集積回路装置用基板 | |
JP2002232104A (ja) | 配線モジュール | |
JPH0722735A (ja) | プリント配線板 | |
JPS6225491A (ja) | 印刷配線板の製法 | |
JPH02260592A (ja) | 回路基板 | |
JPH02150042A (ja) | 混成集積回路 | |
KR100593763B1 (ko) | 회로 장치 |