JP2572840B2 - 半導体装置および放熱フィン - Google Patents
半導体装置および放熱フィンInfo
- Publication number
- JP2572840B2 JP2572840B2 JP1080486A JP8048689A JP2572840B2 JP 2572840 B2 JP2572840 B2 JP 2572840B2 JP 1080486 A JP1080486 A JP 1080486A JP 8048689 A JP8048689 A JP 8048689A JP 2572840 B2 JP2572840 B2 JP 2572840B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- electronic circuit
- view
- pair
- circuit boards
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
- H01L23/467—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing gases, e.g. air
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/117—Stacked arrangements of devices
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/02—Arrangements of circuit components or wiring on supporting structure
- H05K7/023—Stackable modules
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10742—Details of leads
- H05K2201/10886—Other details
- H05K2201/10946—Leads attached onto leadless component after manufacturing the component
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置の構造および、その半導体装
置で用いる放熱フィンの構造に関するものである。
置で用いる放熱フィンの構造に関するものである。
第15図は従来の、通常ICと呼ばれている半導体装置の
うちSOP（Small Outline Package）と呼ばれるパッケー
ジの一部破断面を示す斜視図である。
うちSOP（Small Outline Package）と呼ばれるパッケー
ジの一部破断面を示す斜視図である。
第16図は第15図に示した従来のSOP形ICを用いた従来
の混成集種回路装置で、通常モジュールと呼ばれるもの
の外形図であり、その上面図（第16図ａ））、正面図
（第16図（ｂ））、側面図（第16図（ｃ））、下面図
（第16図（ｄ））を示すものである。また、第16図
（ｅ）は、第16図（ｃ）のＡ部の拡大図を示す。
の混成集種回路装置で、通常モジュールと呼ばれるもの
の外形図であり、その上面図（第16図ａ））、正面図
（第16図（ｂ））、側面図（第16図（ｃ））、下面図
（第16図（ｄ））を示すものである。また、第16図
（ｅ）は、第16図（ｃ）のＡ部の拡大図を示す。
図において、１はICと呼ばれるパッケージされた半導
体装置、２は半導体素子、３はリードのうち、半導体装
置の外側部分で、外部装置と接続されるアウターリー
ド、４は半導体素子２を保護し、ICの外形を形づくる掛
止樹脂、５はモジュールと呼ばれる混成集積回路形半導
体装置、６は電子回路基板、７は電子回路基板６の上に
実装される部品で、IC1以外のチップ抵抗，チップコン
デンサ等のチップ部品、８はモジュールの電極で、電子
回路基板６上に設けられたランドである。
体装置、２は半導体素子、３はリードのうち、半導体装
置の外側部分で、外部装置と接続されるアウターリー
ド、４は半導体素子２を保護し、ICの外形を形づくる掛
止樹脂、５はモジュールと呼ばれる混成集積回路形半導
体装置、６は電子回路基板、７は電子回路基板６の上に
実装される部品で、IC1以外のチップ抵抗，チップコン
デンサ等のチップ部品、８はモジュールの電極で、電子
回路基板６上に設けられたランドである。
ランド８には、電子回路基板に実装する、IC1やチッ
プ部品７と接続するための搭載電極8aと、電子回路基板
６と外部装置を電気的に接続するための外部入出力電極
8bとがある。９はモジュール５の外部入出力電極8bと接
続され、モジュール５と外部装置または基板との間を取
り持つ部分であるクリップリード、9aはクリップリード
９のうち、モジュールの電子回路基板等を挟み込んで固
定する部分であるクリップ部、9bはクリップリード９の
うち、外部の装置または基板の電極穴またはスルーホー
ルと呼ばれる電極部に差し込んで使用するリード部であ
る。10はICのアウターリード３やチップ部品７の電極
と、電子回路基板６上の搭載電極8a、または、電子回路
基板６上の外部入出力電極8bとを電気的に接続する材料
で、例えばはんだである。
プ部品７と接続するための搭載電極8aと、電子回路基板
６と外部装置を電気的に接続するための外部入出力電極
8bとがある。９はモジュール５の外部入出力電極8bと接
続され、モジュール５と外部装置または基板との間を取
り持つ部分であるクリップリード、9aはクリップリード
９のうち、モジュールの電子回路基板等を挟み込んで固
定する部分であるクリップ部、9bはクリップリード９の
うち、外部の装置または基板の電極穴またはスルーホー
ルと呼ばれる電極部に差し込んで使用するリード部であ
る。10はICのアウターリード３やチップ部品７の電極
と、電子回路基板６上の搭載電極8a、または、電子回路
基板６上の外部入出力電極8bとを電気的に接続する材料
で、例えばはんだである。
次に作用，効果について説明する。従来のモジュール
５は電子回路基板６上に設けられた、銅箔等による導体
パターン（図示せず）と、IC1およびチップ部品７等に
より、通常のIC1では持ち得なかった機能を持った半導
体装置、例えばメモリー等の記憶容量が増加したり、異
種のIC1を用いて複合機能を持つようにした半導体装置
として使える。
５は電子回路基板６上に設けられた、銅箔等による導体
パターン（図示せず）と、IC1およびチップ部品７等に
より、通常のIC1では持ち得なかった機能を持った半導
体装置、例えばメモリー等の記憶容量が増加したり、異
種のIC1を用いて複合機能を持つようにした半導体装置
として使える。
従来のモジュール型半導体装置は以上のように構成さ
れているので、電子回路基板６の表側や裏側または両側
にしかIC1やチップ部品７を搭載することができない。
しかるに一方、現在の電気，電子産業では、IC1やチッ
プ部品７の搭載密度（通常実装密度という）の向上が要
求されており、従来のモジュール５では、外部装置や基
板に従来のモジュール５を実装した場合、モジュール５
の表裏両面、およびモジュール５の下部にしかIC1やチ
ップ部品７を搭載できず、実装密度は高々３倍にしかな
らない。従って、より高密度な実装を行いたい場合、従
来のモジュールでは限界があるという問題があった。
れているので、電子回路基板６の表側や裏側または両側
にしかIC1やチップ部品７を搭載することができない。
しかるに一方、現在の電気，電子産業では、IC1やチッ
プ部品７の搭載密度（通常実装密度という）の向上が要
求されており、従来のモジュール５では、外部装置や基
板に従来のモジュール５を実装した場合、モジュール５
の表裏両面、およびモジュール５の下部にしかIC1やチ
ップ部品７を搭載できず、実装密度は高々３倍にしかな
らない。従って、より高密度な実装を行いたい場合、従
来のモジュールでは限界があるという問題があった。
また、従来のモジュールでは、使用者側でメモリー容
量の拡張や機能の高度化を行うことが難しかった。即
ち、このような場合には、例えば、モジュール５を取り
替える等の必要があり、使用者側での改良は困難であっ
た。
量の拡張や機能の高度化を行うことが難しかった。即
ち、このような場合には、例えば、モジュール５を取り
替える等の必要があり、使用者側での改良は困難であっ
た。
また、特開昭63-80591号公報にはマザー基板上に直立
させた２つの配線基板間に複数のフラットパッケージを
積み重ねて搭載したものが示されているが、この公報の
第４図，第５図に示すような複合形半導体装置（モジュ
ール）では、リードとリードの間（リードピッチ）が微
細になると、配線基板のスルーホールの微細化が難しく
なるという問題があった。また、アセンブリ工程上、配
線基板にICを立てるのも難しいという欠点があった。
させた２つの配線基板間に複数のフラットパッケージを
積み重ねて搭載したものが示されているが、この公報の
第４図，第５図に示すような複合形半導体装置（モジュ
ール）では、リードとリードの間（リードピッチ）が微
細になると、配線基板のスルーホールの微細化が難しく
なるという問題があった。また、アセンブリ工程上、配
線基板にICを立てるのも難しいという欠点があった。
本願の請求項１に記載の発明は、上記のような問題点
を解消するためになされたもので、従来のモジュールで
は得難かった高密度の実装を可能にできるとともに、使
用者側でメモリー容量の拡張や機能の高度化を容易に行
なうことができる半導体装置を得ることを目的とする。
を解消するためになされたもので、従来のモジュールで
は得難かった高密度の実装を可能にできるとともに、使
用者側でメモリー容量の拡張や機能の高度化を容易に行
なうことができる半導体装置を得ることを目的とする。
また、本願の請求項２に記載の発明は、上記のような
問題点を解消するためになされたもので、請求項１に記
載の半導体装置を容易に得ることができる半導体装置を
得ることを目的とする。
問題点を解消するためになされたもので、請求項１に記
載の半導体装置を容易に得ることができる半導体装置を
得ることを目的とする。
また、本願の請求項３に記載の発明は、上記のような
問題点を解消するためになされたもので、装置の冷却を
効率よく行うことができるモジュール形の半導体装置を
得ることを目的とする。
問題点を解消するためになされたもので、装置の冷却を
効率よく行うことができるモジュール形の半導体装置を
得ることを目的とする。
また、本願の請求項４に記載の発明は、上記のような
問題点を解消するためになされたもので、このようなモ
ジュール形の半導体装置を冷却することができる放熱フ
ィンを得ることを目的とする。
問題点を解消するためになされたもので、このようなモ
ジュール形の半導体装置を冷却することができる放熱フ
ィンを得ることを目的とする。
本願の請求項１記載の発明は、少なくとも１対の同一
面積または異なる面積を有する電子回路基板と、該１対
の電子回路基板に垂直で、かつ該１対の電子回路基板の
両方に渡って電気的接続をしている少なくとも１つの半
導体集積回路（以下ICと称す）とからなり、上記ICは上
記電子回路基板と対向するその側面からそれぞれ突出す
るリードの先端が交互に第1,第２の平面上に存在する、
ジグザグインライン型のものであり、かつ上記１対の電
子回路基板を、互いに平行に、かつ本半導体装置が実装
される外部装置または基板に対し垂直になるように実装
してなる単位半導体装置を複数、上記１対の電子回路基
板が同一平面上に複数個並ぶよう、本半導体装置が実装
される外部装置または基板に対して垂直な方向に並べて
積み重ねて実装することにより装置を構成したものであ
る。
面積または異なる面積を有する電子回路基板と、該１対
の電子回路基板に垂直で、かつ該１対の電子回路基板の
両方に渡って電気的接続をしている少なくとも１つの半
導体集積回路（以下ICと称す）とからなり、上記ICは上
記電子回路基板と対向するその側面からそれぞれ突出す
るリードの先端が交互に第1,第２の平面上に存在する、
ジグザグインライン型のものであり、かつ上記１対の電
子回路基板を、互いに平行に、かつ本半導体装置が実装
される外部装置または基板に対し垂直になるように実装
してなる単位半導体装置を複数、上記１対の電子回路基
板が同一平面上に複数個並ぶよう、本半導体装置が実装
される外部装置または基板に対して垂直な方向に並べて
積み重ねて実装することにより装置を構成したものであ
る。
また、本願の請求項２記載の発明は、請求項１記載の
半導体装置において、複数個積み重ねる上記単位半導体
装置のうちの最上位位置以外のものは、本半導体装置が
実装される外部装置または基板と電気的に接続される電
極が並んでいる辺と反対側の辺上に、ランドと呼ばれる
電極を有する電子回路基板を用いて構成するようにした
ものである。
半導体装置において、複数個積み重ねる上記単位半導体
装置のうちの最上位位置以外のものは、本半導体装置が
実装される外部装置または基板と電気的に接続される電
極が並んでいる辺と反対側の辺上に、ランドと呼ばれる
電極を有する電子回路基板を用いて構成するようにした
ものである。
また、本願の請求項３記載の発明は、請求項１または
２記載の半導体装置において、上記１対の電子回路基板
の内側に気体を流して冷却するようにしたものである。
２記載の半導体装置において、上記１対の電子回路基板
の内側に気体を流して冷却するようにしたものである。
また、本願の請求項４記載の発明は、請求項１ないし
３のいずれかに記載の半導体装置において用いられる放
熱フィンにおいて、該放熱フィンを、内部を空気等の気
体が流れる貫通孔が複数形成されたハニカム構造を有す
るものとし、かつ上記ICを挟むように該ICの２つの主面
上にそれぞれ配設されるようにしたものである。
３のいずれかに記載の半導体装置において用いられる放
熱フィンにおいて、該放熱フィンを、内部を空気等の気
体が流れる貫通孔が複数形成されたハニカム構造を有す
るものとし、かつ上記ICを挟むように該ICの２つの主面
上にそれぞれ配設されるようにしたものである。
本願の請求項１記載の発明は、上述のように構成した
ことにより、複数の電子回路基板にわたって実装される
べき、双方向ジグザグインライン形のIC等の半導体集積
回路を何層にも重ねて実装することを可能ならしめると
ともに、上述のような構成を有するモジュール形の半導
体装置を２つ以上外部装置または基板に対して垂直な方
向に積み重ねることを可能とするので、メモリー容量の
拡張や機能の高度化が容易となる。
ことにより、複数の電子回路基板にわたって実装される
べき、双方向ジグザグインライン形のIC等の半導体集積
回路を何層にも重ねて実装することを可能ならしめると
ともに、上述のような構成を有するモジュール形の半導
体装置を２つ以上外部装置または基板に対して垂直な方
向に積み重ねることを可能とするので、メモリー容量の
拡張や機能の高度化が容易となる。
また、本願の請求項２記載の発明は、上述のように構
成したことにより、請求項１記載の半導体装置の実現が
容易となる。
成したことにより、請求項１記載の半導体装置の実現が
容易となる。
また、本願の請求項３記載の発明は、上述のように構
成したことにより、請求項１または２記載の半導体装置
の冷却を可能とする。
成したことにより、請求項１または２記載の半導体装置
の冷却を可能とする。
また、本願の請求項４記載の発明は、上述のように構
成したことにより、内側にIC等の発熱体を包み、内側に
気体の冷媒を流すことにより、内側に気体を流して冷却
するような、モジュール形の半導体装置の冷却効率を向
上させる。
成したことにより、内側にIC等の発熱体を包み、内側に
気体の冷媒を流すことにより、内側に気体を流して冷却
するような、モジュール形の半導体装置の冷却効率を向
上させる。
以下、この発明の実施例を図について説明する。
第１図ないし第４図は本願の請求項１または２記載の
発明の一実施例による半導体装置を示し、図において、
１〜10は既述のものと同じものであるので説明を省略す
る。
発明の一実施例による半導体装置を示し、図において、
１〜10は既述のものと同じものであるので説明を省略す
る。
次に作用，効果について説明する。
第２図は本願の請求項１または２に記載の発明の一実
施例による半導体装置における、２枚の電子回路基板の
両方にわたって電気的接続をなし得るIC1の例を示す。
上記IC1は通常の双方向にリードの出ているIC1を、通称
ZIL（Zig zag In line）型のパッケージと同様にリード
を変形させたものであり、本願ではこれを双方向ジグザ
グインライン型のパッケージと呼ぶものである。
施例による半導体装置における、２枚の電子回路基板の
両方にわたって電気的接続をなし得るIC1の例を示す。
上記IC1は通常の双方向にリードの出ているIC1を、通称
ZIL（Zig zag In line）型のパッケージと同様にリード
を変形させたものであり、本願ではこれを双方向ジグザ
グインライン型のパッケージと呼ぶものである。
第２図に示したIC1は、第３図に示すように実装でき
る。
る。
第３図は第２図に示したIC1を平行に並んだ２枚の電
子回路基板6aおよび6bにわたって実装した場合の部分外
形図を示す図であり、第３図（ａ）はその正面図、第３
図（ｂ）はその上面図、第３図（ｃ）は電子回路基板6b
を除いた場合の側面図である。なお、この第３図は三角
法によって描いてある。
子回路基板6aおよび6bにわたって実装した場合の部分外
形図を示す図であり、第３図（ａ）はその正面図、第３
図（ｂ）はその上面図、第３図（ｃ）は電子回路基板6b
を除いた場合の側面図である。なお、この第３図は三角
法によって描いてある。
第４図は第３図に示したような実装方法を用いて作製
した，上記本願の請求項記載の発明の一実施例による半
導体装置の正面図（第４図（ａ））、および側面図（第
４図（ｂ））である。
した，上記本願の請求項記載の発明の一実施例による半
導体装置の正面図（第４図（ａ））、および側面図（第
４図（ｂ））である。
第４図に示すように、本願の請求項１記載の発明の一
実施例による半導体装置の，互いに平行に並んだ２枚の
電子回路基板６は、本願による半導体装置を実装しよう
とする外部装置または基板に対し垂直に立っており、か
つ、第４図に示すように、第２図に示すIC1が８枚、上
記２枚の電子回路基板６の間にこれらに対して垂直に実
装されるため、第４図に示したモジュール型の半導体装
置の場合、同じ外部装置または基板の同一面積上に、８
倍もの実装ができるという効果がある。
実施例による半導体装置の，互いに平行に並んだ２枚の
電子回路基板６は、本願による半導体装置を実装しよう
とする外部装置または基板に対し垂直に立っており、か
つ、第４図に示すように、第２図に示すIC1が８枚、上
記２枚の電子回路基板６の間にこれらに対して垂直に実
装されるため、第４図に示したモジュール型の半導体装
置の場合、同じ外部装置または基板の同一面積上に、８
倍もの実装ができるという効果がある。
また、２枚の電子回路基板６および該電子回路基板６
上の他のIC1やチップ部品７をも含めて回路が組めるた
め、単にIC1を８個重ねるだけでは得られない機能を得
るようにすることもできるという効果がある。
上の他のIC1やチップ部品７をも含めて回路が組めるた
め、単にIC1を８個重ねるだけでは得られない機能を得
るようにすることもできるという効果がある。
また、本実施例では、ICとして双方向ジグザグインラ
イン型のパッケージを用いたことにより、２枚の電子回
路基板６のランドピッチに制限されることなく微細ピッ
チのICが使えるという効果もある。
イン型のパッケージを用いたことにより、２枚の電子回
路基板６のランドピッチに制限されることなく微細ピッ
チのICが使えるという効果もある。
第５図、第６図、および第１図は本願の請求項１また
は２記載の発明の一実施例による半導体装置を示し、図
において、8cは、第４図の半導体装置５（第１図の下側
の半導体装置5b）の電子回路基板６の、本半導体装置を
実装しようとする外部装置または基板に電気的に接続さ
れる電極が並んでいる辺（下側の辺）と反対側の辺（上
側の辺）上に設けた、通常ランドと呼ばれる電極で、こ
こでは、特に区別するために拡張電極と呼ぶ電極であ
る。他は既に説明したのでここでは省略する。
は２記載の発明の一実施例による半導体装置を示し、図
において、8cは、第４図の半導体装置５（第１図の下側
の半導体装置5b）の電子回路基板６の、本半導体装置を
実装しようとする外部装置または基板に電気的に接続さ
れる電極が並んでいる辺（下側の辺）と反対側の辺（上
側の辺）上に設けた、通常ランドと呼ばれる電極で、こ
こでは、特に区別するために拡張電極と呼ぶ電極であ
る。他は既に説明したのでここでは省略する。
第５図は、第４図に示した本願の請求項１記載の発明
の一実施例による半導体装置において、上記拡張電極8c
を設けた本願の請求項１または２記載の発明の一実施例
による半導体装置を構成する下側の半導体装置（5aとす
る）の正面図（第５図（ａ））、および側面図（第５図
（ｂ））である。
の一実施例による半導体装置において、上記拡張電極8c
を設けた本願の請求項１または２記載の発明の一実施例
による半導体装置を構成する下側の半導体装置（5aとす
る）の正面図（第５図（ａ））、および側面図（第５図
（ｂ））である。
第６図は、第４図に示した本願の請求項１記載の発明
の一実施例による半導体装置において、第４図に示す、
その上端にクリップ部9aを持ち、かつ該クリップ部がク
リップリードの長手方向外側に向けて開口部を持ち、一
方その下方にリード部9bを持つクリップリード９の代わ
りに、第６図に示すその両端にクリップ部9aを持ち、か
つ該クリップ部がクリップリードの長手方向外側に向け
て開口部を持つようなクリップリード９を用いた、本願
の請求項１記載の発明の一実施例による半導体装置を構
成する上側の半導体装置5bの正面図（第６図（ａ））お
よび側面図（第６図（ｂ））である。
の一実施例による半導体装置において、第４図に示す、
その上端にクリップ部9aを持ち、かつ該クリップ部がク
リップリードの長手方向外側に向けて開口部を持ち、一
方その下方にリード部9bを持つクリップリード９の代わ
りに、第６図に示すその両端にクリップ部9aを持ち、か
つ該クリップ部がクリップリードの長手方向外側に向け
て開口部を持つようなクリップリード９を用いた、本願
の請求項１記載の発明の一実施例による半導体装置を構
成する上側の半導体装置5bの正面図（第６図（ａ））お
よび側面図（第６図（ｂ））である。
第１図は第５図に示したモジュール型の半導体装置5a
および第６図に示したモジュール型の半導体装置5bを重
ねた、本願の請求項１または２記載の半導体装置であ
る。
および第６図に示したモジュール型の半導体装置5bを重
ねた、本願の請求項１または２記載の半導体装置であ
る。
第１図に示すように、上記拡張電極8cと呼んでいる電
極、および上記第６図に示したその両端にクリップ部9a
を持ち、かつ該クリップ部がクリップリードの長手方向
両端に、外側に向いた開口部を持つようなクリップリー
ド９により、半導体装置が実装される外部装置または基
板に対し垂直な方向に、単位モジュール型の半導体装置
5aおよび5bを並べて積み重ねて実装することにより、モ
ジュール型の半導体装置５を得ることができる。そして
このようなモジュール型の半導体装置５においては、所
望個数の半導体装置を積み重ねて実装することにより、
所望のメモリー容量、あるいは所望の機能を得ることが
でき、メモリー容量の拡張や機能の高度化等を容易に行
なうことができる。
極、および上記第６図に示したその両端にクリップ部9a
を持ち、かつ該クリップ部がクリップリードの長手方向
両端に、外側に向いた開口部を持つようなクリップリー
ド９により、半導体装置が実装される外部装置または基
板に対し垂直な方向に、単位モジュール型の半導体装置
5aおよび5bを並べて積み重ねて実装することにより、モ
ジュール型の半導体装置５を得ることができる。そして
このようなモジュール型の半導体装置５においては、所
望個数の半導体装置を積み重ねて実装することにより、
所望のメモリー容量、あるいは所望の機能を得ることが
でき、メモリー容量の拡張や機能の高度化等を容易に行
なうことができる。
なお、上記実施例では、第１図，第４図，第５図に示
したように、クリップリード９のリード部9bの形状がZI
L型パッケージと同様になっているが、リード部9bの形
状はSIL（Single In Line）型パッケージと同様に、電
子回路基板６と同一平面上にあってもよい。
したように、クリップリード９のリード部9bの形状がZI
L型パッケージと同様になっているが、リード部9bの形
状はSIL（Single In Line）型パッケージと同様に、電
子回路基板６と同一平面上にあってもよい。
次に、以上に述べてきたような，高密度に実装された
モジュール型の半導体装置の場合、１個のIC1の発する
熱が微少であっても全体としては大きくなり、放熱方法
についても考慮する必要がある。
モジュール型の半導体装置の場合、１個のIC1の発する
熱が微少であっても全体としては大きくなり、放熱方法
についても考慮する必要がある。
また、近年、IC1の高速化の要求に伴い、ECL（Emitte
r Coupled Logic）やBi-CMOS等の高速ICが用いられるよ
うになってきたが、このような高速ICでは１個のICの放
熱量が大きくなるために、放熱の問題がさらに重要にな
る。
r Coupled Logic）やBi-CMOS等の高速ICが用いられるよ
うになってきたが、このような高速ICでは１個のICの放
熱量が大きくなるために、放熱の問題がさらに重要にな
る。
第７図は、IC1に放熱フィンを設けて、自然放熱させ
た場合の，本願の請求項３記載の発明の一実施例による
半導体装置における半導体素子を示す図であり、第８図
は、上記半導体装置で用いられる、放熱フィンを設けた
IC1の斜視図である。図中、11は放熱フィンである。
た場合の，本願の請求項３記載の発明の一実施例による
半導体装置における半導体素子を示す図であり、第８図
は、上記半導体装置で用いられる、放熱フィンを設けた
IC1の斜視図である。図中、11は放熱フィンである。
第８図に示すICでは、内蔵された半導体素子２の発す
る熱の大部分は放熱フィン11を伝わって外部に放出され
ているが、いくらかは、半導体素子２を包む封止樹脂４
を伝わって放出される。
る熱の大部分は放熱フィン11を伝わって外部に放出され
ているが、いくらかは、半導体素子２を包む封止樹脂４
を伝わって放出される。
従って、第７図に示すようなモジュール型の半導体装
置５の中心部には熱が溜まり高温になる。従って、時に
は、中心部付近のIC1が高温のため誤動作する等の不具
合が生じる場合もある。
置５の中心部には熱が溜まり高温になる。従って、時に
は、中心部付近のIC1が高温のため誤動作する等の不具
合が生じる場合もある。
そこで考えられたのが、例えば第９図に示されたよう
な、本願の請求項４記載の発明の一実施例による放熱フ
ィン11である。図中、12は放熱フィン11の空洞部であ
る。
な、本願の請求項４記載の発明の一実施例による放熱フ
ィン11である。図中、12は放熱フィン11の空洞部であ
る。
上記放熱フィン11は第９図に示すような構造になって
おり、放熱フィン11の空洞12中を気体が流れることによ
り、放熱フィン11を冷却させる。
おり、放熱フィン11の空洞12中を気体が流れることによ
り、放熱フィン11を冷却させる。
上記本願の請求項４記載の発明の一実施例による放熱
フィン11を設けたIC1を第10図、第11図に示す。第10図
（ａ）は上記本願の請求項４記載の発明の一実施例によ
る放熱フィン11を設けたIC1の正面図、第10図（ｂ）は
上面図、第10図（ｃ）は側面図である。また第11図は斜
視図である。
フィン11を設けたIC1を第10図、第11図に示す。第10図
（ａ）は上記本願の請求項４記載の発明の一実施例によ
る放熱フィン11を設けたIC1の正面図、第10図（ｂ）は
上面図、第10図（ｃ）は側面図である。また第11図は斜
視図である。
第12図は本願の請求項４記載の発明の一実施例による
放熱フィン11を設けたIC1を実装した、本願の請求項１
（請求項２にも当然適用できる）記載の発明の一実施例
による半導体装置である。
放熱フィン11を設けたIC1を実装した、本願の請求項１
（請求項２にも当然適用できる）記載の発明の一実施例
による半導体装置である。
第12図に示した半導体装置は、第12図のＡまたはＢの
方向から強制的に気体を送風させることにより、上記半
導体装置の中心部においても熱が溜まることがなく、冷
却される。
方向から強制的に気体を送風させることにより、上記半
導体装置の中心部においても熱が溜まることがなく、冷
却される。
なお、この実施例では、第12図のＡまたはＢから送ら
れた気体流がモジュール型の半導体装置５の上部から逃
げて、冷却効果が下がるのを防ぐために、上部に蓋13が
設けられている。
れた気体流がモジュール型の半導体装置５の上部から逃
げて、冷却効果が下がるのを防ぐために、上部に蓋13が
設けられている。
以上述べて来たように、第１図，第４図，第５図，第
６図，第７図、第12図に示した本願発明による半導体装
置では、全て第２図に示した双方向にZIL型のリードを
持つIC1を用いているが、本願の請求項１記載の発明の
一実施例による半導体装置において用いられるIC1は、
上記IC1に限定されるものではなく、例えば、第13図に
示すように、双方向にSIL型のリードを持つIC1でも良
い。
６図，第７図、第12図に示した本願発明による半導体装
置では、全て第２図に示した双方向にZIL型のリードを
持つIC1を用いているが、本願の請求項１記載の発明の
一実施例による半導体装置において用いられるIC1は、
上記IC1に限定されるものではなく、例えば、第13図に
示すように、双方向にSIL型のリードを持つIC1でも良
い。
また、本願の請求項１記載の発明の一実施例による半
導体装置で用いられる，平行に並んだ少なくとも１対の
電子回路基板には、少なくとも１つの第２図、第13図に
示されるようなICが、２枚以上の上記電子回路基板にわ
たって実装されているものであれば、第14図に示すZIL
型IC1や第15図に示すSIL型ICが用いられてもよい。
導体装置で用いられる，平行に並んだ少なくとも１対の
電子回路基板には、少なくとも１つの第２図、第13図に
示されるようなICが、２枚以上の上記電子回路基板にわ
たって実装されているものであれば、第14図に示すZIL
型IC1や第15図に示すSIL型ICが用いられてもよい。
以上のように、本願の請求項１記載の発明によれば、
少なくとも１対の同一面積または異なる面積を有する電
子回路基板と、該１対の電子回路基板に垂直で、かつ該
１対の電子回路基板の両方に渡って電気的接続をしてい
る少なくとも１つの半導体集積回路（以下ICと称す）と
からなり、上記ICは上記電子回路基板と対向するその側
面からそれぞれ突出するリードの先端が交互に第1,第２
の平面上に存在する、ジグザグインライン型のものであ
り、かつ上記１対の電子回路基板を、互いに平行に、か
つ本半導体装置が実装される外部装置または基板に対し
垂直になるように実装してなる単位半導体装置を複数、
上記１対の電子回路基板が同一平面上に複数個並ぶよ
う、本半導体装置が実装される外部装置または基板に対
して垂直な方向に並べて積み重ねて実装することにより
装置を構成したので、従来の，電子回路基板の表面や裏
面またはその両方にICやチップ部品を搭載するモジュー
ル形半導体装置では実現し得ない高密度の実装を可能に
し、かつメモリー容量の拡張や機能の高度化を容易に行
うことができる効果がある。
少なくとも１対の同一面積または異なる面積を有する電
子回路基板と、該１対の電子回路基板に垂直で、かつ該
１対の電子回路基板の両方に渡って電気的接続をしてい
る少なくとも１つの半導体集積回路（以下ICと称す）と
からなり、上記ICは上記電子回路基板と対向するその側
面からそれぞれ突出するリードの先端が交互に第1,第２
の平面上に存在する、ジグザグインライン型のものであ
り、かつ上記１対の電子回路基板を、互いに平行に、か
つ本半導体装置が実装される外部装置または基板に対し
垂直になるように実装してなる単位半導体装置を複数、
上記１対の電子回路基板が同一平面上に複数個並ぶよ
う、本半導体装置が実装される外部装置または基板に対
して垂直な方向に並べて積み重ねて実装することにより
装置を構成したので、従来の，電子回路基板の表面や裏
面またはその両方にICやチップ部品を搭載するモジュー
ル形半導体装置では実現し得ない高密度の実装を可能に
し、かつメモリー容量の拡張や機能の高度化を容易に行
うことができる効果がある。
また、本願の請求項２記載の発明によれば、請求項１
記載の半導体装置において、複数個積み重ねる上記単位
半導体装置のうちの最上位位置以外のものは、本半導体
装置が実装される外部装置または基板と電気的に接続さ
れる電極が並んでいる辺と反対側の辺上に、ランドと呼
ばれる電極を有する電子回路基板を用いて構成するよう
にしたので、複数の単位半導体装置同士を外部装置また
は基板に対し垂直な方向に相互に連結することが可能に
なり、高密度の実装を可能にし、かつメモリー容量の拡
張や機能の高度化を容易に行うことができるものが実際
に得られる効果がある。
記載の半導体装置において、複数個積み重ねる上記単位
半導体装置のうちの最上位位置以外のものは、本半導体
装置が実装される外部装置または基板と電気的に接続さ
れる電極が並んでいる辺と反対側の辺上に、ランドと呼
ばれる電極を有する電子回路基板を用いて構成するよう
にしたので、複数の単位半導体装置同士を外部装置また
は基板に対し垂直な方向に相互に連結することが可能に
なり、高密度の実装を可能にし、かつメモリー容量の拡
張や機能の高度化を容易に行うことができるものが実際
に得られる効果がある。
また、本願の請求項３記載の発明によれば、請求項１
または２記載の半導体装置において、上記１対の電子回
路基板の内側に気体を流して冷却するようにしたので、
上記のような高密度に実装されたモジュール形の半導体
装置を冷却しその放熱を行うことができる効果がある。
または２記載の半導体装置において、上記１対の電子回
路基板の内側に気体を流して冷却するようにしたので、
上記のような高密度に実装されたモジュール形の半導体
装置を冷却しその放熱を行うことができる効果がある。
また、本願の請求項４記載の発明は、請求項１ないし
３のいずれかに記載の半導体装置において用いられる放
熱フィンにおいて、該放熱フィンを、内部を空気等の気
体が流れる貫通孔が複数形成されたハニカム構造を有す
るものとし、かつ上記ICを挟むように該ICの２つの主面
上にそれぞれ配設されるようにしたので、その貫通孔の
内部を流れる気体によりこの放熱フィンを搭載したICを
効率よく冷却することができる効果がある。
３のいずれかに記載の半導体装置において用いられる放
熱フィンにおいて、該放熱フィンを、内部を空気等の気
体が流れる貫通孔が複数形成されたハニカム構造を有す
るものとし、かつ上記ICを挟むように該ICの２つの主面
上にそれぞれ配設されるようにしたので、その貫通孔の
内部を流れる気体によりこの放熱フィンを搭載したICを
効率よく冷却することができる効果がある。
第１図は本願の請求項１または２記載の発明の一実施例
によるモジュール型の半導体装置の正面図（第１図
（ａ））および側面図（第１図（ｂ））である。 第２図は第１図の半導体装置で用いられたIC1の一部断
面を示す斜視図である。 第３図は第２図に示されたIC1の実装方法を示す正面図
（第３図（ａ））、上面図（第３図（ｂ））および側面
図（第３図（ｃ））である。 第４図は本願の請求項１記載の発明の一実施例による単
位半導体装置の正面図（第４図（ａ））および側面図
（第４図（ｂ））である。 第５図は本願の請求項１または２記載の発明の一実施例
による下側単位半導体装置の正面図（第５図（ａ））お
よび側面図（第５図（ｂ））である。 第６図は本願の請求項１記載の発明の一実施例による上
側単位半導体装置の正面図（第６図（ａ））および側面
図（第６図（ｂ））である。 第７図は本願の請求項３記載の発明の一実施例による半
導体装置の正面図（第７図（ａ））および側面図（第７
図（ｂ））である。 第８図は第７図の装置で用いられた，放熱フィン11を持
つIC1の斜視図である。 第９図は本願の請求項４記載の発明の一実施例による放
熱フィンの構造の正面図（第９図（ａ））、上面図（第
９図（ｂ））および側面図（第９図（ｃ））である。 第10図は第２図に示したIC1に第９図に示した放熱フィ
ン11をIC1の両面に搭載した半導体素子の正面図（第10
図（ａ））、上面図（第10図（ｂ））および側面図（第
10図（ｃ））である。 第11図は上記半導体素子の斜視図である。 第12図は第11図の半導体素子を有する半導体装置の正面
図（第12図（ａ））および側面図（第12図（ｂ））であ
る。 第13図は第２図と同様、本願の請求項１または２記載の
半導体装置に用いられ得るICの一部断面を示す斜視図で
ある。 第14図は従来のZIL型ICの一部断面を示す斜視図であ
る。 第15図は従来のSOP型ICの一部断面を示す斜視図であ
る。 第16図は従来のモジュール型半導体装置の外形を示す上
面図（第16図（ａ）、側面図（第16図（ｂ）、第16図
（ｃ））、下面図（第16図（ｄ））、第16図（ｃ）のＡ
部拡大図（第16図（ｅ））である。 図において、１はIC、２は半導体装置、３はアウターリ
ード、４は封止樹脂、５はモジュール、６は電子回路基
板、７はチップ部品、８はランドで、8aは搭載基板、8b
は外部入出力電極、8cは拡張電極、９はクリップリード
で、9aはクリップ部、9bはリード部、10はハンダ、11は
放熱フィン、12は空洞部、13は蓋である。 なお、図中同一符号は同一もしくは相当部分を示す。
によるモジュール型の半導体装置の正面図（第１図
（ａ））および側面図（第１図（ｂ））である。 第２図は第１図の半導体装置で用いられたIC1の一部断
面を示す斜視図である。 第３図は第２図に示されたIC1の実装方法を示す正面図
（第３図（ａ））、上面図（第３図（ｂ））および側面
図（第３図（ｃ））である。 第４図は本願の請求項１記載の発明の一実施例による単
位半導体装置の正面図（第４図（ａ））および側面図
（第４図（ｂ））である。 第５図は本願の請求項１または２記載の発明の一実施例
による下側単位半導体装置の正面図（第５図（ａ））お
よび側面図（第５図（ｂ））である。 第６図は本願の請求項１記載の発明の一実施例による上
側単位半導体装置の正面図（第６図（ａ））および側面
図（第６図（ｂ））である。 第７図は本願の請求項３記載の発明の一実施例による半
導体装置の正面図（第７図（ａ））および側面図（第７
図（ｂ））である。 第８図は第７図の装置で用いられた，放熱フィン11を持
つIC1の斜視図である。 第９図は本願の請求項４記載の発明の一実施例による放
熱フィンの構造の正面図（第９図（ａ））、上面図（第
９図（ｂ））および側面図（第９図（ｃ））である。 第10図は第２図に示したIC1に第９図に示した放熱フィ
ン11をIC1の両面に搭載した半導体素子の正面図（第10
図（ａ））、上面図（第10図（ｂ））および側面図（第
10図（ｃ））である。 第11図は上記半導体素子の斜視図である。 第12図は第11図の半導体素子を有する半導体装置の正面
図（第12図（ａ））および側面図（第12図（ｂ））であ
る。 第13図は第２図と同様、本願の請求項１または２記載の
半導体装置に用いられ得るICの一部断面を示す斜視図で
ある。 第14図は従来のZIL型ICの一部断面を示す斜視図であ
る。 第15図は従来のSOP型ICの一部断面を示す斜視図であ
る。 第16図は従来のモジュール型半導体装置の外形を示す上
面図（第16図（ａ）、側面図（第16図（ｂ）、第16図
（ｃ））、下面図（第16図（ｄ））、第16図（ｃ）のＡ
部拡大図（第16図（ｅ））である。 図において、１はIC、２は半導体装置、３はアウターリ
ード、４は封止樹脂、５はモジュール、６は電子回路基
板、７はチップ部品、８はランドで、8aは搭載基板、8b
は外部入出力電極、8cは拡張電極、９はクリップリード
で、9aはクリップ部、9bはリード部、10はハンダ、11は
放熱フィン、12は空洞部、13は蓋である。 なお、図中同一符号は同一もしくは相当部分を示す。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−63048（ＪＰ，Ａ) 実開 昭63−162547（ＪＰ，Ｕ) 実開 昭63−59394（ＪＰ，Ｕ) 実開 昭59−56753（ＪＰ，Ｕ)
Claims (4)
- 【請求項１】少なくとも１対の同一面積または異なる面
積を有する電子回路基板と、該１対の電子回路基板に垂
直で、かつ該１対の電子回路基板の両方に渡って電気的
接続をしている少なくとも１つの半導体集積回路（以下
ICと称す）とからなり、上記ICは上記電子回路基板と対
向するその側面からそれぞれ突出するリードの先端が交
互に第1,第２の平面上に存在する、ジグザグインライン
型のものであり、かつ上記１対の電子回路基板を、互い
に平行に、かつ本半導体装置が実装される外部装置また
は基板に対し垂直になるように実装してなる単位半導体
装置を複数、 上記１対の電子回路基板が同一平面上に複数個並ぶよ
う、本半導体装置が実装される外部装置または基板に対
して垂直な方向に並べて積み重ねて実装してなることを
特徴とする半導体装置。 - 【請求項２】請求項１記載の半導体装置において、 複数個積み重ねる上記単位半導体装置のうちの最上位位
置以外のものは、本半導体装置が実装される外部装置ま
たは基板と電気的に接続される電極が並んでいる辺と反
対側の辺上に、ランドと呼ばれる電極を有する電子回路
基板を用いて構成したものであることを特徴とする半導
体装置。 - 【請求項３】請求項１または２記載の半導体装置におい
て、 上記１対の電子回路基板の内側に気体を流して冷却する
ようにしたことを特徴とする半導体装置。 - 【請求項４】請求項１ないし３のいずれかに記載の半導
体装置において用いられる放熱フィンにおいて、 該放熱フィンを、内部を空気等の気体が流れる貫通孔が
複数形成されたハニカム構造を有するものとし、 かつ上記ICを挟むように該ICの２つの主面上にそれぞれ
配設されることを特徴とする放熱フィン。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1080486A JP2572840B2 (ja) | 1989-03-30 | 1989-03-30 | 半導体装置および放熱フィン |
| KR1019900003664A KR930002805B1 (ko) | 1989-03-30 | 1990-03-19 | 반도체장치 및 방열핀(fin) |
| US07/501,276 US5025307A (en) | 1989-03-30 | 1990-03-29 | Modular semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1080486A JP2572840B2 (ja) | 1989-03-30 | 1989-03-30 | 半導体装置および放熱フィン |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02260448A JPH02260448A (ja) | 1990-10-23 |
| JP2572840B2 true JP2572840B2 (ja) | 1997-01-16 |
Family
ID=13719622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1080486A Expired - Fee Related JP2572840B2 (ja) | 1989-03-30 | 1989-03-30 | 半導体装置および放熱フィン |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5025307A (ja) |
| JP (1) | JP2572840B2 (ja) |
| KR (1) | KR930002805B1 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02260450A (ja) * | 1989-03-30 | 1990-10-23 | Mitsubishi Electric Corp | 半導体装置およびその実装方法 |
| US5321585A (en) * | 1992-06-25 | 1994-06-14 | General Motors Corporation | Directly solderable auxiliary circuit board assembly and methods of making and using the same |
| US6205654B1 (en) * | 1992-12-11 | 2001-03-27 | Staktek Group L.P. | Method of manufacturing a surface mount package |
| KR0139694B1 (ko) * | 1994-05-11 | 1998-06-01 | 문정환 | 솔더 볼을 이용한 반도체 패키지 및 그 제조방법 |
| US6191368B1 (en) | 1995-09-12 | 2001-02-20 | Tessera, Inc. | Flexible, releasable strip leads |
| US5557501A (en) * | 1994-11-18 | 1996-09-17 | Tessera, Inc. | Compliant thermal connectors and assemblies incorporating the same |
| US5514907A (en) * | 1995-03-21 | 1996-05-07 | Simple Technology Incorporated | Apparatus for stacking semiconductor chips |
| US5754405A (en) * | 1995-11-20 | 1998-05-19 | Mitsubishi Semiconductor America, Inc. | Stacked dual in-line package assembly |
| US6172413B1 (en) * | 1997-10-09 | 2001-01-09 | Micron Technology, Inc. | Chip leads constrained in dielectric media |
| FI981102A (fi) * | 1998-05-18 | 1999-11-19 | Nokia Networks Oy | Menetelmä komponenttien pakkaamiseksi, korttimoduuli ja sen jäähdytysj ärjestelmä |
| RU2176134C2 (ru) | 1998-07-02 | 2001-11-20 | Закрытое акционерное общество "Техно-ТМ" | Трехмерный электронный модуль и способ его изготовления |
| US6572387B2 (en) | 1999-09-24 | 2003-06-03 | Staktek Group, L.P. | Flexible circuit connector for stacked chip module |
| US6608763B1 (en) | 2000-09-15 | 2003-08-19 | Staktek Group L.P. | Stacking system and method |
| US6462408B1 (en) | 2001-03-27 | 2002-10-08 | Staktek Group, L.P. | Contact member stacking system and method |
| KR20200002194A (ko) * | 2018-06-29 | 2020-01-08 | 엘지디스플레이 주식회사 | 집적회로, 집적회로를 갖는 회로보드 및 이를 이용한 표시장치 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3246386A (en) * | 1962-01-26 | 1966-04-19 | Corning Glass Works | Electrical connected component and method |
| US3535595A (en) * | 1967-11-09 | 1970-10-20 | Ferroxcube Corp | Universal cord-wood module |
| JPS5956753U (ja) * | 1982-10-07 | 1984-04-13 | 日本電気株式会社 | 集積回路パツケ−ジ |
| JPS6163048A (ja) * | 1984-09-04 | 1986-04-01 | Toshiba Corp | メモリモジユ−ル |
| JPS62216259A (ja) * | 1986-03-17 | 1987-09-22 | Fujitsu Ltd | 混成集積回路の製造方法および構造 |
| US4790373A (en) * | 1986-08-01 | 1988-12-13 | Hughes Tool Company | Cooling system for electrical components |
| JPS6359394U (ja) * | 1986-10-03 | 1988-04-20 | ||
| JPH0770853B2 (ja) * | 1987-01-21 | 1995-07-31 | 株式会社日立製作所 | 電子装置の冷却装置 |
| JPS63162547U (ja) * | 1987-04-09 | 1988-10-24 | ||
| US4860163A (en) * | 1988-08-05 | 1989-08-22 | American Telephone And Telegraph Company | Communication equipment cabinet cooling arrangement |
-
1989
- 1989-03-30 JP JP1080486A patent/JP2572840B2/ja not_active Expired - Fee Related
-
1990
- 1990-03-19 KR KR1019900003664A patent/KR930002805B1/ko not_active IP Right Cessation
- 1990-03-29 US US07/501,276 patent/US5025307A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5025307A (en) | 1991-06-18 |
| JPH02260448A (ja) | 1990-10-23 |
| KR900015299A (ko) | 1990-10-26 |
| KR930002805B1 (ko) | 1993-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2572840B2 (ja) | 半導体装置および放熱フィン | |
| US6256203B1 (en) | Free standing, three dimensional, multi-chip, carrier package with air flow baffle | |
| US5053853A (en) | Modular electronic packaging system | |
| EP0555659B1 (en) | Multi-chip Module | |
| US6806120B2 (en) | Contact member stacking system and method | |
| JP2007532004A (ja) | 集積回路積層システムとその方法 | |
| US6532157B1 (en) | Angulated semiconductor packages | |
| US11096290B2 (en) | Printed circuit board with edge soldering for high-density packages and assemblies | |
| KR20010070141A (ko) | 전자모듈 | |
| US20040264148A1 (en) | Method and system for fan fold packaging | |
| JP2003078109A (ja) | 積層型メモリ装置 | |
| JP2003204039A (ja) | 半導体装置 | |
| JP2002110896A (ja) | 積層型マルチチップパッケージ | |
| JP2792494B2 (ja) | 集積回路の実装構造 | |
| JP3178405B2 (ja) | 熱応力を緩和した積層半導体装置モジュール | |
| JPH08159682A (ja) | ヒートシンクとその製造方法 | |
| JPH08116146A (ja) | モジュール基板およびモジュール基板の実装構造 | |
| JP3879803B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH09246466A (ja) | Ｉｃパッケージ装置 | |
| JP3064379U (ja) | 集積回路パッケ―ジ立体組立構造 | |
| US20030085455A1 (en) | Thermal ring used in 3-D stacking | |
| JPH08264950A (ja) | 電子部品の実装体 | |
| JPH02199859A (ja) | 電子部品装置及びその製造方法 | |
| JP2005203634A (ja) | 半導体装置 | |
| JPH0653628A (ja) | 表面実装素子を取り付けた回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |