JPH02260448A - 半導体装置および放熱フィン - Google Patents

半導体装置および放熱フィン

Info

Publication number
JPH02260448A
JPH02260448A JP1080486A JP8048689A JPH02260448A JP H02260448 A JPH02260448 A JP H02260448A JP 1080486 A JP1080486 A JP 1080486A JP 8048689 A JP8048689 A JP 8048689A JP H02260448 A JPH02260448 A JP H02260448A
Authority
JP
Japan
Prior art keywords
semiconductor device
electronic circuit
circuit boards
view
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1080486A
Other languages
English (en)
Other versions
JP2572840B2 (ja
Inventor
Tetsuya Ueda
哲也 上田
Toru Tachikawa
立川　透
Katsunao Takehara
克尚 竹原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1080486A priority Critical patent/JP2572840B2/ja
Priority to KR1019900003664A priority patent/KR930002805B1/ko
Priority to US07/501,276 priority patent/US5025307A/en
Publication of JPH02260448A publication Critical patent/JPH02260448A/ja
Application granted granted Critical
Publication of JP2572840B2 publication Critical patent/JP2572840B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/467—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing gases, e.g. air
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117—Stacked arrangements of devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/023—Stackable modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/10886—Other details
    • H05K2201/10946—Leads attached onto leadless component after manufacturing the component

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野〕 この発明は半導体装置の構造および、その半導体装置で
用いる放熱フィンの構造に関するものである。
〔従来の技術〕
第１５図は従来の通常ＩＣと呼ばれている半導体装置の
うちＳ　ＯＰ　（Ｓｍａｌｌ　　０ｕｔｌｉｎｅ　　Ｐ
ａｃｋａｇｅ）と呼ばれるパッケージの一部破断面を示
す斜視図である。第１６図は第１５図に示した従来のＳ
ＯＰ形ＩＣを用いた従来の混成集積回路装置で、通常モ
ジュールと呼ばれるものの外形図で、上面図（第１６図
（ａ））、正面図（第１６図さ））、側面図（第１６図
（Ｃ））、下面図（第１６図（ｄ））を示す。
第１６図（ｅ）は、第１６図（Ｃ）のＡ部の拡大図を示
す。
図において、１はＩＣと呼ばれるパッケージされた半導
体装置、２は半導体素子、３はリードのうち、半導体装
置の外側部分で、外部装置と接続されるアウターリード
、４は半導体素子２を保護し、ＩＣの外形を形づくる封
止樹脂、５はモジュールと呼ばれる混成集積回路形半導
体装置、６は電子回路基板、７は電子回路基板６の上に
実装される部品で、ＩＣＩ以外のチップ抵抗、チップコ
ンデ〉・す等のチップ部品、８はモジュールの電極で、
電子回路基板６上に設けられたランドである。
ランド８には、電子回路基板に実装する、（Ｃ１やチッ
プ部品７と接続するための搭載電極８ａと、電子回路基
板６と外部装置を電気的に接続するための外部入出力電
極８ｂとがある。９はモジュール５の外部入出力電極８
ｂと接続され、モジュール５と外部装置又は基板との間
を取り持つ部分でクリップリード、９ａはクリップリー
ド９のうち、モジュールの電子回路基板等を挟み込んで
固定する部分で、クリップ部、９ｂはクリップリード９
のうち、外部の装置又は基板の電橋穴又はスルーホール
と呼ばれる電極部に差し込んで使用するリード部である
。１０ばＩＣのアウターリード３やチップ部品７の電極
と、電子回路基板６上の搭載電極８ａ、又は、電子回路
基板Ｇ上の外部入出力電極８ｂとを電気的に接続する材
料で、例えばはんだである。
次に作用について説明する。従来のモジニール５は電子
回路基板６上に設けられた、銅箔等による導体パターン
（図示せず）と、ＴＣＩおよびチップ部品７等により、
通常のＩＣＩでは持ち得なかった機能を持った半導体装
置、例えば、メモリ等の記憶容量が増加したり、異種の
ＩＣ１を用いて複合機能を持つようにした半導体装置と
して使える。
〔発明が解決しようとする課題〕
従来のモジエール型半導体装置は以上のように構成され
ているので、電子回路基板６の表側や裏側又は両側にし
かＩＣＩやチップ部品７を搭載できない、しかるに一方
、現在の電気、電子産業では、ＩＣＩやチップ部品７の
搭載密度（通常実装密度という）の向上が要求されてお
り、従来のモジュール５では、外部装置や基板に、従来
のモジュール５を実装した場合、モジュール５の表裏両
面及び、モジュール５の下部にしかＩＣｉやチップ部品
７を搭載できず、実装面積は高々３倍にしかならない。
従って、より高密度な実装を行いたい場合従来のモジュ
ールでは限界があるという問題があった。
また、従来のモジュールでは、使用者側でメモリー容量
の拡張や機能の高度化を行うことが難しかった。即ち、
２のような場合には、例えば、モジュール５を取り替え
る等の必要があり、使用者側での改良は困難であった。
この発明の第１の発明は、上記のような問題点を解消す
るためになされたもので、従来のモジュールでは得難か
った高密度の実装を可能にできる半導体装置を得ること
を目的とする。
またこの発明の第２の発明は、使用者側でメモリー容量
の拡張や機能の高度化を容易に行なうことのできる半導
体装置を得ることを目的とする。
またこの発明の第３の発明は、第２の発明における半導
体装置を容易に得ることのできる半導体装置を得ること
を目的とする。
またこの発明の第４の発明は、冷却を効率よく行・）こ
とのできるモジュール形半導体装置を得ることを目的と
する。
またこの発明の第５の発明は、このようなモジュール形
半導体装置を冷却することのできる放熱フィンを得るこ
とを目的としている。
〔課題を解決するための手段〕
この発明の第１の発明にかかる半導体装置は、平行に並
んだ少なくとも１対の電子回路基板を外部装置又は基板
に対して垂直に立てるとともに、該電子回路基板、該２
枚以上の電子回路基板に渡って実装されているＩＣ等半
導体集積回路及びチツブ部品等で回路を作り、１つのモ
ジュール型半導体装置を構成したものである。
また、この発明の第２の発明に係る半導体装置は、上記
モジュール型半導体装置を２つ以上基板に対して垂直な
方向に積み重ねるようにし、メモリー容量の拡張や機能
の高度化を容易に行なえるようにしたものである。
また、この発明の第３の発明に係る半導体装置は、外部
装置又は基板に垂直に立てて実装される電子回路基板の
、外部装置又は基板と接続される電極が並んでいる辺と
反対側の辺上に通常ランドと呼ばれる電極を設け、これ
とたとえばその両端にクリップ部を持ち、かつ該クリッ
プ部がクリップリードの長手方向両端に、外側に向いた
開口部を持つようなりリップリードとにより、複数の上
記電子回路基板を、外部装置又は基板に垂直な方向に相
互に連結できるようにしたものである。
また、この発明の第４．第５の発明に係る半導体装置お
よび放熱フィンは、半導体装置の内側に気体を流して冷
却することにより、あるいは放熱フィンを用いることに
より、モジュール型半導体装置の平行に並んだ電子回路
基板の間に空気の流れを作り、モジュール型半導体装置
又はそのＩＣ等の動作に伴い発生する熱を逃して半導体
装置を冷却し、半導体装置を正常に動作させるようにし
たものである。
〔作用〕
この発明の第１の発明における、平行に並び、外部装置
又は基板に垂直に立てて配置される、少なくとも１対の
電子回路基板は、該複数の電子回路基板に渡って実装さ
れるＩＣ等の半導体集積回路を何層にも重ねて実装する
ことを可能ならしめる。
また、この発明の第２の発明における半導体装置は、上
記モジュール型半導体装置を２つ以上基板に対して垂直
な方向に積み重ねるようにしたから、メモリー容量の拡
張や機能の高度化等を容易に行なうことができる。
また、この発明の第３の発明における、外部装置又は基
板に垂直に立てて実装される電子回路基板の、外部装置
又は基板と接続される電極が並んでいる辺と反対側の辺
上に設けられた通常ランドと呼ばれる電極は、これとそ
の両端にクリップ部を持ち、かつ該クリップ部がクリッ
プリードの長手方向両端に、外側に向いた開口部を持つ
ようなりリップリードとにより、複数の上記電子回路基
板を、外部装置又は基板に垂直な方向に相互に連結する
ことを可能にする。
また、本発明の第４の発明における半導体装置は、半導
体装置の内側に空気の流れを作り、これにより半導体装
置を冷却するようにしたから、上記のようなモジュール
型半導体装置の冷却が可能となる。
また、本発明の第５の発明におけるハニカム構造を持つ
放熱フィンは、ハニカム構造の空洞部に空気等の気体の
冷媒を流すことにより、内側にＩＣ等発熱体を包み、内
側に気体を流して冷却するような、モジュール型半導体
装置の冷却効率を向上させる。
（実施例〕 以下、この発明の一実施例を図について説明する。
第２図〜第４図はこの発明の第１の実施例による半導体
装置を示し、図において、１〜１０は既述のものと同じ
であるので説明を省略する。
次に作用について説明する。
第２図は本発明の第１の発明の一実施例による半導体装
置における、２枚の電子回路基板６の両方に渡って電気
的接続をなし得るＩＣＩの例を示す。上記ＩＣＩは通常
の双方向にリードの出ているＩＣＩを、通称Ｚ　Ｉ　Ｌ
　（Ｚｉｇ　ｚａｇ　Ｉｎ　Ｌｉｎｅ）型パッケージと
同様にリード変形させたものである。
第２図に示したＴＣＩは、第３図に示すように実装でき
る。第３図は第２図に示したＩＣＩを平行に並んだ２枚
の電子回路基板６ａおよび６ｂに渡って実装した場合の
部分外形図を示す図で、第３図（ａ）は正面図、第３図
（ｂ）は上面図、第３図（Ｃ）は電子回路基板６ｂを除
いた場合の側面図であり、第３図は三角法によって描い
である。
第４図は第３図に示した様な実装方法を用いて作製した
上記本発明の第１の発明の一実施例による半導体装置の
正面図（第４図（ａ））及び側面図（第４図ら））であ
る。
第４図に示すように、本発明による半導体装置の平行に
並んだ２枚の電子回路基板６は、本発明による半導体装
置を実装しようとする外部装置又は基板に垂直に立って
おり、かつ上記２枚の電子回路基板６に垂直に第２図に
示した８枚のＩＣＩが第４図に示す様に実装されるため
、第４図に示したモジュール型半導体装置の場合、同じ
外部装置又は基板の同一面積上に、８倍もの実装ができ
るという効果がある。
また、２枚の電子回路基板６及び該電子回路基板６上の
他のＩＣＩやチップ部品７をも含めて回路が組めるため
、単にＩＣＩを８個重ねるだけでは得られない機能を得
るようにすることもできるという効果がある。
第５図、第６図、および第１図は第３の発明の一実施例
による半導体装置を示し、図において、８ｃは、第４図
の半導体装置５（第１図の下側の半導体装置５ｂ）の電
子回路基板６の、本半導体装置を実装しようとする外部
装置又は基板に電気的に接続される電極が並んでいる辺
（下側の辺）と反対側の辺（上側の辺）上に設けた、通
常ランドと呼ばれる電極で、ここでは、特に区別するた
めに拡張電極と呼ぶ電極である。他は既に説明したので
ここでは省略する。
第５図は、第４図に示した第１の発明の実施例の半導体
装置において、上記拡張電極８Ｃを設けた末弟３の発明
の一実施例の半導体装置を構成する下側の半導体装置（
５ａとする）の正面図（第５図（ａ））、及び側面図（
第５図（ｂ））である。
第６図は、第４図に示した第１の発明の実施例の半導体
装置において、第４図に示す、その上端にクリップ部９
ａを持ち、かつ該クリップ部がクリップリードの長手方
向外側に向けて開口部を持ち、一方その下方にリード部
９ｂを持つクリップリード９０代りに、第６図に示すそ
の両端にクリップ部９ａを持ち、かつ該クリップ部がク
リップリードの長手方向外側に向けて開口部を持つよう
なりリップリード９を用いた、末弟３の発明の一実施例
の半導体装置を構成する上側の半導体装置（５ｂとする
）の正面図（第６図（ａ））及び、側面図（第６図（ｂ
））である。
第１図は、第５図に示したモジエール型半導体装置５ａ
及び第６図に示したモジュール型半導体装置５ｂを重ね
た、末弟３の発明の一実施例の半導体装置である。
第１図に示す様に、上記拡張電極８Ｃと呼んでいる電極
、及び上記第６図に示したその両端にクリップ部９ａを
持ち、かつ該クリップ部がクリップリードの長手方向両
端に、外側に向いた開口部を持つようなりリンブリード
９により、半導体装置が実装される外部装置又は基板に
垂直な方向に、単位モジュール型半導体装置５ａ及び５
ｂを並べて積み重ねて実装し、モジュール型半導体装置
５を得ることができる。そしてこのようなモジュール型
半導体装置５においては、所望個数の半導体装置を積み
重ね、実装することにより所望のメモリー容量、あるい
は所望の機能を得ることができ、メモリー容量の拡張や
機能の高度化等を容易に行なうことができる。
なお、Ｌ記実流側では、第４図に示す、双方向ＺＩＬ型
構成の集積回路である第１の発明の半導体装置に、第２
．第３の発明を適用した半導体装置について示したが、
本第２．第３の発明は、通常のＺＩＬ型構成の集積回路
やＳ　Ｉ　Ｌ　（Ｓｊｎｇｌｅ　ＩｎＬｉｎｅ）型混成
集積回路に適用しても良い。
次に、以上に述べてきた様な高密度に実装されたモジュ
ール型半導体装置の場合、１個のＩＣＩの発する熱が微
少であっても全体としては大きくなり、放熱方法につい
ても考慮する必要がある。
また、近年、ＩＣＩの高速化の要求に伴い、ＥＣＬ　（
Ｅ＋ｌ１ｉｔｔｅｒ　Ｃｏｕｐｌｅｄ　Ｌｏｇｉｃ　）
やＢＩ−ＣＭＯ３等の高速ＩＣが用いられる様になって
来たが、この様な高速ＩＣでは１個のＩＣの発熱量が大
きくなるために、放熱の問題がさらに重要になる。
第７図は、ＩＣＩに放熱フィンを設けて、自然放熱させ
た場合の本発明の第１の発明の一実施例による半導体装
置における半導体素子を示す図であり、第８図は、上記
半導体装置で用いられる、放熱フィンを設けたＩＣＩの
斜視図である。図中１１は放熱フィンである。
第８図に示すＩＣでは、内蔵された半導体素子２の発す
る熱の大部分は放熱フィン１１を伝わって外部に放出さ
れているが、いくらかは、半導体素子２を包む封止樹脂
４を伝わって放出される。
従って、第７図に示すようなモジュール型半導体装置５
の場合、モジュール型半導体装置５の中心部には熱が溜
まり高温になる。従って、時には、中心部付近のＩＣ１
が高温のため誤動作する等の不具合が出る場合もある。
そこで考えられたのが、例えば第９図に示された様な、
本発明の第５の発明による放熱フィン１１である。図中
１２は放熱フィン１１の空洞部である。
上記放熱フィン１１は第９図に示す様な構造になってお
り、放熱フィン１１の空洞１２中を気体が流れることに
より、放熱フィン１１を冷却させる。
上記本発明の第５の発明による放熱フィン１１を設けた
ＩＣＩを第１０図、第１１図に示す。第１０図（ａ）は
上記本発明の第５の発明による放熱フィン１１を設けた
ＩＣＩの正面図、第１０図（ｂ）は上面図、第１０図（
Ｃ）は側面図、第１１図は斜視図である。
第１２図は第５の発明による放熱フィン１１を設けたＩ
ＣＩを実装した、本発明の第１の発明の一実施例による
半導体装置で、特許請求の範囲第４項、第５項記載の本
発明の第４．第５の発明の一実施例である。
第１２図に示した、上記第４．第５の発明の一実施例に
よる半導体装置は、第１２図Ａ又はＢの方向から強制的
に気体を送風させることにより、上記半導体装置の中心
部においても熱が溜まることがなく冷却される。なお、
この実施例では、第１２図Ａ又はＢから送られた気体流
がモジュール型半導体装置５の上部から逃げて、冷却効
果が下がるのを防ぐために、上部に１Ｅ１３が設けられ
ている。
以上述べて来た、第１図、第４図、第５図、第６図、第
７図、第１２図に示した本発明による半導体装置では全
て、第２図に示した、双方向にＺＩＬ型のリードをもつ
ＩＣＩを用いているが、本発明の第１の発明の半導体装
置において用いるＩＣＩは上記ＩＣＩには限定されない
０例えば第１３図に示す様に、双方向にＳＩＬ型のリー
ドを持つＩＣＩでも良い。また、本発明の第１．第２の
発明の半導体装置で用いられる、平行に並んだ少なくと
も１対の電子回路基板には、少なくとも１つの第２図、
第１３図に示されるようなＩＣＩが、２枚以上の上記電
子回路基板に渡って実装されていれば、第１４図に示す
ＺＩＬ型ＩＣＩや第１５図に示すＳＩＬ型ＩＣか用いら
れても良い。
〔発明の効果〕
以上のように、本発明の第１の発明によれば、平行に並
んだ複数の電子回路基板に渡ってＩＣが垂直方向に実装
されるため、高密度実装を可能にできるという効果があ
る。
また、本発明の第２．第３の発明によれば、第１の発明
の複数の半導体装置を、外部装置又は基板に垂直方向に
並べて実装することにより、１つのモジュール型半導体
装置を構成でき、使用者側で容易に必要なメモリー容量
、機能のモジュール型半導体装置を得ることができると
いう効果がある。
また１、本発明の第４の発明によれば、立体型をしたモ
ジュール型半導体装置の冷却を可能にするという効果が
ある。
また、本発明の第５の発明による放熱フィンによれば、
気体の流れにより、上記放熱フィンを搭載したＩＣＩを
効率よく冷却できるという効果がある。
【図面の簡単な説明】
第１図は、この発明の第２の発明の一実施例によるモジ
ュール型半導体装置の正面図（第１図（ａ））及び側面
図（第１図中））である。 第２図は、第１図の半導体装置で用いられたＩＣ１の一
部断面を示す斜視図である。 第３図は、第２図に示されたＩＣＩの実装方法を示す正
面図（第３図（ａ））、上面図（第３図（ｂ））、およ
び側面図（第３図（Ｃ））である。 第４図はこの発明の第１の発明の一実施例による単位半
導体装置の正面図（第４図（ａ））および側面図（第４
図（ｂ））である。 第５図はこの発明の第２（第３）の発明の一実施例によ
る下側単位半導体装置の正面図（第５図（ａ））及び側
面図（第５図（ｂ））である。 第６図はこの発明の第２の発明の一実施例による上側単
位半導体装置の正面図（第６図（ａ））及び、側面図（
第６図（ｂ））である。 第７図はこの発明の第１の発明の一実施例による半導体
装置で放熱フィンを持たせたものの正面図（第７図（ａ
））及び側面図（第７図（ｂ））である。 第８図は第７図で用いられた、放熱フィン１１を持つＩ
ＣＩの斜視図である。 第９図は本発明の第５の発明の一実施例による放熱フィ
ンの構造の正面図（第９図（ａ））、上面図（第９図（
ｂ））及び側面図（第９図（Ｃ））である。 第１０図は第２図に示したＩＣＩに第９図に示した放熱
フィン１１をＩＣＩの両面に搭載した半導体素子の正面
図（第１０図（ａ））、上面図（第１０図＠）、側面図
（第１０図（Ｃ））である。 第１１図は上記半導体素子の斜視図である。 第１２図は放熱を改良した本発明の第５の発明の一実施
例による半導体装置の正面図（第１２図（ａ））及び側
面図（第１２図（ｂ））である。 第１３図は第２図と同様、本発明の第１の発明の半導体
装置に用いられ得るＩＣの一部断面を示す斜視図である
。 第１４図は従来のＺＩＬ型ＩＣの一部断面を示す斜視図
である。 第１５図は従来のＳＯＰ型ＩＣの一部断面を示す斜視図
である。 第１６図は従来のモジュール型半導体装置の外形図で、
上面図（第１６図（ａ））、側面図（第１６図（ｂ）、
第１６図（Ｃ））、下面図（第１６図（ｄ））、第１６
図（Ｃ）のＡ部拡大図（第１６図（ｅ））である。 図中、１はＩＣ１２は半導体装置、３はアフターリード
、４は封止樹脂、５はモジュール、６は電子回路基板、
７はチップ部品、８はランドで、８ａは搭載基板、８ｂ
は外入出力電掻、８Ｃは拡張電極、９はクリップリード
で、９ａはクリップ部、９ｂはリード部、１０はハンダ
、１１は放熱フィン、１２は空洞部、１３は蓋である。 なお、図中、同一符号は同一もしくは相当部分を示す。

Claims (5)

    【特許請求の範囲】
  1. （１）平行に並んだ少なくとも１対の同一面積または異
    なる面積を有する電子回路基板と、 該１対の電子回路基板に垂直で、かつ該１対の電子回路
    基板の両方に渡って電気的接続をしている少なくとも１
    つの半導体集積回路（以下ＩＣと称す）とからなり、 上記１対の電子回路基板を垂直に立てて実装してなるこ
    とを特徴とする半導体装置。
  2. （２）特許請求の範囲第１項記載の複数の半導体装置を
    、上記１対の電子回路基板が同一平面上に複数個並ぶよ
    う、基板に対して垂直な方向に並べて積み重ねて実装し
    てなることを特徴とする半導体装置。
  3. （３）特許請求の範囲第２項記載の半導体装置であって
    、 複数個積み重ねる単位半導体装置のうち最上位位置以外
    のものは、該半導体装置が実装される外部装置又は基板
    と電気的に接続される電極が並んでいる辺と反対側の辺
    上に、ランドと呼ばれる電極を有する電子回路基板を用
    いたものであることを特徴とする半導体装置。
  4. （４）半導体装置の内側に気体を流して冷却するように
    したことを特徴とする半導体装置。
  5. （５）空気等気体の流れの方向に複数の貫通孔を有し、
    ハニカム構造になっていることを特徴とすることを特徴
    とする放熱フィン。
JP1080486A 1989-03-30 1989-03-30 半導体装置および放熱フィン Expired - Fee Related JP2572840B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP1080486A JP2572840B2 (ja) 1989-03-30 1989-03-30 半導体装置および放熱フィン
KR1019900003664A KR930002805B1 (ko) 1989-03-30 1990-03-19 반도체장치 및 방열핀(fin)
US07/501,276 US5025307A (en) 1989-03-30 1990-03-29 Modular semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1080486A JP2572840B2 (ja) 1989-03-30 1989-03-30 半導体装置および放熱フィン

Publications (2)

Publication Number Publication Date
JPH02260448A true JPH02260448A (ja) 1990-10-23
JP2572840B2 JP2572840B2 (ja) 1997-01-16

Family

ID=13719622

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1080486A Expired - Fee Related JP2572840B2 (ja) 1989-03-30 1989-03-30 半導体装置および放熱フィン

Country Status (3)

Country Link
US (1) US5025307A (ja)
JP (1) JP2572840B2 (ja)
KR (1) KR930002805B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5514907A (en) * 1995-03-21 1996-05-07 Simple Technology Incorporated Apparatus for stacking semiconductor chips
US5754405A (en) * 1995-11-20 1998-05-19 Mitsubishi Semiconductor America, Inc. Stacked dual in-line package assembly

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02260450A (ja) * 1989-03-30 1990-10-23 Mitsubishi Electric Corp 半導体装置およびその実装方法
US5321585A (en) * 1992-06-25 1994-06-14 General Motors Corporation Directly solderable auxiliary circuit board assembly and methods of making and using the same
US6205654B1 (en) * 1992-12-11 2001-03-27 Staktek Group L.P. Method of manufacturing a surface mount package
KR0139694B1 (ko) * 1994-05-11 1998-06-01 문정환 솔더 볼을 이용한 반도체 패키지 및 그 제조방법
US6191368B1 (en) 1995-09-12 2001-02-20 Tessera, Inc. Flexible, releasable strip leads
US5557501A (en) * 1994-11-18 1996-09-17 Tessera, Inc. Compliant thermal connectors and assemblies incorporating the same
US6172413B1 (en) * 1997-10-09 2001-01-09 Micron Technology, Inc. Chip leads constrained in dielectric media
FI981102A (fi) * 1998-05-18 1999-11-19 Nokia Networks Oy Menetelmä komponenttien pakkaamiseksi, korttimoduuli ja sen jäähdytysj ärjestelmä
RU2176134C2 (ru) 1998-07-02 2001-11-20 Закрытое акционерное общество "Техно-ТМ" Трехмерный электронный модуль и способ его изготовления
US6572387B2 (en) 1999-09-24 2003-06-03 Staktek Group, L.P. Flexible circuit connector for stacked chip module
US6608763B1 (en) 2000-09-15 2003-08-19 Staktek Group L.P. Stacking system and method
US6462408B1 (en) 2001-03-27 2002-10-08 Staktek Group, L.P. Contact member stacking system and method
KR20200002194A (ko) * 2018-06-29 2020-01-08 엘지디스플레이 주식회사 집적회로, 집적회로를 갖는 회로보드 및 이를 이용한 표시장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5956753U (ja) * 1982-10-07 1984-04-13 日本電気株式会社 集積回路パツケ−ジ
JPS6163048A (ja) * 1984-09-04 1986-04-01 Toshiba Corp メモリモジユ−ル
JPS6359394U (ja) * 1986-10-03 1988-04-20
JPS63162547U (ja) * 1987-04-09 1988-10-24

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3246386A (en) * 1962-01-26 1966-04-19 Corning Glass Works Electrical connected component and method
US3535595A (en) * 1967-11-09 1970-10-20 Ferroxcube Corp Universal cord-wood module
JPS62216259A (ja) * 1986-03-17 1987-09-22 Fujitsu Ltd 混成集積回路の製造方法および構造
US4790373A (en) * 1986-08-01 1988-12-13 Hughes Tool Company Cooling system for electrical components
JPH0770853B2 (ja) * 1987-01-21 1995-07-31 株式会社日立製作所 電子装置の冷却装置
US4860163A (en) * 1988-08-05 1989-08-22 American Telephone And Telegraph Company Communication equipment cabinet cooling arrangement

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5956753U (ja) * 1982-10-07 1984-04-13 日本電気株式会社 集積回路パツケ−ジ
JPS6163048A (ja) * 1984-09-04 1986-04-01 Toshiba Corp メモリモジユ−ル
JPS6359394U (ja) * 1986-10-03 1988-04-20
JPS63162547U (ja) * 1987-04-09 1988-10-24

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5514907A (en) * 1995-03-21 1996-05-07 Simple Technology Incorporated Apparatus for stacking semiconductor chips
USRE36916E (en) * 1995-03-21 2000-10-17 Simple Technology Incorporated Apparatus for stacking semiconductor chips
US5754405A (en) * 1995-11-20 1998-05-19 Mitsubishi Semiconductor America, Inc. Stacked dual in-line package assembly

Also Published As

Publication number Publication date
KR930002805B1 (ko) 1993-04-10
KR900015299A (ko) 1990-10-26
JP2572840B2 (ja) 1997-01-16
US5025307A (en) 1991-06-18

Similar Documents

Publication Publication Date Title
US5053853A (en) Modular electronic packaging system
US6806120B2 (en) Contact member stacking system and method
EP0638931B1 (en) Multi-chip module
EP0555659B1 (en) Multi-chip Module
US5343075A (en) Composite stacked semiconductor device with contact plates
JPH02260448A (ja) 半導体装置および放熱フィン
JPH04233268A (ja) 電子パッケージ
KR20080009317A (ko) 대용량 박막형 모듈 시스템 및 방법
US5432678A (en) High power dissipation vertical mounted package for surface mount application
US20190037707A1 (en) Printed circuit board with edge soldering for high-density packages and assemblies
US20040264148A1 (en) Method and system for fan fold packaging
US6765152B2 (en) Multichip module having chips on two sides
JP2003078109A (ja) 積層型メモリ装置
JP2003204039A (ja) 半導体装置
JPS6373694A (ja) 電子回路基板
KR100276858B1 (ko) 향상된패드설계를갖는전자패키지
US20030085455A1 (en) Thermal ring used in 3-D stacking
JPH08159682A (ja) ヒートシンクとその製造方法
WO1997044824A1 (en) High-density, integrated circuit chip package
JPH09246466A (ja) Ｉｃパッケージ装置
JP3064379U (ja) 集積回路パッケ―ジ立体組立構造
JPH08116146A (ja) モジュール基板およびモジュール基板の実装構造
JPH05145254A (ja) 半導体装置
JPS6380591A (ja) 複合半導体装置
JPH0653628A (ja) 表面実装素子を取り付けた回路基板

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees