AT413170B - Dünnschichtanordnung und verfahren zum herstellen einer solchen dünnschichtanordnung - Google Patents

Dünnschichtanordnung und verfahren zum herstellen einer solchen dünnschichtanordnung Download PDF

Info

Publication number
AT413170B
AT413170B AT0141503A AT14152003A AT413170B AT 413170 B AT413170 B AT 413170B AT 0141503 A AT0141503 A AT 0141503A AT 14152003 A AT14152003 A AT 14152003A AT 413170 B AT413170 B AT 413170B
Authority
AT
Austria
Prior art keywords
thin
film
layer
arrangement according
conductor layer
Prior art date
Application number
AT0141503A
Other languages
English (en)
Other versions
ATA14152003A (de
Inventor
Markus Dipl Ing Dr Wuchse
Nikolai Dipl Ing Haslebner
Ronald Frosch
Manfred Dipl Ing Dr Riedler
Guenther Dipl Ing Dr Leising
Original Assignee
Austria Tech & System Tech
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austria Tech & System Tech filed Critical Austria Tech & System Tech
Priority to AT0141503A priority Critical patent/AT413170B/de
Priority to AT0089404A priority patent/AT500259B1/de
Priority to CA002537998A priority patent/CA2537998A1/en
Priority to CNA2004800259133A priority patent/CN1849852A/zh
Priority to KR1020067004783A priority patent/KR101120003B1/ko
Priority to DE502004007078T priority patent/DE502004007078D1/de
Priority to US10/568,563 priority patent/US7551454B2/en
Priority to JP2006525565A priority patent/JP5154080B2/ja
Priority to EP04761030A priority patent/EP1665911B1/de
Priority to PCT/AT2004/000308 priority patent/WO2005025282A1/de
Priority to AT04761030T priority patent/ATE394909T1/de
Publication of ATA14152003A publication Critical patent/ATA14152003A/de
Application granted granted Critical
Publication of AT413170B publication Critical patent/AT413170B/de
Priority to US12/412,934 priority patent/US20090184090A1/en

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0302Properties and characteristics in general
    • H05K2201/0317Thin film conductor layer; Thin film passive component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0394Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/046Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
    • H05K3/048Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer using a lift-off resist pattern or a release layer pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)

Description


   <Desc/Clms Page number 1> 
 



  Die Erfindung betrifft eine Dünnschichtanordnung mit einem Substrat und zumindest einem auf dem Substrat in Dünnschichttechnik aufgebrachten elektronischen Dünnschichtbauelement, wobei auf dem Substrat eine Grundelektrode vorliegt, auf der zum Dünnschichtbauelement gehörigen Dünnschichten einschliesslich einer oberen Deckelektrode angeordnet sind. 



  In entsprechender Weise bezieht sich die Erfindung auf ein Verfahren zum Herstellen einer Dünnschichtanordnung mit wenigstens einem elektronischen Dünnschichtbauelement, das in Dünnschichttechnik auf einem Substrat aufgebracht wird. 



  Aus der US 4 839 558 A ist eine Anordnung mit Elektrolumineszenz-Elementen auf einem Substrat bekannt, welches als Leiterplatte vorliegen und andere Elektronikkomponenten tragen kann. Die bekannte Elektrolumineszenz-Anordnung ist dabei als Dickschichtstruktur auf dem Substrat aufgebracht, wobei die elektrolumineszierende Schicht auf nach einem Ätzen verbleibenden Kupferkaschierungs-Grundelektroden aufgedruckt wird. Darüber wird eine durchsichtige Abdeckung aus Glas mit einer inneren Zinnoxidschicht als Elektrode mit Hilfe eines Adhäsivs angebracht. Eine derartige Struktur hat nicht nur den Nachteil von vergleichsweise grossen Abmessungen, insbesondere in Dickenrichtung, sondern auch jenen einer aufwendigen Herstellung. 



  Aus der EP 1 087 649 A ist es andererseits bekannt, eine Elektrolumineszenz-Anordnung in Dünnschichttechnik auf einem Substrat und innerhalb einer Verkapselung anzubringen, wobei als aktive Schicht für die Elektrolumineszenz insbesondere eine organische (oder aber auch anorganische) Licht emittierende Schicht angebracht wird. Unterhalb hiervon wird auf dem Substrat eine Grundelektrode beispielsweise durch Niederschlagen aus der Dampfphase angebracht, und über der Licht emittierenden Schicht wird in ähnlicher Weise ein leitendes Material aus der Dampfphase niedergeschlagen, um eine Deckelektrode zu bilden. In Hinblick auf eine matrixartige Anordnung von Elektrolumineszenz-Elementen, für ein Display, werden die Deckelektroden dabei in Zeilenform und die Grundelektroden in Spaltenform angebracht, wogegen die aktiven Elektrolumineszenz-Elemente "punktweise" vorliegen.

   In Hinblick auf die Dünnschichttechnik, die hier zur Realisierung der Elektrolumineszenz-Anordnung angewandt wird, wird ein Glassubstrat verwendet, welches mit einer ausreichend glatten Oberfläche vorliegen kann, um die einzelnen Dünnschichten problemlos anbringen zu können, wobei überdies auch die erforderliche Inert-Eigenschaft gegeben ist, d. h. aus dem Glasmaterial diffundieren keine Substanzen in den jeweiligen Dünnschichtaufbau. In vergleichbarer Weise zeigen die US 4 827 328 A und die WO 1997/03460 A1 Anwendungen von Dünnschichttechnik auf Substraten aus Glas- bzw. Keramikmaterial. Derartige Glas- bzw.

   Keramiksubstrate haben jedoch den Nachteil, dass sie verhältnismässig aufwendig und teuer in der Herstellung ist, und dass sie sich weniger gut zur Montage weiterer elektronischer Bauelemente, insbesondere im Zuge einer miniaturisierten Schaltungsanordnung, eignen. 



  Andererseits ist eine klassische Leiterplatte mit einer metallischen Kaschierung, insbesondere Kupferkaschierung, auf einem isolierenden bzw. dielektrischen Grundkörper nicht mit Dünnschichttechniken kompatibel. 



  Es ist nun Aufgabe der Erfindung, hier Abhilfe zu schaffen und eine Technik vorzusehen, mit der in einfacher und preiswerter Weise Dünnschichtanordnungen ermöglicht werden, ohne dass für diese aufwendige Substrate aus Glas benötigt werden. Insbesondere wird mit der Erfindung angestrebt, an sich herkömmliche Leiterplatten einsetzen zu können und in diesen direkt die gewünschten elektronischen Dünnschichtbauelemente, wie insbesondere ElektrolumineszenzAnordnungen, aber auch andere elektronische Bauelemente, zu integrieren, wobei selbstverständlich zusätzlich auch eine Bestückung mit elektrischen Bauelementen in herkömmlicher Weise möglich sein soll. 



  Die erfindungsgemässe Dünnschichtanordnung der eingangs angeführten Art ist dadurch gekennzeichnet, dass das Substrat durch eine an sich bekannte Leiterplatte mit einem Isolierma- 

 <Desc/Clms Page number 2> 

 terial-Grundkörper und einer Metallkaschierung als Leiterschicht gebildet ist, dass die Leiter- schicht die Grundelektrode bildet und hierfür zumindest an der Stelle des Dünnschichtbauele- ments geglättet ist, und dass zwischen der geglätteten, gegebenenfalls verstärkten Leiter- schicht und den darüber liegenden Dünnschichten des Dünnschichtbauelements eine Kontakt- schicht in Dünnschichttechnik vorgesehen ist, welche auf der Oberfläche der Grundelektrode physikalisch bzw. chemisch adsorbiert ist. 



  Gemäss der Erfindung wird somit eine herkömmliche Leiterplatte "konditioniert", um sie mit Dünnschichtsystemen kompatibel zu gestalten. Dabei wird zur Bildung der Grundelektrode die Leiterschicht, also die Metallkaschierung der Leiterplatte, geglättet oder poliert, um so eine Basis für einen Dünnschichtaufbau zu schaffen. Die so erhaltene Grundelektrode kann dabei im Bedarfsfall noch chemisch bzw. elektrochemisch verstärkt werden, wobei dann die angespro- chene Glättung der Oberfläche der Grundelektrode nach Anbringung einer solchen Verstärkung erfolgt. Die Glättung führt dabei insbesondere zu einer mittleren Oberflächenrauigkeit von ma-   ximal 10 nm, bevorzugt maximal 3 nm ; sich die entsprechende Rauigkeitsbestimmung auf technologisch relevante Flächen der Grösse 20 x 20 um (Mikrorauigkeit) beschränkt.

   Un-   ebenheiten grösserer lateraler Ausdehnung (Makrorauigkeit) sind in Dünnschicht- technologischer Hinsicht irrelevant. Auf der so erhaltenen mikroskopisch glatten Oberfläche der Grundelektrode ist dann eine Kontaktschicht vorhanden, die bevorzugt metallisch ist, aber auch eine sonstige anorganische oder organische chemische Schicht oder auch Halbleiterschicht sein kann, und die insbesondere mehrere Funktionen erfüllen kann. Zum Einen dient diese Kontaktschicht zur Passivierung der Metallkaschierung (Grundelektrode), so dass keine Sub- stanzen aus der Metallkaschierung in den darüber befindlichen Dünnschichtaufbau, z. B. mit organischen Elektrolumineszenzschichten, diffundieren können.

   Insbesondere ist die Kontakt- schicht zum Anderen eine Kontakt-"Vermittlungs"-Schicht, die den elektrischen Kontakt zwi- schen den aktiven oder passiven Dünnschichten des Dünnschichtbauelements und der Grund-   elektrode verbessert und stabilisiert ; ist diese Kontaktschicht auch eine Haftverbesse-   rungsschicht, die die Haftung der Dünnschichtstruktur auf der Grundelektrode stabilisiert und so eine Langzeit-Haftung sicherstellt. Die jeweilige Kontaktschicht ist naturgemäss abhängig vom jeweils zu integrierenden Dünnschichtbauelement zu wählen, und sie wird im Allgemeinen fotolithografisch strukturiert und mittels üblicher Dünnschichtverfahren, also durch thermisches Verdampfen, durch Kaltkatodenbeschichtung, durch Schleuderbeschichtung usw., aufgebracht. 



  Die Kontaktschicht besteht beispielsweise aus einem Metall, wie insbesondere aus Aluminium, Gold, Palladium oder Platin etc., es können jedoch zur Bildung der Kontaktschicht auch leitfähi- ge Suspensionen und Lösungen, z.B. Polyanilin, Polyethylen-Dioxithiophen/Polystyrolsulfon- säure usw., eingesetzt werden. Durch die Glättung der die Grundelektrode bildenden Leiter- schicht sowie die Anbringung der Kontaktschicht wird eine gute Adhäsion der jeweiligen Dünn- schichtstruktur sowie ein adäquater elektrischer Kontakt gesichert, so dass es möglich ist, Dünnschichtstrukturen an herkömmlichen Leiterplatten mit dielektrischem Grundkörper und Metallkaschierung zu integrieren. Die Leiterplatten können dabei, wie derzeit zumeist im Ein- satz, aus einem Epoxidharz-Grundkörper mit einer doppelseitigen Kupferkaschierung bestehen. 



  Die Kupferkaschierung oder allgemein Metallkaschierung ist an sich vergleichsweise dick und kann mit Vorteil auch als Kühlelement für die jeweilige Dünnfilmstruktur dienen ; für diese Kühl- funktion kann die Kupferkaschierung auch entsprechend dick gewählt (oder verstärkt) werden. 



  Es sei erwähnt, dass der vorerwähnte Begriff "elektronisch" hier in einem breiten Sinn zu ver- stehen ist und insbesondere auch elektro-optische Systeme bzw. Schichten mit umfassen soll, wie insbesondere Elektrolumineszenz-Anordnungen, wie sie an sich bekannt sind, vgl. ausser den beiden eingangs erwähnten Dokumenten US 4 839 558 A und EP 1 087 649 A auch die EP 0 854 662 A. In vergleichbarer Weise sind als "elektronische" Dünnschichtbauelemente mit der erfindungsgemässen Technik aber auch beispielsweise Solarzellen, Sensoren, und zwar insbesondere optische Sensoren, aber auch Temperatursensoren und dgl., und weiters derarti- ge elektronische Bauelemente wie Dioden, Transistoren, Feldeffekttransistoren und Schutzele- mente (z.B. Überspannungsschutzelemente) denkbar.

   Diese Dünnschichtbauelemente können jeweils wie an sich bekannt durch eine Verkapselung gegen Umgebungseinflüsse geschützt 

 <Desc/Clms Page number 3> 

 sein, wobei es weiters insbesondere auch möglich ist, innerhalb der Verkapselung, die ein freies, mit Gas gefülltes Volumen umschliesst, Gettermaterialien einzubauen, die Sauerstoff und/oder Wasser im Gasvolumen aufnehmen und so das Dünnschichtbauelement gegen unerwünschte chemische Prozesse schützen. Im Falle einer Elektrolumineszenz-Anordnung oder einer fotovoltaischen-Anordnung, aber auch eines optischen Sensors als Dünnschichtbauelement, ist die Verkapselung durchscheinend oder durchsichtig ausgebildet, ebenso wie die Deckelektrode und eine gegebenenfalls unter dieser vorhandene eigene Kontaktschicht, die wieder - zusätzlich - zur Kontaktvermittlung, Stabilisierung und Passivierung vorgesehen sein kann. 



  Im Fall einer Elektrolumineszenz-Anordnung kann die Verkapselung in an sich bekannter Weise mit Farbwandler- bzw. Indexanpassungsschichten ausgerüstet sein, die zu den lokalen Grundelektroden bzw. lokalen Dünnschichtbauelementen ausgerichtet sind. 



  In Hinblick auf den erfindungsgemäss in vorteilhafter Weise ermöglichten Einsatz einer herkömmlichen Leiterplatte als Substrat und die damit gegebenen Möglichkeiten für das Vorsehen der verschiedensten Muster von lokalen Grundelektroden ist es im Fall einer Elektrolumineszenz-Vorrichtung als Dünnschichtbauelement-System von besonderem Vorteil, wenn lokale Grundelektroden, die individuelle Durchkontaktierungen haben, innerhalb einer isolierenden Gitterstruktur auf der Leiterplatte vorliegen und darüber ein flächiges ElektrolumineszenzDünnschichtsystem sowie eine flächige oder aber streifen- oder symbolweise strukturierte Deckelektrode angebracht sind.

   Bei einer solchen Ausbildung kann die jeweilige Dünnschichtstruktur samt Deckelektrode in besonders einfacher Weise integriert werden, ohne dabei an Steuerungsmöglichkeiten für die einzelnen Elektrolumineszenz-Elemente einzubüssen. 



  Ein weiterer Vorteil der Verwendung einer herkömmlichen Leiterplatte besteht auch darin, dass zur Kontaktierung der Elektroden durch den Leiterplatten-Grundkörper hindurch an sich bekannte sog. Via-Verbindungen vorgesehen werden können. Diese Durchkontaktierungen, insbesondere lasergebohrte Durchkontaktierungen, ergeben wegen ihrer engen, miniaturisierten Anbringung die Möglichkeit einer Integration von Bauelementen, insbesondere optoelektronischen Bauelementen, mit besonders hoher Dichte, so dass beispielsweise Anzeigesysteme mit einer Vielzahl von kleinen, nahe aneinander angebrachten Bildpunkten, d. h. hoch auflösende Anzeigesysteme, erzielt werden können. Denkbar sind aber auch Durchkontaktierungen auf Basis mechanischer Bohrungen oder Plasma-geätzte Verbindungen.

   Mit Vorteil sind die Durchkontaktierungen zum Anschluss der Grundelektroden direkt unter diesen Grundelektroden vorgesehen ; man spricht in diesem Fall von einer sog.   Via-In-Electrode(VIE)-Struktur.   Es ist aber auch möglich und im Hinblick auf die Kontaktierung der Deckelektroden üblich, Durchkontaktierungen versetzt zu den zugehörigen Elektroden zu positionieren, wobei dann eine horizontale elektrische Verbindung von einem Via-Pad an der Oberseite der Leiterplatte zum Bauelement herzustellen ist. Eine derartige Struktur wird Via-Off-Electrode(VOE)-Struktur genannt. 



  Bei Anbringung mehrerer Dünnschichtbauelemente auf der Leiterplatte, wie dies in der Regel der Fall sein wird, sind die Bereiche auf der Metallkaschierung der Leiterplatte zwischen den Dünnschichtbauelementen zu entfernen, wobei auch eine zusätzliche Isolierung, beispielsweise aus einem Fotolack, hergestellt und in einem   Fotolithografieverfahren   lateral strukturiert angebracht wird. Diese Isolierungen umschliessen die einzelnen Dünnschichtbauelemente einschliesslich ihrer Grundelektroden und isolieren sie so gegeneinander. Dabei ist es auch hier vor Anbringung der Isolierungen zweckmässig, die von der Metallkaschierung bzw.

   Leiterschicht freigelegten Bereiche der Leiterplatte durch eine Passivierungsschicht, die mit Hilfe einer herkömmlichen Dünnschichttechnik angebracht wird, zu "verschliessen" und so eine Kontamination des jeweiligen Dünnschichtbauelements durch aus dem Grundkörper der Leiterplatte austretende Substanzen zu verhindern. Diese Passivierungsschicht kann beispielsweise aus Siliziumoxid, aus einem Sol-Gel-System oder einer Epoxidverbindung bestehen.

   Auch hier ist selbstverständlich die jeweilige Passivierungsschicht wieder in Abhängigkeit von der Art der übrigen Materialien, insbesondere des Materials des Grundkörpers der Leiterplatte, auszuwählen, und 

 <Desc/Clms Page number 4> 

 die Passivierungsschicht wird in der Regel fotolithografisch strukturiert und mittels üblicher Dünnschichtverfahren, wie etwa durch thermisches Verdampfen oder durch Kaltkatodenbeschichtung, aufgebracht. Anstatt einer solchen strukturierten, lokalen Aufbringung ist aber auch eine zunächst vollflächige, gleichförmige Aufbringung einer Passivierungsschicht, etwa als Laminat, denkbar, wobei nachträglich eine Strukturierung mit Hilfe fotolithografischer Ätztechniken durchgeführt wird. 



  Wie vorstehend erwähnt ist ein wesentliches Merkmal für die Einsatzmöglichkeit von herkömmlichen Leiterplatten bei den vorliegenden Dünnschichtanordnungen darin zu sehen, dass die Leiterschicht bzw. lokale Grundelektroden, die aus dieser Leiterschicht durch Strukturieren erhalten wurden, zwecks Erzielung einer geringen Oberflächenrauigkeit geglättet werden. Dieses Glätten kann auf vielfältige, an sich übliche Weisen realisiert werden, wobei mechanische, aber auch elektrochemische, chemische und chemisch-mechanische Glättungsverfahren oder ein Polieren durch lonenätzen sowie eine Kombination dieser Verfahren möglich sind. Insbesondere ist es hier denkbar, dass die Leiterschicht durch chemisches Ätzen, beispielsweise mit Schwefelsäure, Salpetersäure oder Chromschwefelsäure, geglättet wird.

   Andererseits ist es auch vorteilhaft, wenn die Leiterschicht durch Beschuss mit Partikeln einzelner oder mehrerer Atome oder Moleküle, wie z. B. Argon oder Argon-Cluster, geglättet wird. 



  Im Fall der Anbringung einer Verstärkung der lokalen Grundelektroden ist es weiters zweckmä- #ig, die Leiterplatte zuvor in den übrigen Bereichen vorübergehend fotolithografisch zu passivieren. Die hierfür angebrachte Passivierungsschicht wird nachfolgend, noch vor Anbringen der jeweiligen Dünnschichtbauelemente, insbesondere noch vor Anbringen der Kontaktschichten, wieder entfernt. 



  Im Falle einer Strukturierung der Leiterschicht zur Bildung lokaler Grundelektroden ist es im Übrigen auch denkbar, eine Glättung der Leiterschicht noch vor der (insbesondere fotolithografischen) Strukturierung der Leiterschicht durchzuführen. 



  Die Erfindung wird nachfolgend anhand von besonders bevorzugten Ausführungsbeispielen, auf die sie jedoch nicht beschränkt sein soll, und unter Bezugnahme auf die Zeichnung noch weiter   erläutert. Dabei zeigen in der Zeichnung im Einzelnen : Fig. 1A und 1B in einer schemati-   schen Querschnittsdarstellung bzw.

   Draufsicht eine Dünnschichtanordnung in Form einer Elektrolumineszenz-Vorrichtung; die Fig. 2A, 2B und 2C in schematischen Draufsichten ähnlich jener von Fig. 1 B aufeinanderfolgende Fertigungsschritte dieser ElektrolumineszenzVorrichtung ; Fig. 2D eine schematische Querschnittsdarstellung ähnlich jener von Fig. 1 A, jedoch in der Zwischenstufe nach den Fertigungsschritten gemäss Fig. 2A bis 2C, vor Fertigstel-   lung der Vorrichtung ;

   Fig. 3 bis 8 mehr im Detail die Herstellung einer solchen Elektrolu-   mineszenz-Vorrichtung ausgehend von einer herkömmlichen Leiterplatte, wobei im Einzelnen in Fig. 3A ein schematischer Querschnitt durch eine solche Leiterplatte gezeigt ist, in Fig. 3B und 3C die Vorbereitung dieser Leiterplatte unter Durchkontaktierung und fotolithografischer Strukturierung ihrer Metallkaschierung, und wobei in Fig. 4A in einer vergleichbaren Querschnittsdarstellung der Zustand nach Anbringung einer Passivierungsschicht an der Substratunterseite als   Vorbereitung für die Anbringung einer Grundelektroden-Verstärkung gezeigt ist ;

   den Fig. 4B   und 4C sind Detailschritte zur Anbringung einer Verstärkung der strukturierten Metallkaschierung (Fig. 4B), der Glättung der Elektrodenoberfläche (Fig. 4C), und der Zustand nach Entfernen der Passivierungsschicht (Fig. 4D) gezeigt ; in den Fig. 5A bis 5C sind die Anbringung einer Fotolackstruktur zwecks Herstellung lokaler Kontaktschichten (Fig. 5A), der Aufbau mit einer abgeschiedenen Kontaktschicht (Fig. 5B) sowie schliesslich der Zustand des Substrates samt Grundelektroden und Kontaktschichten nach Entfernen der temporären Fotolackstruktur (Ab-   risskante) (Fig. 5C) veranschaulicht ; Fig. 6A, 6B und 6C zeigen aufeinanderfolgende Schrit-   te bei der lokalen, fotolithografisch unterstützten Anbringung einer strukturierten Passivierungs-   schicht an der Substratoberseite ;

   Fig. 7A, 7B und 7C zeigen einzelne Schritte bei der An-   bringung von optoelektronisch aktiven organischen Schichten (Fig. 7A), einer oberen lichtdurchlässigen Kontaktschicht (Fig. 7B) und einer oberen lichtdurchlässigen Deckelektrode (Fig. 7C) 

 <Desc/Clms Page number 5> 

 zwecks Vervollständigung des Dünnschichtbauelement-Aufbaus; die Fig. 8A, 8B und 8C schliesslich die abschliessenden Schritte zur Anbringung einer Verkapselung für die Elektrolumineszenz-Dünnschichtanordnung mit Hilfe eines Klebewulstes (Fig. 8A), auf dem die Verkapselungsschicht angebracht wird (Fig. 8B), und zur Integration lateral strukturierter Farbwandlerschichten (Fig. 8C).

   Die Fig. 9A bis 9D veranschaulichen aufeinanderfolgende Herstellungsschritte zur Fertigung einer fotovoltaischen Zelle mit organischem, optoelektronischem Dünnschichtmaterial; und die Fig. 10 und 11 je eine ähnliche schematische Querschnittsdarstellung einer Dünnschichtanordnung mit einer "organischen" Diode (Fig. 10) bzw. mit einem (Feldeffekt-)Transistor (Fig. 11). 



  In Fig. 1A ist eine Dünnschichtanordnung in Form einer Elektrolumineszenz-Vorrichtung 1 schematisch in einer Querschnittsdarstellung gezeigt. Diese Elektrolumineszenz-Vorrichtung 1 weist als Substrat eine herkömmliche Leiterplatte 2 mit einem isolierenden Grundkörper 3 auf, auf dem lokale Grundelektroden 4 als verbleibende Teile der strukturierten Metallkaschierung oder Leiterschicht 5 der Leiterplatte 2 vorliegen. Diese Grundelektroden 4 sind über mechanisch oder Laser-gebohrte Durchkontaktierungen 6 mit Kontaktstellen 6' an der SubstratUnterseite verbunden, so dass von der Substratunterseite entsprechende Steuersignale an die Grundelektroden 4 angelegt werden können. Diese Grundelektroden 4 sind beispielhaft aus Fig. 1 B als quadratische Flächen erkennbar, und sie sind durch eine in Draufsicht gitterförmige Isolierstruktur 7 voneinander getrennt. 



  Oberhalb der Grundelektroden 4 und der Isolierstruktur 7 ist insbesondere flächig eine organische Elektrolumineszenz-Dünnschichtstruktur angebracht, die im Prinzip beispielsweise wie in EP 1 087 649 A oder EP 0 854 662 A ausgebildet sein kann, wobei der Inhalt dieser Dokumente durch Bezugnahme hierauf als hier enthalten anzusehen ist. 



  Über dem organischen Elektrolumineszenzschichtsystem 8 befindet sich eine transluzente leitfähige, bevorzugt ebenfalls flächig, gegebenenfalls in Streifenform oder aber auch in Elementform angebrachte Deckelektrode 9. Der gesamte bisher beschriebene Aufbau ist mit Hilfe einer transluzenten Verkapselungsschicht 10, unter Belassung eines Gasvolumens 11 unterhalb hiervon, zur Umgebung hin abgeschlossen, wobei in diese Verkapselungsschicht 10 weiters in an sich bekannter Weise (s. EP 0 854 662 A) Farbwandler- bzw. Indexanpassungsschichten 12 integriert sind. 



  In der schematischen Draufsicht von Fig. 1 B ist ersichtlich, dass diese Farbwandler- bzw. Indexanpassungsschichten 12 streifenförmig, beispielsweise mit den Grundfarben Blau, Grün und Rot, vorliegen (was schematisch durch unterschiedliche Schraffierungen B, G, R in dieser Fig. 1 B angedeutet wurde). In Zeilenrichtung (gemäss der Darstellung in Fig. 1 B) liegen somit immer drei Farbpunkte Blau, Grün und Rot nebeneinander, und die Ansteuerung dieser Farbpunkte in Zeilenrichtung ebenso wie in Spaltenrichtung erfolgt über die Durchkontaktierungen 6 durch Anlegen von entsprechenden Steuersignalen an die jeweiligen Grundelektroden 4. Die Deckelektrode 9 hingegen kann, wenn sie flächig aufgebracht ist, an einem einheitlichen Potential liegen. 



  In den Fig. 2A, 2B und 2C sind in schematischen Draufsichten verschiedene Fertigungsstufen bei der Herstellung der eigentlichen Elektrolumineszenz-Vorrichtung (noch ohne Verkapselung) veranschaulicht, wobei das nach diesen Fertigungsschritten erhaltene Zwischenprodukt in Fig. 2D in schematischer Querschnittdarstellung ersichtlich ist. 



  Gemäss Fig. 2A liegt bereits eine lateral strukturierte Leiterschicht 5' vor, um so eine Matrix von Grundelektroden 4 zu bilden. Zwischen diesen in Matrix-Form vorliegenden Grundelektroden 4 befindet sich die gitterartige Isolierstruktur 7, die die einzelnen Grundelektroden 4 voneinander trennt. Im nachfolgenden Schritt, vgl. Fig. 2B, wird das organische Elektrolumineszenzschichtsystem 8 flächig aufgebracht, s. ausser Fig. 2B auch Fig. 2D. Danach wird die lichtdurchlässige Deckelektrode 9 - ebenfalls flächig - abgelagert, wodurch die Anordnung gemäss Fig. 2D erhal- 

 <Desc/Clms Page number 6> 

 ten ist. Hierzu ist ergänzend auszuführen, dass vorab die Leiterplatte 2 bereits zur Anfertigung der Laser-Vias 6 samt Kontaktstellen 6' behandelt wurde, bevor die Strukturierung der Leiterschicht 5 zur Bildung der Grundelektroden 4 (s. Fig. 2A) erfolgte. 



  In Fig. 3A ist in einer schematischen Querschnittsdarstellung (in ähnlicher Weise sind alle weiteren Figuren schematische Querschnittsdarstellungen) eine Leiterplatte 2 veranschaulicht, die eine doppelseitige Metallkaschierung 5 (oberseitig) bzw. 15 (unterseitig) auf einem dielektrischen Grundkörper 3, z. B. aus Epoxidharz, aufweist. Die Metallkaschierungen 5,15 bestehen beispielsweise wie üblich aus Kupfer. 



  Diese das Substrat der vorliegenden Dünnschichtanordnung bildende Leiterplatte 2 wird sodann in einem ersten Schritt mit Durchkontaktierungen 6 versehen, vgl. Fig. 3B, wobei diese Durchkontaktierungen im Hinblick auf die gewünschten eng beisammen liegenden Bildpunkte, d. h. das hohe Auflösungsvermögen der herzustellenden Elektrolumineszenz-Vorrichtung 1, als Laserbohrungen mit galvanischer Kupferbeschichtung der Bohrungswände hergestellt werden. 



  Dabei wird bevorzugt eine derartige Durchkontaktierung oder Laserbohrung 6 unter der jeweils vorzusehenden Grundelektrode 4 hergestellt, um die endgültig erhaltene enge MatrixAnordnung der Grundelektroden 4 mit einer entsprechenden Ansteuerungsmöglichkeit von der Unterseite des Substrates her ausbilden zu können. 



  Im nächsten Schritt erfolgt gemäss Fig. 3C eine fotolithografische Strukturierung der Metallkaschierungen, d. h. der Leiterschichten 5,15 an der Oberseite und Unterseite des Grundkörpers 3 der Leiterplatte 2. Eine derartige Strukturierung ist ebenfalls an sich herkömmlich, so dass die danach erhaltene Struktur in Fig. 3C ohne die üblichen Zwischenschritte dargestellt werden kann. Die jeweils erhaltenen Strukturen der oberen Leiterschicht und unteren Leiterschicht sind zwecks Unterscheidung der vollflächigen Leiterschichten nunmehr anstatt mit 5' bzw. 15' mit 5 bzw. 15 bezeichnet. An der Unterseite bilden dabei die verbleibenden Teile 15 der Leiterschicht die Kontaktstellen 6'. 



  Als Nächstes wird an der Substratunterseite eine temporäre Passivierungsschicht 16 angebracht, wie aus Fig. 4A ersichtlich ist. Diese temporäre Passivierungsschicht 16 dient dazu, diese unterseitigen Bereiche der Leiterplatte 2 im Hinblick auf die nachfolgende Anbringung einer chemischen bzw. elektrochemischen Verstärkung der Leiterschicht 5 an den Stellen der herzustellenden Grundelektroden 4 vorübergehend zu passivieren. Diese Passivierungsschicht 16 kann fotolithografisch, wie an sich bekannt, aufgebracht werden. 



  Wie bereits angedeutet erfolgt als nächster Schritt eine chemische bzw. elektrochemische Verstärkung der strukturierten Leiterschicht 5, wobei die Verstärkungslagen in Fig. 4B mit 5A angegeben sind. Diese metallische Schicht 5A bildet zusammen mit der strukturierten Leiterschicht 5 die jeweiligen Grundelektroden 4, beispielsweise in der Matrix-Anordnung gemäss Fig. 2A. Diese Grundelektroden 4 sind jedoch in dieser Form noch nicht für den Aufbau der gewünschten aktiven oder passiven elektronischen Dünnschichtbauelemente, hier der optoelektronischen EL-Vorrichtung 1, geeignet, da die Oberfläche der Leiterschicht 5 an sich ebenso wie jene der mit der Verstärkung 5A versehenen Leiterschicht 5 viel zu rau ist.

   Es wird daher in einem nächsten Schritt eine Glättung oder ein Polieren der Grundelektroden 4 durchgeführt, um eine niedrige Oberflächenrauigkeit, beispielsweise mit einer mittleren Oberflächenrauigkeit von maximal 10 nm oder bevorzugt sogar maximal 3 nm zu erreichen. Dieser geglättete Zustand ist in Fig. 4C dargestellt. Das Glätten oder Polieren kann auf an sich herkömmliche Weise erfolgen, wie etwa mechanisch, chemisch, elektrochemisch, chemisch-mechanisch sowie durch lonenätzen. Es können dabei selbstverständlich auch Kombinationen dieser Verfahrenstechniken eingesetzt werden. 



  Die herbeizuführende Oberflächenrauigkeit hängt selbstverständlich von der Art der jeweiligen Applikation, d. h. vom jeweils anzubringenden Dünnschichtbauelement ab, so dass auch Abweichungen von den vorgenannten mittleren Rauigkeitswerten denkbar sind. 

 <Desc/Clms Page number 7> 

 



  Zu erwähnen ist auch, dass es nicht unbedingt erforderlich ist, eine metallische Verstärkung 5A für die Grundelektroden 4 vorzusehen, da auch die Metallkaschierung, d. h. Leiterschicht 5 der Leiterplatte 2, bereits eine ausreichende Dicke aufweisen kann. Weiters ist es im Prinzip auch denkbar, die Reihenfolge der Strukturierung der Leiterschicht 5 (s. Fig. 3C) und der Glättung der Oberfläche der Leiterschicht (s. Fig. 4C) zu vertauschen, d. h. die Glättung der Leiterschicht 5' insgesamt zuerst vorzunehmen und erst danach die Leiterschicht 5' zur Bildung der Grundelektroden 4, d. h. zur Bildung der strukturierten Leiterschicht 5, entsprechend fotolithografisch zu ätzen. 



  In einem diese Phase der Herstellung abschliessenden Schritt wird die untere Passivierungsschicht 16 entfernt, so dass nunmehr die Substratstruktur gemäss Fig. 4D erhalten ist. 



  In der nächsten Phase wird auf der nun geglätteten Grundelektrode 4 eine Kontaktschicht angebracht, wobei als erstes gemäss Fig. 5A eine temporäre Fotolackstruktur in der Art von Abrisskanten 17 in den Zwischenräumen zwischen den Grundelektroden 4 angebracht wird. Darauf wird die gesamte Oberseite der erhaltenen Struktur mit einer Lage 18' aus Kontaktschichtmaterial überzogen, wobei in den unteren Bereichen der Abrisskanten 17 kein Kontaktschichtmaterial erfolgt, so dass in einem nachfolgenden Entfernungsschritt (Ätzschritt) die Abrisskanten 17 entfernt werden können, wobei in den übrigen Bereichen der Oberfläche die gewünschte Kontaktschicht 18 zurückbleibt, vgl. Fig. 5B und 5C. 



  Die Kontaktschicht 18 dient zur elektrischen Kontaktierung der nunmehr aufzubringenden nächsten Schicht des jeweiligen Dünnschichtaufbaus ebenso wie zur Stabilisierung der Haftung dieses Dünnschichtaufbaus auf der Grundelektrode 4 sowie schliesslich auch zur Passivierung der Leiterschicht 5 bzw. ihrer Verstärkung 5a, indem durch das Einbringen der Kontaktschicht 18 eine etwaige Kontamination des Dünnschichtsystems durch Interdiffusion von Fremdsubstanzen aus der Leiterschicht 5 bzw. ihrer Verstärkung 5a unterbunden wird.

   Das Material für die jeweilige Kontaktschicht 18 ist naturgemäss wiederum abhängig vom jeweiligen anzubringenden Dünnschichtbauelement geeignet zu wählen, und sie besteht beispielsweise aus einem Metall wie Aluminium, Gold, Palladium oder Platin, einer Metalllegierung, Kohlenstoff oder einer helbleitenden Verbindung, kann aber auch aus einer leitfähigen Suspension oder einer Lösung (z. B. Polyanilin, Polyethylen-Dioxithiophen/Polystyrolsulfonsäure) bestehen. 



  Die Kontaktmaterial-Lage 18' kann mittels üblicher Dünnschichtverfahren, wie etwa durch thermisches Verdampfen, Kaltkathodenzerstäubung, Elektronenstrahlverdampfung, Beschichtung mittels Laserpulsen sowie durch Beschichtungsverfahren aus der flüssigen Phase, wie z.B. 



  Tauch-, Sprüh-, Schleuder- und Tintenstrahldruck-Verfahren, aufgebracht werden, wobei auf eine physikalische bzw. chemische Adsorption des Kontaktmaterials auf der Leiterschicht 5   bzw. ihrer Verstärkung 5a zu achten ist ; physikalische bzw. chemische Adsorption ist für   ein Haften bzw. Nicht-Ablösen des Kontaktmaterials auf bzw. von der Leiterschicht 5,5a von Bedeutung. Im Fall von gleichförmigen Beschichtungsverfahren aus der flüssigen Phase kann die laterale Strukturierung der Kontaktschicht 18 nach der Beschichtung der Leiterplatte 2 beispielsweise mit Trockenätzverfahren erfolgen. 



  Kommen derartige Prozesse zur Anwendung, entfällt die Strukturierung mittels des Abrisskantenverfahrens. 



  Als Nächstes erfolgt nun die Anbringung einer oberen Passivierungsschicht, um die Bereiche zwischen den Grundelektroden 4 samt darüber angebrachten Kontaktschichten 18 zu passivieren und so daran zu hindern, dass über diese Bereiche aus dem Grundkörper 3 der Leiterplatte 2 Substanzen in den noch anzubringenden Dünnschichtaufbau des jeweiligen Dünnschichtbauelements eindringen. Hierfür wird in einem ersten Schritt gemäss Fig. 6A eine neuerliche temporäre Fotolackstruktur 19 auf den Kontaktschichten 18 über den Grundelektroden 4 angebracht, und danach wird darüber das Material für die Passivierungsschicht 20 abgeschieden, siehe Fig. 6B.

   Im Anschluss daran wird über den Grundelektroden 4 die Fotolackschicht samt Passi- 

 <Desc/Clms Page number 8> 

 vierungsschicht fotolithografisch entfernt, so dass eine strukturierte Passivierungsschicht 20 nur in den Zwischenzonen, wo das Basismaterial des Isoliergrundkörpers 3 der Leiterplatte 2 freigelegt war, zurückbleibt, s. Fig. 6C. Über Fenster 20' in dieser Passivierungsschicht 20 liegen die Kontaktschichten 18 mit den darunter liegenden Grundelektroden 4 frei. Die Passivierungsschicht 20 ist selbstverständlich nur dann zweckmässig bzw. anzubringen, wenn die angesprochene Kontamination des spezifischen Dünnschichtaufbaus durch Substanzen, die aus dem dielektrischen Material des Grundkörpers 3 diffundieren können, zu befürchten ist.

   Wenn eine solche Diffusion von Substanzen nicht zu befürchten ist, kann die Anbringung der Passivierungsschicht 20 auch unterbleiben, es wäre dann aber eine andere Isolierstruktur (7 in Fig. 1 A und 1 B) zwischen den Grundelektroden 4 anzubringen. Das Material der Passivierungsschicht 20 ist wiederum abhängig von den verwendeten Materialien, insbesondere vom Material des Grundkörpers 3, zu wählen. Wie beschrieben wird sie zweckmässig fotolithografisch strukturiert (vgl. die Fig. 6A und 6B), und das Material der Passivierungsschicht 20 kann mittels üblicher Dünnschichttechniken, etwa durch thermisches Verdampfen, Kaltkatodenzerstäubung usw., aufgebracht werden, wobei auf eine für das Haften hinreichende physikalische bzw. chemische Adsorption des Passivierungsmaterials auf dem Grundkörper 3 zu achten ist.

   Als Material für die Passivierungsschicht 20 kann beispielsweise Siliziumoxid, ein Sol-Gel-System oder eine Epoxidverbindung verwendet werden. 



  Alternativ zur Technik gemäss den Fig. 6A bis 6C ist es auch denkbar, vorweg eine vollflächige gleichförmige Aufbringung von Passivierungsmaterial, etwa in Form eines Laminats, vorzusehen und diese Passivierungsschicht erst nachträglich fotolithografisch zu strukturieren, um schliesslich die Struktur gemäss Fig. 6C zu erhalten. 



  Die so erhaltene Anordnung ist nunmehr bereit für die Anbringung der jeweiligen elektronischen Schichten in Dünnschichttechnik, zum Aufbau des gewünschten Dünnschichtbauelementes 8, im vorliegenden Fall einer optoelektronischen aktiven organischen Dünnschichtstruktur ;   zurErzielung der Elektrolumineszenz(EL)-Vorrichtung 1 (s. Fig. 1A) werden dabei ein oder mehrere   optoelektronisch aktive organische Schichten 21 auf dem vorbereiteten Substrat gemäss Fig. 6C abgeschieden, so dass die Anordnung gemäss Fig. 7A erhalten wird. Wie dabei ersichtlich wird beispielsweise über der gesamten Fläche das organische EL-Material abgelagert, wodurch die Herstellung besonders einfach wird.

   Ebenso wie dieses (gegebenenfalls mehrlagige) organische EL-Dünnschichtsystem 21 (dessen Dicke einige wenige nm bis einige hundert nm betragen kann) wird nachfolgend auch eine transparente oder transluzente Kontaktschicht 22, s.   Fig. 7B, flächig aufgetragen ; die nachfolgend angebrachte transparente oder transluzente   Deckelektrode 9 wird flächig aufgetragen, s. Fig. 7C. Es ist jedoch abweichend hiervon auch denkbar, die obere Kontaktschicht 22 sowie die Deckelektrode 9 anstatt vollflächig auch streifenweise oder symbolweise zu strukturieren. 



  Als Beispiel für die organischen optoelektronisch aktiven Schichtmaterialien, zur Realisierung der Elektrolumineszenz-Vorrichtung 1, können Poly- und Oligophenyle, Arylamine, Poly- und Oligoazometine genannt werden. Für die transparenten oder transluzenten Kontaktschichten 22 sowie die Deckelektroden 9 können transparente oder semitransparente Metalle, Metalllegierungen, Halbleiterverbindungen (mit einer Schichtdicke <50 nm), leitfähige Metalloxide (z. B. 



  Aluminium-dotiertes Zinkoxid, Zinn-dotiertes Indiumoxid usw. ), leitfähige Sol-Gel-Systeme und/oder leitfähige Suspensionen und Lösungen (auf Basis von Polyanilin, PolyethylenDioxithiophen/Polystyrolsulfonsäure) verwendet werden. 



  Abschliessend wird die so erhaltene Dünnschichtanordnung (s. Fig. 7C) noch mit einer Schutzabdeckung versehen, wozu als erstes, gemäss Fig. 8A, ein für Gas und Feuchte undurchlässiger Klebewulst 23 randseitig angebracht wird. Über diesem Klebewulst 23 wird anschliessend die lichtdurchlässige Verkapselungsschicht 10 angebracht, um die eigentlichen Dünnschichtbauelemente 26 mit den Grundelektroden 4, der Kontaktschicht 18, der Dünnschichtstruktur 8, der oberen Kontaktschicht 22 und der Deckelektrode 9 zu verkapseln, wobei ein Gasvolumen 25 verbleibt, in dem in an sich herkömmlicher Weise Gettermaterialien für Sauerstoff und/oder 

 <Desc/Clms Page number 9> 

 Wasser bzw. Feuchtigkeit enthalten sein können. 



  Wie sodann in Fig. 8C dargestellt ist, können gewünschtenfalls auch lateral strukturierte Farbwandlerschichten 12 (s. ausser Fig. 8C auch Fig. 1A und 1B) in die Verkapselungsschicht 10 über dem Gasvolumen 25 und den einzelnen Dünnschichtbauelementen 26 integriert werden. 



  Auf diese Weise ist nunmehr die gewünschte Dünnschichtanordnung fertiggestellt, die an den Kontaktstellen 6' mit den erforderlichen Steueranschlüssen versehen werden kann. Zusätzlich können auf der Leiterplatte 2 auch in an sich herkömmlicher und hier nicht näher dargestellter Weise Bauelemente montiert werden, um gewünschte Schaltungsfunktionen zu realisieren. 



  In den Fig. 9A bis 9D ist in verschiedenen Herstellungsschritten ein anderes Ausführungsbeispiel veranschaulicht, nämlich eine Dünnschichtanordnung mit einer fotovoltaischen Zelle aus einem organischen optoelektronisch aktiven Schichtsystem, wobei die Herstellung im Prinzip sehr ähnlich wie vorstehend anhand der Fig. 3A bis 8C beschrieben erfolgen kann. 



  Im Einzelnen wird ähnlich wie in Fig. 7A gezeigt, auf entsprechende Grundelektroden 4, bestehend aus der strukturierten Leiterschicht 5, einer Verstärkung 5A und einer Kontaktschicht 18, das gewünschte optoelektronisch aktive organische Schichtsystem 21 abgeschieden, wonach eine lichtdurchlässige Kontaktschicht 22 (s. Fig. 9B) und darüber eine lichtdurchlässige Deckelektrode 9 (s. Fig. 9C) wiederum flächig abgeschieden werden können. Schliesslich kann wiederum in einer Weise wie vorstehend anhand der Fig. 8A und 8B erläutert eine lichtdurchlässige Verkapselungsschicht 10 mit einem randseitigen Gas- und Feuchte-undurchlässigen Klebewulst 23 angebracht werden, wie in Fig. 9D veranschaulicht ist. 



  In Fig. 10 ist ein weiteres Ausführungsbeispiel in Form einer auf einer Leiterplatte 2 integrierten organischen Diode 30 veranschaulicht, wobei hier wiederum in vergleichbarer Weise, wie vorstehend erläutert, über einer Grundelektrode 4 mit einer Kontaktschicht 18 ein entsprechendes organisches Dioden-Dünnschichtsystem 21' aufgebracht ist. Darüber befindet sich eine obere Kontaktschicht 22', die hier nicht lichtdurchlässig sein muss, und eine Deckelektrode 9', die ebenfalls nicht lichtdurchlässig zu sein braucht. Zu ersehen sind weiters aus Fig. 10 wiederum die strukturierte untere Metallkaschierung 15 und der Grundkörper 3 der Leiterplatte 2 sowie weiters ein dichter Klebewulst 23 und eine Verkapselungsschicht 10', wobei auch hier eine opake Ausbildung vorliegen kann. 



  Ähnliches gilt auch für die Transistorstruktur 40 gemäss Fig. 11, wobei wiederum über der Grundelektrode 4, bestehend aus der strukturierten oberen Leiterschicht 5 und einer Verstärkung 5A, eine Kontaktschicht 18' angebracht ist, die beispielsweise den Gate-Kontakt der gebildeten Feldeffektstruktur 40 bildet. Über dieser Kontaktschicht 18' der Transistorstruktur 40 ist eine Isolierschicht 41, beispielsweise aus Aluminiumoxid, angebracht, über der wiederum eine organisch aktive Schicht 21' aufgebracht ist, die einerseits mit einer Source-Kontaktschicht 42 und andererseits mit einer Drain-Kontaktschicht 43 in Verbindung steht. Diese Kontakte werden über seitlich der Transistorstruktur 40 vorhandene Grundelektroden 4s, 4D bzw. über deren korrespondierende Durchkontaktierungen 6s, 6D und Kontaktstellen 6' von der Unterseite her kontaktiert. 



  In ähnlicher Weise können auch andere Dünnschichtbauelemente, und zwar aktive Bauelemente ebenso wie passive Bauelemente, direkt auf dem Leiterplattensubstrat 2 aufgebaut bzw. in dieses integriert werden, wobei wesentlich jeweils die Glättung der strukturierten, gegebenenfalls verstärkten Leiterschicht 5 (bzw. 5A), somit der Grundelektroden 4 oder unterseitigen Elektroden durchzuführen ist. Auf dieser geglätteten oder polierten Grundelektrode wird dann die beschriebene Kontaktschicht zur Herstellung des Kontakts und der stabilen Adhäsion der Dünnschichtaufbauten vorgesehen.

   Andere an sich herkömmliche Bauelemente, die mit der erfindungsgemässen Technik auf Leiterplatten integriert werden können, sind beispielsweise Sensoren, wobei im Fall von optischen Sensoren entsprechende lichtdurchlässige obere Kon- 

 <Desc/Clms Page number 10> 

 taktschichten, Elektroden und Verkapselungsschichten vorzusehen sind. 



  Patentansprüche : 1. Dünnschichtanordnung mit einem Substrat und zumindest einem auf dem Substrat in
Dünnschichttechnik aufgebrachten elektronischen Dünnschichtbauelement, wobei auf dem
Substrat eine Grundelektrode vorliegt, auf der zum Dünnschichtbauelement gehörigen
Dünnschichten einschliesslich einer oberen Deckelektrode angeordnet sind, dadurch ge- kennzeichnet, dass das Substrat durch eine an sich bekannte Leiterplatte (2) mit einem
Isoliermaterial-Grundkörper (3) und einer Metallkaschierung als Leiterschicht (5) gebildet ist, dass die Leiterschicht (5) die Grundelektrode (4) bildet und hierfür zumindest an der
Stelle des Dünnschichtbauelements geglättet ist, und dass zwischen der geglätteten, ge- gebenenfalls verstärkten Leiterschicht (5) und den darüber liegenden Dünnschichten (21) des Dünnschichtbauelements eine Kontaktschicht (18)

   in Dünnschichttechnik vorgesehen ist, welche auf der Oberfläche der Grundelektrode (4) physikalisch bzw. chemisch adsor- biert ist.

Claims (1)

  1. 2. Dünnschichtanordnung nach Anspruch 1, dadurch gekennzeichnet, dass in der Leiterplatte (2) Durchkontaktierungen zur elektronischen Kontaktierung der Elektroden durch den Grundkörper (3) der Leiterplatte (2) hindurch vorgesehen sind.
    3. Dünnschichtanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass in der Leiterplatte (2) eine Durchkontaktierung (6) zur Grundelektrode (4) direkt unter dieser vor- gesehen ist.
    4. Dünnschichtanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die geglättete Leiterschicht (5) über Flächenbereiche der Grösse 20 x 20 m2 eine mittlere Oberflächenrauigkeit von maximal 10 nm, vorzugsweise maximal 3 nm, aufweist.
    5. Dünnschichtanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass auch unter der Deckelektrode (9) eine Kontaktschicht (22) vorgesehen ist.
    6. Dünnschichtanordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Kontaktschicht (18; 22) zugleich eine Passivierungsschicht für die Elektrode bildet.
    7. Dünnschichtanordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Kontaktschicht (18; 22) zugleich eine Stabilisierungsschicht für die Haftung zwischen der Elektrode und der benachbarten Dünnschicht bildet.
    8. Dünnschichtanordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Kontaktschicht (18; 22) eine metallische Schicht, z. B. aus Aluminium, Gold, Palladium, Platin oder eine Metalllegierung, oder Kohlenstoff oder eine halbleitende Verbindung ist.
    9. Dünnschichtanordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Kontaktschicht (18; 22) durch eine leitfähige Suspension oder Lösung, z. B. auf Basis von Polyanilin, Polyethylen-Dioxithiophen/Polystyrolsulfonsäure, gebildet ist.
    10. Dünnschichtanordnung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass auf von der Leiterschicht (5) freigestellten, freiliegenden Bereichen des Grundkörpers (3) eine, Kontamination des jeweiligen Dünnschichtbauelements durch aus dem Grundkörper (3) austretende Substanzen verhindernde Dünnschicht-Passivierungsschicht (20) aufge- bracht ist.
    11. Dünnschichtanordnung nach Anspruch 10, dadurch gekennzeichnet, dass die Passivie- <Desc/Clms Page number 11> rungsschicht (20) aus Siliziumoxid, einem Sol-Gel-System oder einer Epoxidverbindung besteht.
    12. Dünnschichtanordnung nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass die Deckelektrode (9), gegebenenfalls auch die darunter vorgesehene Kontaktschicht (22), zumindest transluzent, vorzugsweise transparent ausgebildet ist.
    13. Dünnschichtanordnung nach Anspruch 12, dadurch gekennzeichnet, dass als Dünn- schichtbauelement (26) eine Elektrolumineszenzvorrichtung angeordnet ist.
    14. Dünnschichtanordnung nach Anspruch 13, dadurch gekennzeichnet, dass lokale Grund- elektroden (4), die individuelle Durchkontaktierungen (6) haben, innerhalb einer isolieren- den Gitterstruktur auf der Leiterplatte (2) vorliegen und darüber ein flächiges Elektrolumi- neszenz-Dünnschichtsystem sowie eine flächige oder aber streifen- oder symbolweise strukturierte Deckelektrode (9) angebracht sind.
    15. Dünnschichtanordnung nach Anspruch 12, dadurch gekennzeichnet, dass als Dünn- schichtbauelement eine fotovoltaische Anordnung vorgesehen ist.
    16. Dünnschichtanordnung nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass als Dünnschichtbauelement ein Sensor, insbesondere ein optischer Sensor oder ein Tem- peratursensor, vorgesehen ist.
    17. Dünnschichtanordnung nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass als Dünnschichtbauelement eine Diode (30) vorgesehen ist.
    18. Dünnschichtanordnung nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass als Dünnschichtbauelement ein Transistor, insbesondere ein Feldeffekttransistor (40), vor- gesehen ist.
    19. Dünnschichtanordnung nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass als Dünnschichtbauelement ein Überspannungsschutzelement vorgesehen ist.
    20. Dünnschichtanordnung nach einem der Ansprüche 1 bis 19, dadurch gekennzeichnet, dass dem Dünnschichtbauelement eine Verkapselung (10) zugeordnet ist.
    21. Dünnschichtanordnung nach Anspruch 20, dadurch gekennzeichnet, dass die Verkapse- lung (10) transluzent oder transparent ausgebildet ist.
    22. Dünnschichtanordnung nach Anspruch 20 oder 21, dadurch gekennzeichnet, dass inner- halb der Verkapselung (10) ein abgeschlossenes Gasvolumen (11) vorliegt.
    23. Dünnschichtanordnung nach Anspruch 21 oder 22, dadurch gekennzeichnet, dass die Verkapselung Farbwandler- bzw. Indexanpassungsschichten (12) in Ausrichtung zu den lokalen Grundelektroden trägt.
    24. Verfahren zum Herstellen einer Dünnschichtanordnung mit wenigstens einem elektroni- schen Dünnschichtbauelement, das in Dünnschichttechnik auf einem Substrat aufgebracht wird, dadurch gekennzeichnet, dass als Substrat eine Leiterplatte mit einem Isoliermaterial- Grundkörper und einer Metallkaschierung als Leiterschicht verwendet wird, dass die Leiter- schicht zumindest lokal, gegebenenfalls nach Anbringung einer Verstärkung, geglättet wird, um zumindest eine Grundelektrode für das Dünnschichtbauelement zu bilden, und dass auf der Grundelektrode eine Kontaktschicht in Dünnschichttechnik angebracht wird, bevor darüber das übrige Dünnschichtbauelement angebracht wird. <Desc/Clms Page number 12>
    25. Verfahren nach Anspruch 24, dadurch gekennzeichnet, dass die Leiterschicht durch ein mechanisches Verfahren, wie z. B. Läppen, Schleifen oder Polieren, geglättet wird.
    26. Verfahren nach Anspruch 24, dadurch gekennzeichnet, dass die Leiterschicht durch elekt- rochemisches Polieren geglättet wird.
    27. Verfahren nach Anspruch 24, dadurch gekennzeichnet, dass die Leiterschicht durch che- misch-mechanisches Polieren geglättet wird.
    28. Verfahren nach Anspruch 24, dadurch gekennzeichnet, dass die Leiterschicht durch che- misches Ätzen, beispielsweise mit Schwefelsäure, Salpetersäure oder Chromschwefelsäu- re, geglättet wird.
    29. Verfahren nach Anspruch 24, dadurch gekennzeichnet, dass die Leiterschicht durch lone- nätzen geglättet wird.
    30. Verfahren nach Anspruch 24, dadurch gekennzeichnet, dass die Leiterschicht durch Be- schuss mit Partikeln einzelner oder mehrerer Atome oder Moleküle, wie z. B. Argon oder Argon-Cluster, geglättet wird.
    31. Verfahren nach einem der Ansprüche 24 bis 30, dadurch gekennzeichnet, dass die Leiter- schicht über Flächenbereiche der Grösse 20 x 20 m2 bis zu einer mittleren Oberflächen- rauigkeit von maximal 10 nm, vorzugsweise maximal 3 nm, geglättet wird.
    32. Verfahren nach einem der Ansprüche 24 bis 31, dadurch gekennzeichnet, dass die Leiter- schicht elektrochemisch verstärkt wird.
    33. Verfahren nach einem der Ansprüche 24 bis 32, dadurch gekennzeichnet, dass die Leiter- platte vor einem lokalen Verstärken der Leiterschicht in den übrigen Bereichen vorüberge- hend fotolithografisch passiviert wird.
    34. Verfahren nach einem der Ansprüche 24 bis 33, dadurch gekennzeichnet, dass von der Leiterschicht freigelegte Bereiche des Grundkörpers vor dem Anbringen des übrigen Dünnschichtbauelements fotolithografisch unterstützt in Dünnschichttechnik passiviert wird.
    35. Verfahren nach Anspruch 33 oder 34, dadurch gekennzeichnet, dass eine Passivierungs- schicht durch thermisches Verdampfen aufgebracht wird.
    36. Verfahren nach Anspruch 33 oder 34, dadurch gekennzeichnet, dass eine Passivierungs- schicht durch Kaltkatodenbeschichtung aufgebracht wird.
AT0141503A 2003-09-09 2003-09-09 Dünnschichtanordnung und verfahren zum herstellen einer solchen dünnschichtanordnung AT413170B (de)

Priority Applications (12)

Application Number Priority Date Filing Date Title
AT0141503A AT413170B (de) 2003-09-09 2003-09-09 Dünnschichtanordnung und verfahren zum herstellen einer solchen dünnschichtanordnung
AT0089404A AT500259B1 (de) 2003-09-09 2004-05-24 Dünnschichtanordnung und verfahren zum herstellen einer solchen dünnschichtanordnung
CNA2004800259133A CN1849852A (zh) 2003-09-09 2004-09-09 薄膜组件及所述组件的制造方法
KR1020067004783A KR101120003B1 (ko) 2003-09-09 2004-09-09 박막 어셈블리 및 박막 어셈블리의 제조 방법
DE502004007078T DE502004007078D1 (de) 2003-09-09 2004-09-09 Dünnschichtanordnung und verfahren zum herstellen einer solchen dünnschichtanordnung
US10/568,563 US7551454B2 (en) 2003-09-09 2004-09-09 Thin-film assembly and method for producing said assembly
CA002537998A CA2537998A1 (en) 2003-09-09 2004-09-09 Thin-film assembly and method for producing said assembly
JP2006525565A JP5154080B2 (ja) 2003-09-09 2004-09-09 薄膜アセンブリおよび薄膜アセンブリの製造方法
EP04761030A EP1665911B1 (de) 2003-09-09 2004-09-09 Dünnschichtanordnung und verfahren zum herstellen einer solchen dünnschichtanordnung
PCT/AT2004/000308 WO2005025282A1 (de) 2003-09-09 2004-09-09 Dünnschichtanordnung und verfahren zum herstellen einer solchen dünnschichtanordnung
AT04761030T ATE394909T1 (de) 2003-09-09 2004-09-09 Dünnschichtanordnung und verfahren zum herstellen einer solchen dünnschichtanordnung
US12/412,934 US20090184090A1 (en) 2003-09-09 2009-03-27 Thin-film assembly and method for producing said assembly

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
AT0141503A AT413170B (de) 2003-09-09 2003-09-09 Dünnschichtanordnung und verfahren zum herstellen einer solchen dünnschichtanordnung

Publications (2)

Publication Number Publication Date
ATA14152003A ATA14152003A (de) 2005-04-15
AT413170B true AT413170B (de) 2005-11-15

Family

ID=34427297

Family Applications (1)

Application Number Title Priority Date Filing Date
AT0141503A AT413170B (de) 2003-09-09 2003-09-09 Dünnschichtanordnung und verfahren zum herstellen einer solchen dünnschichtanordnung

Country Status (2)

Country Link
CN (1) CN1849852A (de)
AT (1) AT413170B (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103474394B (zh) * 2013-09-11 2015-07-08 华进半导体封装先导技术研发中心有限公司 免金属cmp的tsv工艺方法
CN103884751A (zh) * 2014-04-18 2014-06-25 苏州怡拓生物传感技术有限公司 一种用于血液快速检测系列生物传感器连续化生产的方法
KR102524535B1 (ko) * 2016-03-29 2023-04-24 삼성디스플레이 주식회사 디스플레이 장치
US10178764B2 (en) * 2017-06-05 2019-01-08 Waymo Llc PCB optical isolation by nonuniform catch pad stack

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4827328A (en) * 1986-03-17 1989-05-02 Fujitsu Limited Hybrid IC device
US4839558A (en) * 1988-05-23 1989-06-13 Hamilton Standard Controls, Inc. Integrated DC electroluminescent display system
WO1997003460A1 (en) * 1995-07-12 1997-01-30 Hoya Corporation Bare chip mounted board, method of manufacturing the board, and method of forming electrode of bare chip
EP1087649A2 (de) * 1999-09-27 2001-03-28 Sony Corporation Gedruckte Leiterplatte und Anzeigevorrichtung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4827328A (en) * 1986-03-17 1989-05-02 Fujitsu Limited Hybrid IC device
US4839558A (en) * 1988-05-23 1989-06-13 Hamilton Standard Controls, Inc. Integrated DC electroluminescent display system
WO1997003460A1 (en) * 1995-07-12 1997-01-30 Hoya Corporation Bare chip mounted board, method of manufacturing the board, and method of forming electrode of bare chip
EP1087649A2 (de) * 1999-09-27 2001-03-28 Sony Corporation Gedruckte Leiterplatte und Anzeigevorrichtung

Also Published As

Publication number Publication date
CN1849852A (zh) 2006-10-18
ATA14152003A (de) 2005-04-15

Similar Documents

Publication Publication Date Title
AT500259B1 (de) Dünnschichtanordnung und verfahren zum herstellen einer solchen dünnschichtanordnung
EP3970210B1 (de) Verfahren zur herstellung eines ein trägersubstrat aufweisenden displays, ein nach diesem verfahren hergestelltes trägersubstrat sowie ein für ein flexibles display bestimmtes deckglas
DE102017129456B4 (de) Organische lichtemittierende Anzeigetafel, Vorrichtung und Verfahren zur Herstellung derselben
DE69808405T2 (de) Anschlussflächenstruktur für Flüssigkristallanzeige und Halbleiterbauelement und Verfahren zu deren Herstellung
DE102013105972B4 (de) Verfahren zum Herstellen einer organischen lichtemittierenden Dioden-Anzeigevorrichtung
DE10357472B4 (de) Organisches Doppeltafel-Elektrolumineszenzdisplay und Verfahren zu dessen Herstellung
DE102010032834B4 (de) Optoelektronische Vorrichtung und Verfahren zu deren Herstellung
DE102018122734A1 (de) Organisches lichtemittierendes anzeigepanel, verfahren zur herstellung organischen lichtemittierenden anzeigepanels und organische lichtemittierende anzeigevorrichtung
DE10157945C2 (de) Verfahren zur Herstellung eines organischen, elektrolumineszierenden Displays sowie ein organisches, elektrolumineszierendes Display
EP1111679A2 (de) Bauteil mit Dünnschichtschaltkreis
DE10148120A1 (de) Elektronische Bauteile mit Halbleiterchips und ein Systemträger mit Bauteilpositionen sowie Verfahren zur Herstellung derselben
DE112021000232T5 (de) Anzeigesubstrat und Verfahren zur Herstellung des Anzeigesubstrats und Anzeigegerät
DE102009018397A1 (de) Verfahren zur Herstellung einer Halbleiterstruktur
DE10133686C2 (de) Organisches, elektrolumineszierendes Display und dessen Herstellung
DE2709933A1 (de) Verfahren zum herstellen durchgehender metallischer verbindungen zwischen mehreren metallisierungsebenen in halbleitervorrichtungen
DE112017007356T5 (de) Hohle versiegelte Vorrichtung und Herstellungsverfahren dafür
AT413170B (de) Dünnschichtanordnung und verfahren zum herstellen einer solchen dünnschichtanordnung
DE102020120139B4 (de) Ein halbleiterbauelementpackage mit seitenwänden, die mit kontaktpads eines halbleiterdies verbunden sind und ein verfahren zu seiner herstellung
EP1438749A2 (de) Organisches elektrolumineszierendes display
DE102015114579B4 (de) Halbleiterchip
EP2458950A1 (de) Verfahren sowie Strukturelektrode zur Herstellung einer metallischen Leiterbahnstruktur
DE102021200044A1 (de) Anschlussträger, optoelektronische vorrichtung und verfahren zum herstellen eines anschlussträgers
DE102004013449B3 (de) OLED-Display mit Elektroden hoher Leitfähigkeit und Verfahren zu dessen Herstellung
DE112020007186T5 (de) Anzeigesubstrat, Herstellungsverfahren dafür und Anzeigevorrichtung
DE102007001742A1 (de) Optoelektronische Vorrichtung und Verfahren zur Herstellung einer optoelektronischen Vorrichtung

Legal Events

Date Code Title Description
ELJ Ceased due to non-payment of the annual fee