JPH03227541A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH03227541A
JPH03227541A JP2023457A JP2345790A JPH03227541A JP H03227541 A JPH03227541 A JP H03227541A JP 2023457 A JP2023457 A JP 2023457A JP 2345790 A JP2345790 A JP 2345790A JP H03227541 A JPH03227541 A JP H03227541A
Authority
JP
Japan
Prior art keywords
conductive pattern
electrode pad
tab
lead
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023457A
Other languages
English (en)
Inventor
Ryuji Kono
竜治 河野
Makoto Kitano
誠 北野
Asao Nishimura
西村　朝雄
Akihiro Yaguchi
昭弘 矢口
Sueo Kawai
末男 河合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2023457A priority Critical patent/JPH03227541A/ja
Priority to US07/649,712 priority patent/US5159434A/en
Publication of JPH03227541A publication Critical patent/JPH03227541A/ja
Priority to US07/959,613 priority patent/US5293068A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は封止型半導体装置に係り、特に、外部リードの
端子配置変更や任意に配置された素子電極パッドと外部
リードの電気接続を容易にした封止型半導体装置に関す
る。
〔従来の技術〕
従来の封止型半導体装置（以下、装置という）は、その
設計段階で、ただ−通りの端子配置が定められ、その配
置に従い、素子の電極パッドと所定のリードが導電性ワ
イヤにてダイレクトに電気接続され、それらが、例えば
樹脂、セラミックあるいは、キャンにて封止し、成形さ
れた。また、端子配置を変更するには、素子の電極パッ
ド配置の設計変更以外に手段がなく、原則的にそのよう
な配置変更は行われていなかった。さらに、素子中の電
極パッドは、一般にリードの端子配置、及び位置を考慮
し、素子外周部に規則的に配列されていた。
特開昭５７−１４１９３３号公報は、素子の外周部に規
則的に配置された電極パッドと外部り一ドを、絶縁フィ
ルム上に形成された所定形状の淳電層で接続する技術の
例である。
〔発明が解決しようとする課題〕
上記従来技術によれば、装置の端子配置は、ユーザにと
って全く自由度がなく、そのため実装基板作成のうえで
、予め基板上の各部に使用される装置やその他の部品が
選定された後、それらの端子配置に従って回路パターン
が設計されねばならなかった。
しかし、これでは、場合によっては回路パターンが非能
率的な経路をとらざるを得なくなることがあり１回路パ
ターンが複雑化すると同時に基板の大型化につながり、
基板最適設計の妨げとなっていた。
また、従来技術によれば、装置の端子配置を変更するに
は、その素子自体の設計を変更する他なく、それを怠っ
て素子の電極パッドとリードとの接続の組み合わせを変
えると、接続用ワイヤが交差し、或いは非常に長くなり
、短絡等の不都合を生じる恐れがあった。
更に、上記従来技術によれば、素子中の電極パッドは、
素子周辺部にリードの端子配置や位置を考慮し、規則的
に配列されねばならず、従って素子の回路中において配
線の引きまわしを行わねばならなかった。
本発明の課題は、装置の素子、外見等を変更することな
く、外部リードの端子配置が装置の製造段階、特にワイ
ヤボンディング工程において自由に変更可能であるとと
もに、素子中において電極パッドを規則的に配列させる
必要がない、すなわち素子表面の任意に形成された電極
パッドについてリードとの電気接続が可能な装置を提供
するにある。
〔課題を解決するための手段〕
上記の課題は、導電パターンを備えてなるタブと、該タ
ブに搭載される電極パッドを備えた半導体素子と、前記
導電パターンを介して前記電極パッドに接続されるリー
ドとを含んでなり、これらが封止されて形成された半導
体装置において、前記タブの前記半導体素子の電極パッ
ドに対応する位置に貫通穴を形成し、前記導電パターン
をタブ上に形成された絶縁コート上に設け５半導体素子
をタブの導電パターンが形成されている面と反対側の面
にその電極パッドを前記貫通穴に対向させて搭載し、半
導体素子の電極パッドと前記導電パターンを前記貫通穴
中に設けられた第１の導電性部材により電気的に接続し
、前記導電パターンと前記リードとを第２の導電性部材
により電気的に接続することにより達成される。　上記
の課題は、また、導電パターンを備えてなるタブと、該
タブに搭載される電極パッドを備えた半導体素子と、前
記導電パターンを介して前記電極パッドに接続されるリ
ードとを含んでなり、これらが封止されて形成された半
導体装置において、前記タブを前記半導体素子の電極パ
ッドに対応する位置に貫通穴が形成されている絶縁性部
材とし、半導体素子をタブの導電パターンが形成されて
いる面と反対側の面にその電極パッドを前記貫通穴に対
向させて搭載し、半導体素子の電極パッドと前記導電パ
ターンを前記貫通穴中に設けられた第１の導電性部材に
より電気的に接続し、前記導電パターンと前記リードと
を第２の導電性部材により電気的に接続することによっ
ても達成される。
上記の課題は、また、電極パッドを備えた半導体素子と
、前記電極パッドに接続されるリードとを含んでなり、
これらが封止されて形成された半導体装置において、前
記半導体素子の電極パッドが形成されている側の面に絶
縁コートを施し、該絶縁コートの前記電極パッドと対向
する位置に貫通穴を形成し、前記絶縁コートの表面に導
電パターンを設け、半導体素子の電極パッドと前記導電
パターンを前記貫通穴中に設けられた第１の導電性部材
により電気的に接続し、前記導電パターンと前記リード
とを第２の導電性部材により電気的に接続することによ
っても達成される。
上記の課題は、また、第１の導電性部材が、少なくとも
１組の電極パッドと導電パターンとを接続する導電性ワ
イヤである請求項１乃至３のいずれかに記載の半導体装
置によっても達成される。
上記の課題は、また、第１．第２の導電性部材のうちの
少なくとも１つが、絶縁被覆が施された導電性ワイヤで
ある請求項１乃至３のいずれかに記載の半導体装置によ
っても達成される。
上記の課題は、また、第１．第２の導電性部材のうちの
少なくとも１つが、はんだである請求項１乃至３のいず
れかに記載の半導体装置によっても達成される。
上記の課題は、また、導電パターンが、素子の長手方向
に沿って平行に配置された複数の線からなる請求項１乃
至６のいずれかに記載の半導体装置によっても達成され
る。
上記の課題は、また、導電パターンを形成する線に、部
分的に線幅が広い個所が少なくとも１個所設けられてお
り、第２の導電性部材の一端は前記線幅が広い個所に接
続されている請求項１乃至７のいずれかに記載の半導体
装置によっても達成される。
上記の課題は、また、リードと素子を挾んで該リードと
対向するリードとの間隔が、回部における素子の幅方向
寸法よりも小さい請求項１乃至３のいずれかに記載の半
導体装置によっても達成される。
上記の課題は、さらに、リードの、第２の導電性部材に
接続される部分が、タブの長辺側外周部に配置されてい
る請求項１乃至３のいずれかに記載の半導体装置によっ
ても達成される。
〔作用〕
本発明の装置によれば、素子のそれぞれの電極パッドは
、第１の導電性部材により、タブや絶縁性部材、絶縁コ
ートに形成された導電パターンに接続され、装置のリー
ドは前記導電パターンの任意の位置に第２の導電性部材
により、電気的に接続される。
それぞれの導電パターンは、リードが配列される方向に
沿って、例えば装置の長手方向に沿って、線状をなして
配置され、それぞれのリードは接続の対象として考慮さ
れる電極パッドに接続された導電パターンに、他のリー
ドに接続される他の第２の導電性部材と交差することな
く、第２の導電性部材により接続される。
導電パターンからリードまでの接続は、素子の各電極パ
ッドから、タブや、絶縁性部材、絶縁コート上に、いず
れのリードからもほぼ等距離の場所を通るように、広範
囲に展開された導電パターンの接続しようとするリード
から最短、もしくは最適な位置にある一点より行われば
よい。
また、本発明によれば、素子の電極パッドは任意の形状
を取り得る導電パターンを介して、リードに接続される
ので、電極パッドの位置が素子上のどのような位置にあ
っても、リードとの接続に支障がなく、逆にリードの配
列がどのようになっていても、導電パターンとあるリー
ドの接続は、他のリードと導電パターンの接続に干渉す
ることなしに最適位置が選定される。
〔実施例〕
以下、本発明の第１実施例を第１図、第２図を参照して
説明する。第１実施例は本発明が樹脂封止型半導体装置
に適用されたもので、図は樹脂の一部が除去され、実装
基板と対向する面が上に向けられた状態である。第２図
は第１図に示された半導体装置の樹脂が除去された状態
での、素子の電極パッド位置における横方向断面を示す
。第２図は、構造を分りやすくするため、素子の電極パ
ッド数を減らす等して簡略化されている。
素子１は、その電極パッドＩＰをタブ２に対向させてタ
ブ２に搭載されている。タブ２には、素子搭載時に素子
の電極パッドＩＰと対向する位置全てに、貫通穴２Ａが
設けられている。また、タブ２には、リード６と同一の
導電材が使用されているため、タブ２の素子搭載面と反
対側の面及び前記貫通穴２Ａの内周面には、絶縁コート
３が設けられ、該絶縁コート３上にタブ２の長辺に沿う
平行線の集合からなる導電パターン４が形成されている
。該平行線の一端は前記貫通穴２Ａとなっている。前記
電極パッドＩＰとタブ２上の導電パターン４とは、前記
貫通穴２Ａ内に設けられた第１の導電性部材４Ｈである
はんだにより電気的に接続されている。
尚、装置外形に対して素子が大型である場合、使用温度
の変化等により生じる内部応力は、タブ材に４２７０イ
等、素子と線膨張係数が類似のものを用いることにより
、効果的に低減される。
導電パターン４は、前述のように複数の平行線から成り
、それぞれの平行線は、す（なくとも１個の貫通穴２Ａ
内に設けられたはんだにより、電極パッドＩＰに電気的
に接続され、かつ、それぞれの平行線は電気的に独立し
ている。本実施例においては、電極パッドＩＰの数だけ
平行線が設けられている。タブ２の外縁に沿って複数の
り−ド６が配置され、該リード６と導電パターン４とは
、第２の導電性部材である導電性ワイヤ（以下、ワイヤ
という）５により電気的に接続されている。
第２の導電性部材による接続は、装置の所望の端子配置
決定後に接続しようとするリード６に最短もしくは最適
な導電パターン上の任意の１点と当該リード間で行われ
る。原則的にはワイヤ長さ、つまり、リード６からの距
離を変えれば、任意の導電パターン４上に、ワイヤを曲
げ、あるいは交差させることなく接続可能である。つま
り、いずれのリード６も、ワイヤの交差や長延化を招く
ことなく、任意の電極パッドＩＰとの接続が可能である
。更にワイヤ５を絶縁被覆材付きのものとすることによ
り、ワイヤ５自身のたるみによる短絡も防止される。
以上のように装置が構成された後、樹脂７にて全体が封
止される。尚、樹脂による封止だけでなく、セラミック
による封止、キャンによる封止が行われる場合でも本発
明は同様に適用可能である。
第３図は、本発明の第２実施例の樹脂の一部が除去され
、実装基板と対向する面が上に向けられた状態を示す。
第４図は第３図に示された装置の樹脂が除去された状態
での幅方向断面図である。
第４図も第２図同様、簡略化されている。
本実施例においては、素子１の電極パッドＩＰは、素子
長手方向中心線に沿って２列に配置され、タブ２に設け
られた貫通穴２ＡＳは、前記電極パッドＩＰを一括包含
する一本のスリット状をなしている。第１の導電性部材
４Ｗは前記スリットを通して電極パッドＩＰと導電パタ
ーン４とを接続している。導電パターン４は装置長手方
向に延在する前記スリットにより２分され、それぞれの
導電パターンはその一端が、第１の導電性部材であるワ
イヤにより電極パッドＩＰに接続されたコの字型をなし
ている。本実施例では、装置の長辺側に配置されたり−
ド６は、前記スリットの当該リード側に配置された導電
パターンに接続される構成となっている。
リード数が一定数以上、或いは所定値以上のタブ面積を
有する装置については、ワイヤ５の長延化を防ぐため、
このように各リードが選択しうる接続相手が限定される
のが望ましい。
第５図は本発明の第３実施例の樹脂の一部が除去され、
実装基板に対向する面が上に向けられた状態を示す。ま
た、第６図は第５図に示された装置の樹脂が除去された
状態における素子の電極パッド部における幅方向断面を
示し、第２図と同じく簡易されている。
本実施例においては、素子ｌは絶縁性部材である絶縁フ
ィルム２Ｆに搭載されている。該絶縁フィルム２Ｆの素
子１と対向する面には接着剤が塗布され、素子１及びリ
ード６が接合されているとともに、接着剤塗布面と反対
側の面には導電パターン４が形成されている。素子１の
電極パッドＩＰと導電パターン４とは、絶縁フィルム２
Ｆの貫通穴２Ａ内に配置された第１の導電性部材である
はんだにより、電気的に接続されている。
本実施例では、絶縁フィルムとして例えばポリイミド等
が用いられ、導電パターン形成面、及び貫通穴の絶縁コ
ートが不要である。尚、絶縁フィルムは、素子と樹脂と
の間の膨張差を緩衝するためのＳｉゴム等のゴム材でも
よい。絶縁性部材としては、上記Ｍｅフィルムの他に、
各種プラスチック薄板等も使用可能である。
第７Ａ図は、導電パターンの例を示し、図に示された導
電パターンはタブ短辺に配置された貫通穴２Ａを起点と
してタブ長手方向に平行に延びる直線の集合体から成っ
ている。リード数が少く、タブ２の幅が狭い場合に有効
である。尚１両短辺に沿って配置された貫通穴２Ａは、
それぞれの側にてまとめられ、各−本のスリット形状と
してもよく、その場合は第２実施例に示したと同様の接
続が可能となる。
第７Ｂ図に示された導電パターンは、任意の位置に電極
パッドが形成されている素子の搭載に対応すべく、その
電極パッド位置に合致する位置に貫通穴２Ａが設けられ
、第７Ａ図同様に、各貫通穴より、タブ長辺に沿って展
開されたものである。
これにより、素子の設計段階において、電極パッドの位
置を、リードとの接続を考えることなく、素子内の配置
を優先して設定でき、素子内配線を簡略化できる。本導
電パターンの場合は、素子１の電極パッドをわざわざ素
子周縁に沿って配置する必要がなく、素子設計上の自由
度が大きい。
第８図は、前記第２実施例とほぼ同様の導電パターンを
示している。本実施例においては、タブ２の長辺方向中
心線に沿ってスリット２ＡＳが形成され、該スリット２
Ａを通る第１の導電性部材により素子１の電極パッドと
導電パターン４とが接続されている。スリット２ＡＳの
代りに、タブ２の素子の電極パッドそれぞれに対応する
位置に貫通穴２Ａが設けられたものとしてもよい。
第９図は第８図の実施例の変形例であり、４方向リード
の装置のタブに適用された例である。−般に２方向リー
ドの装置よりもリードピッチが狭く、多リードのものが
多い場合は素子の電極パッドとリードとの組合せを限定
し、導電パターンを４分割しても良い。但し、４方向リ
ードとは云え、リード数の少い装置に対しては、前記組
み合せを限定する必要はない。また、本図においても前
記第８図にて説明したと同様、スリットに代えて個々の
電極パッドに対応する貫通穴としてもよい。
第１０図は、タブ２上の導電パターン４とり一ド６が、
第２の導電性部材であるワイヤによって接続されている
様子を示す、本発明の第４実施例の部分拡大図である。
同図において導電パターン４は、各リード６に対して最
短になる位置において、その幅Ｗを他の部分の＠Ｗより
も広くしてパッド４Ｐを形成しており、またそれに伴う
パターンピッチの面積的な無駄をなくすため、１つおき
に千鳥配列としだものである。
このように、通常のパターン幅Ｗが約８０μｍ以下の微
細加工であるとき、該パッド部４Ｐの幅Ｗを８０μｍ以
上とすることは、第２の導電性部材によるワイヤボンデ
ィングの信頼性を高める上で有効である。
尚、該パッド部４Ｐの幅をＷとしたことによるパターン
ピッチの面積的な無駄がさ程大きくない場合は、該パッ
ド４Ｐは千鳥配列とする必要はない。
第１１図は、本発明の第５実施例の第２の導電性部材に
よる接続終了段階における装置下面図であり、素子はそ
の外形寸法ＩＧで表した位置に裏面より搭載されている
。
本図において、各リード６のワイヤボンディング部６Ｔ
は、全てタブ長辺側外周部に位置しており従って各ワイ
ヤ５は、必然的に全て平行にボンディングされる。こう
することにより、タブの短辺方向と平行な方向には、導
電パターン４を形成する必要がなくなり、タブの小型化
が図れると同時に、ボンディング位置は、Ｘ方向長さの
変更のみで任意の導電パターン４への接続が可能となり
、Ｙ方向長さの調整は不要なため、端部に位置している
リードのボンディング性が向上し、ボンディングマシン
のプログラム変更も簡便化される。
第１２図、第１３図は、本発明の第５実施例からの応用
例を第６実施例として示したものである。
すなわち、第１１図において見られる、タブ中の導電パ
ターン４の形成されていない部分は除去され、それに伴
って素子を挟んで左右に対向している両リードの間隔も
縮小されている。２０ピンＳＯＪ　（Ｓｍａｌｌ○ｕｔ
−１ｉｍｅ　Ｊ−ｂｅｎｄ　ｐａｃｋａｇｅ）にて具体
例を示せば、パターンピッチが１００μｍのとき、タブ
は両側それぞれ約２ｍｍずつ縮小することが可能となる
。これにより、ワイヤ５長が短縮され、且つあるリード
６から遠隔位置にある導電パターン４との接続も容易と
なる。
尚、本例によれば左右に対向する両リードのワイヤボン
ディング部６Ｔの間隔は、同部における素子の幅方向寸
法よりも小さくなるため、第１２図に見られるようにリ
ード先端部は素子と重なるようになる。従って素子とリ
ード先端部との間には、接着剤等による絶縁対策が必要
となる。
第１３図は、リード６の存在しない装置長手方向中央部
のタブ幅を従来と同様にしたものである。
このようにタブの幅が素子１の幅よりも部分的に広くな
っていると、タブに素子が搭載されるとき、素子が安定
する。
第１４図は、本発明の第７実施例の部分断面斜視図で、
また第１５図は同装置の樹脂を一切排除した状態の幅方
向断面図である。素子１表面には、後の工程を考慮せず
、その設計段階において最適な位置に、電極パッドＩＰ
が各々不規則に設けられ、該電極パッドＩＰに対向する
位置に貫通穴２Ａを設けた絶縁コート３が施されている
。導電パターン４は、同絶縁コート上に、リード６とワ
イヤボンディングされるべき位置まで展開されている。
本実施例は、前述の各実施例とは異なり、素子のレイア
ウト設計の自由度拡大を目的としたものであるが、前述
の各実施例と同様、リードを任意の端子とするための手
段としても適用できる。
第１６図は、本実施例の応用例を示したもので、ＬＯＣ
（Ｌｅａｄ　Ｏｎ　Ｃ１１Ｐ）構造の装置に用いられる
電極パッドを中央に集めた形状の素子を、−般のリード
フレーム（タブとリードで形成されるフレーム）に搭載
した例である。
本実施例によれば、素子の電極パッドの位置によらず、
ワイヤボンディングが行える。
第１７図は、本発明の第８実施例を示し、タブの代わり
に絶縁フィルム２Ｆを用い、電極パッドの面積拡大を図
ったものである。多ピンパツケージ等において、電極パ
ッドのピッチが小さい場合。
或いは面積が小さい場合は、このように−辺長が素子の
それよりも大きな絶縁フィルムに導電パターン４を形成
し、同絶縁フィルム周縁部に素子上の電極パッドよりも
大なる面積を有するパッド２ＡＮを設けることにより、
ワイヤボンディングに十分なパッド面積を確保すること
ができる。
また、Ｔ　Ａ　Ｂ　（Ｔ　ａｐｅ　Ａ　ｕｔｏｍａｔｅ
ｄ　Ｂ　ｏｎｄｉｎｇ　）、ＣＣＢ　（Ｃｏｎｔｒｏｌ
ｌｅｄ　Ｃｏ１１ａｐｓｅ　Ｂｏｎｄｉｎｇ）等のワイ
ヤを用いない接続方法に対しても非常に有効となる。
前述の各実施例によれば、素子や装置外形の設計を変更
することなく任意に所望の外部リード端子配置が得られ
るので、同装置を用いることにより実装基板の効率的な
回路パターン設計が行え、同基板の小型化等、最適化設
計が図られる。また、素子のレイアウト設計の段階にお
いて、後の工程に対する考慮を必要とせず、任意の位置
に電極パッドを配置できるので、設計時の自由度が拡大
する。尚、前述の各実施例は、例えばＬＯＧ構造用の素
子を従来型のリードフレームに搭載するなど、素子の互
換性向上に対しても適用可能で効果がある。前述の各実
施例では、−個の線に１個の電極パッドが接続されてい
るが、１個の線に、複数の電極パッドが接続されてもよ
い。
更に、前述の１実施例によれば、素子電極パッドの面積
やピッチの拡大が可能なので、多ピンパツケージ等の微
細構造においてもワイヤボンディングの信頼性が低下せ
ず、またＴＡＢやＣＣＢ等のワイヤを用いない接続方法
に対しても有効である。
〔発明の効果〕
本発明によれば、素子の電極パッドが任意の形状を取り
うる導電パターンで接続され、リードは該導電パターン
の、リードに至近の位置、あるいは最適の位置に接続さ
れるから、リードと導電パターンを接続するワイヤ経路
の複雑化、長延化を招くことなく、リードの端子配置を
素子の電極パッド配置に無関係に設定することが可能と
なり。
実装基板の回路や部品配置の最適化を容易にするととも
に実装基板が小型化される効果がある。
【図面の簡単な説明】
第１図、第３図、第５図は、それぞれ本発明に係る第１
、第２、第３の実施例を示す部分破砕斜視図、第２図、
第４図、第６図は、それぞれ第１図、第３図、第５図に
示す実施例から樹脂が除去されたものの横断面図、第７
Ａ図、第７Ｂ図、第８図、第９図は導電パターンの例を
示す平面図。 第１０図は本発明の第４実施例の導電パターン及びリー
ド付近を示す部分拡大平面図、第１１図は本発明の第５
実施例のリードフレーム下面を示す平面図、第１２図は
、本発明の第６実施例のリードフレーム下面を示す平面
図、第１３図は第６実施例のリードフレーム下面の変形
例を示す平面図、第１４図は本発明の第７実施例を示す
部分破砕斜視図、第１５図は第７実施例の樹脂が除去さ
れた状態の横断面図、第１６図は、第７実施例の応用例
を示す平面図、第１７図は本発明の第８実施例を示す部
分平面図１、第１８図は従来技術の例を示す横断面図で
ある。 １・・・素子、 ＩＰ・・・素子の電極パッド、 ２・・・タブ、 ２Ｆ・・・絶縁性部材（絶縁フィルム）、２Ａ・・・貫
通穴、３・・・絶縁コート、４・・・導電パターン、 ４Ｈ・・・第１の導電性部材（はんだ）、４Ｗ・・・第
１の導電性部材（ワイヤ）、５・・・第２の導電性部材 （ワイヤ） ・リード。

Claims (1)

  1. 【特許請求の範囲】 １、導電パターンを備えてなるタブと、該タブに搭載さ
    れる電極パッドを備えた半導体素子と、前記導電パター
    ンを介して前記電極パッドに接続されるリードとを含ん
    でなり、これらが封止されて形成された半導体装置にお
    いて、前記タブには前記半導体素子の電極パッドに対応
    する位置に貫通穴が形成されていることと、前記導電パ
    ターンはタブ上に形成された絶縁コート上に設けられて
    いることと、半導体素子はタブの導電パターンが形成さ
    れている面と反対側の面にその電極パッドを前記貫通穴
    に対向させて搭載されていることと、半導体素子の電極
    パッドと前記導電パターンは前記貫通穴中に設けられた
    第１の導電性部材により電気的に接続されていることと
    、前記導電パターンと前記リードとは第２の導電性部材
    により電気的に接続されていることとを特徴とする半導
    体装置。 ２、導電パターンを備えてなるタブと、該タブに搭載さ
    れる電極パッドを備えた半導体素子と、前記導電パター
    ンを介して前記電極パッドに接続されるリードとを含ん
    でなり、これらが封止されて形成された半導体装置にお
    いて、前記タブは前記半導体素子の電極パッドに対応す
    る位置に貫通穴が形成されている絶縁性部材であること
    と、半導体素子はタブの導電パターンが形成されている
    面と反対側の面にその電極パッドを前記貫通穴に対向さ
    せて搭載されていることと、半導体素子の電極パッドと
    前記導電パターンは前記貫通穴中に設けられた第１の導
    電性部材により電気的に接続されていることと、前記導
    電パターンと前記リードとは第２の導電性部材により電
    気的に接続されていることとを特徴とする半導体装置。 ３、電極パッドを備えた半導体素子と、前記電極パッド
    に接続されるリードとを含んでなり、これらが封止され
    て形成された半導体装置において、前記半導体素子の電
    極パッドが形成されている側の面に絶縁コートが施され
    ていることと、該絶縁コートには前記電極パッドと対向
    する位置に貫通穴が形成されていることと、前記絶縁コ
    ートの表面には導電パターンが設けられていることと、
    半導体素子の電極パッドと前記導電パターンは前記貫通
    穴中に設けられた第１の導電性部材により電気的に接続
    されていることと、前記導電パターンと前記リードとは
    第２の導電性部材により電気的に接続されていることと
    を特徴とする半導体装置。 ４、第１の導電性部材が、少なくとも１組の電極パッド
    と導電パターンとを接続する導電性ワイヤであることを
    特徴とする請求項１乃至３のいずれかに記載の半導体装
    置。 ５、第１、第２の導電性部材のうちの少なくとも１つが
    、絶縁被覆が施された導電性ワイヤであることを特徴と
    する請求項１乃至３のいずれかに記載の半導体装置。 ６、第１、第２の導電性部材のうちの少なくとも１つが
    、はんだであることを特徴とする請求項１乃至３のいず
    れかに記載の半導体装置。 ７、導電パターンが、素子の長手方向に沿って平行に配
    置された複数の線からなることを特徴とする請求項１乃
    至６のいずれかに記載の半導体装置。 ８、導電パターンを形成する線に、部分的に線幅が広い
    個所が少なくとも１個所設けられており、第２の導電性
    部材の一端は前記線幅が広い個所に接続されていること
    を特徴とする請求項１乃至７のいずれかに記載の半導体
    装置。 ９、リードと素子を挾んで該リードと対向するリードと
    の間隔が、同部における素子の幅方向寸法よりも小さい
    ことを特徴とする請求項１乃至３のいずれかに記載の半
    導体装置。 １０、リードの、第２の導電性部材に接続される部分が
    、タブの長辺側外周部に配置されていることを特徴とす
    る請求項１乃至３のいずれかに記載の半導体装置。
JP2023457A 1990-02-01 1990-02-01 半導体装置 Pending JPH03227541A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2023457A JPH03227541A (ja) 1990-02-01 1990-02-01 半導体装置
US07/649,712 US5159434A (en) 1990-02-01 1991-02-01 Semiconductor device having a particular chip pad structure
US07/959,613 US5293068A (en) 1990-02-01 1992-10-13 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2023457A JPH03227541A (ja) 1990-02-01 1990-02-01 半導体装置

Publications (1)

Publication Number Publication Date
JPH03227541A true JPH03227541A (ja) 1991-10-08

Family

ID=12111038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023457A Pending JPH03227541A (ja) 1990-02-01 1990-02-01 半導体装置

Country Status (2)

Country Link
US (2) US5159434A (ja)
JP (1) JPH03227541A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2696582A1 (fr) * 1992-10-07 1994-04-08 Ericsson Telefon Ab L M Procédé de montage d'un circuit sur un substrat.

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03227541A (ja) * 1990-02-01 1991-10-08 Hitachi Ltd 半導体装置
KR0157857B1 (ko) * 1992-01-14 1998-12-01 문정환 반도체 패키지
US5702985A (en) * 1992-06-26 1997-12-30 Staktek Corporation Hermetically sealed ceramic integrated circuit heat dissipating package fabrication method
US5484959A (en) * 1992-12-11 1996-01-16 Staktek Corporation High density lead-on-package fabrication method and apparatus
US6205654B1 (en) 1992-12-11 2001-03-27 Staktek Group L.P. Method of manufacturing a surface mount package
DE19549726B4 (de) * 1994-12-06 2010-04-22 Sharp K.K. Lichtemittierendes Bauelement und Herstellverfahren für dieses
JP3127195B2 (ja) * 1994-12-06 2001-01-22 シャープ株式会社 発光デバイスおよびその製造方法
JP3487524B2 (ja) * 1994-12-20 2004-01-19 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JPH08288424A (ja) * 1995-04-18 1996-11-01 Nec Corp 半導体装置
KR0163871B1 (ko) * 1995-11-25 1998-12-01 김광호 하부에 히트 싱크가 부착된 솔더 볼 어레이 패키지
US5719440A (en) 1995-12-19 1998-02-17 Micron Technology, Inc. Flip chip adaptor package for bare die
US6861290B1 (en) * 1995-12-19 2005-03-01 Micron Technology, Inc. Flip-chip adaptor package for bare die
JP2828056B2 (ja) * 1996-08-20 1998-11-25 日本電気株式会社 半導体装置及びその製造方法
JP3499392B2 (ja) * 1997-02-12 2004-02-23 沖電気工業株式会社 半導体装置
JPH11284007A (ja) * 1998-03-31 1999-10-15 Toshiba Corp 半導体装置及びその製造方法
US6054772A (en) * 1998-04-29 2000-04-25 National Semiconductor Corporation Chip sized package
USRE43112E1 (en) 1998-05-04 2012-01-17 Round Rock Research, Llc Stackable ball grid array package
US6297548B1 (en) * 1998-06-30 2001-10-02 Micron Technology, Inc. Stackable ceramic FBGA for high thermal applications
US6323060B1 (en) 1999-05-05 2001-11-27 Dense-Pac Microsystems, Inc. Stackable flex circuit IC package and method of making same
TW469552B (en) 1999-12-10 2001-12-21 Toshiba Corp TAB type semiconductor device
US6262895B1 (en) 2000-01-13 2001-07-17 John A. Forthun Stackable chip package with flex carrier
KR100608608B1 (ko) * 2000-06-23 2006-08-09 삼성전자주식회사 혼합형 본딩패드 구조를 갖는 반도체 칩 패키지 및 그제조방법
US6608763B1 (en) 2000-09-15 2003-08-19 Staktek Group L.P. Stacking system and method
US6462408B1 (en) 2001-03-27 2002-10-08 Staktek Group, L.P. Contact member stacking system and method
US6576992B1 (en) 2001-10-26 2003-06-10 Staktek Group L.P. Chip scale stacking system and method
US6940729B2 (en) 2001-10-26 2005-09-06 Staktek Group L.P. Integrated circuit stacking system and method
US6914324B2 (en) 2001-10-26 2005-07-05 Staktek Group L.P. Memory expansion and chip scale stacking system and method
US7371609B2 (en) 2001-10-26 2008-05-13 Staktek Group L.P. Stacked module systems and methods
US7310458B2 (en) 2001-10-26 2007-12-18 Staktek Group L.P. Stacked module systems and methods
US7485951B2 (en) 2001-10-26 2009-02-03 Entorian Technologies, Lp Modularized die stacking system and method
US7202555B2 (en) 2001-10-26 2007-04-10 Staktek Group L.P. Pitch change and chip scale stacking system and method
US6956284B2 (en) 2001-10-26 2005-10-18 Staktek Group L.P. Integrated circuit stacking system and method
US7053478B2 (en) 2001-10-26 2006-05-30 Staktek Group L.P. Pitch change and chip scale stacking system
US20030234443A1 (en) 2001-10-26 2003-12-25 Staktek Group, L.P. Low profile stacking system and method
US20060255446A1 (en) 2001-10-26 2006-11-16 Staktek Group, L.P. Stacked modules and method
US7026708B2 (en) 2001-10-26 2006-04-11 Staktek Group L.P. Low profile chip scale stacking system and method
US7656678B2 (en) 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
US7081373B2 (en) 2001-12-14 2006-07-25 Staktek Group, L.P. CSP chip stack with flex circuit
US6841029B2 (en) * 2003-03-27 2005-01-11 Advanced Cardiovascular Systems, Inc. Surface modification of expanded ultra high molecular weight polyethylene (eUHMWPE) for improved bondability
US7542304B2 (en) 2003-09-15 2009-06-02 Entorian Technologies, Lp Memory expansion and integrated circuit stacking system and method
CN101090766B (zh) 2004-11-03 2010-06-09 维罗西股份有限公司 迷你通道和微通道中的局部沸腾
US7309914B2 (en) 2005-01-20 2007-12-18 Staktek Group L.P. Inverted CSP stacking system and method
US7033861B1 (en) 2005-05-18 2006-04-25 Staktek Group L.P. Stacked module systems and method
US7576995B2 (en) 2005-11-04 2009-08-18 Entorian Technologies, Lp Flex circuit apparatus and method for adding capacitance while conserving circuit board surface area
US7508069B2 (en) 2006-01-11 2009-03-24 Entorian Technologies, Lp Managed memory component
US7304382B2 (en) 2006-01-11 2007-12-04 Staktek Group L.P. Managed memory component
US7605454B2 (en) 2006-01-11 2009-10-20 Entorian Technologies, Lp Memory card and method for devising
US7508058B2 (en) 2006-01-11 2009-03-24 Entorian Technologies, Lp Stacked integrated circuit module
US7608920B2 (en) 2006-01-11 2009-10-27 Entorian Technologies, Lp Memory card and method for devising
TWI310979B (en) * 2006-07-11 2009-06-11 Chipmos Technologies Shanghai Ltd Chip package and manufacturing method threrof
US7468553B2 (en) 2006-10-20 2008-12-23 Entorian Technologies, Lp Stackable micropackages and stacked modules
US7417310B2 (en) 2006-11-02 2008-08-26 Entorian Technologies, Lp Circuit module having force resistant construction
US7728420B2 (en) * 2006-12-07 2010-06-01 International Rectifier Corporation High current lead electrode for semiconductor device
SG142321A1 (en) * 2008-04-24 2009-11-26 Micron Technology Inc Pre-encapsulated cavity interposer
KR101614856B1 (ko) * 2009-10-12 2016-04-22 삼성전자주식회사 반도체 칩의 실장 기판, 이를 갖는 반도체 패키지 및 반도체 패키지의 제조 방법
JP5529494B2 (ja) * 2009-10-26 2014-06-25 株式会社三井ハイテック リードフレーム
DE112020004042T5 (de) * 2019-11-25 2022-08-18 Electronic Theatre Controls, Inc. Lichtmodulöffnung zur leiterplattenintegration

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57141933A (en) * 1981-02-25 1982-09-02 Nec Corp Semiconductor device
JPS5875859A (ja) * 1981-10-30 1983-05-07 Fujitsu Ltd 半導体装置
JPS62216259A (ja) * 1986-03-17 1987-09-22 Fujitsu Ltd 混成集積回路の製造方法および構造
JP2533511B2 (ja) * 1987-01-19 1996-09-11 株式会社日立製作所 電子部品の接続構造とその製造方法
US4922324A (en) * 1987-01-20 1990-05-01 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device
US4901136A (en) * 1987-07-14 1990-02-13 General Electric Company Multi-chip interconnection package
JPH02174255A (ja) * 1988-12-27 1990-07-05 Mitsubishi Electric Corp 半導体集積回路装置
JPH03227541A (ja) * 1990-02-01 1991-10-08 Hitachi Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2696582A1 (fr) * 1992-10-07 1994-04-08 Ericsson Telefon Ab L M Procédé de montage d'un circuit sur un substrat.

Also Published As

Publication number Publication date
US5159434A (en) 1992-10-27
US5293068A (en) 1994-03-08

Similar Documents

Publication Publication Date Title
JPH03227541A (ja) 半導体装置
US7563645B2 (en) Electronic package having a folded package substrate
US5545920A (en) Leadframe-over-chip having off-chip conducting leads for increased bond pad connectivity
US5801450A (en) Variable pitch stagger die for optimal density
JP2568748B2 (ja) 半導体装置
US5917235A (en) Semiconductor device having LOC structure, a semiconductor device lead frame, TAB leads, and an insulating TAB tape
JPH057868B2 (ja)
US6590297B2 (en) Semiconductor chip having pads with plural junctions for different assembly methods
JPH02260450A (ja) 半導体装置およびその実装方法
JPH05291467A (ja) リードフレームおよび半導体装置
JPH04123448A (ja) 半導体実装装置
JPH11135555A (ja) 半導体装置
JPH08130352A (ja) フレキシブル配線部品
US20020135050A1 (en) Semiconductor device
JP2897696B2 (ja) 半導体モジュール
JPH1117298A (ja) フレキシブルプリント基板
JPS6366959A (ja) 多重リ−ドフレ−ム
JP2000138251A (ja) 半導体装置及び配線基板
JP3589941B2 (ja) 半導体装置
JPH05326814A (ja) 電子回路素子搭載用リードフレーム
JPH06244240A (ja) 半導体装置
JPH11135702A (ja) 半導体装置
JPH023259A (ja) マスタスライス型半導体装置の製造方法
JP2826518B2 (ja) 半導体装置
JPS593960A (ja) 半導体装置