FR2696582A1 - Procédé de montage d'un circuit sur un substrat. - Google Patents

Procédé de montage d'un circuit sur un substrat. Download PDF

Info

Publication number
FR2696582A1
FR2696582A1 FR9311910A FR9311910A FR2696582A1 FR 2696582 A1 FR2696582 A1 FR 2696582A1 FR 9311910 A FR9311910 A FR 9311910A FR 9311910 A FR9311910 A FR 9311910A FR 2696582 A1 FR2696582 A1 FR 2696582A1
Authority
FR
France
Prior art keywords
chip
substrate
pattern
tab structure
tab
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9311910A
Other languages
English (en)
Other versions
FR2696582B1 (fr
Inventor
Lundstrom Pontus
Bustrich Gunther
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefonaktiebolaget LM Ericsson AB
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of FR2696582A1 publication Critical patent/FR2696582A1/fr
Application granted granted Critical
Publication of FR2696582B1 publication Critical patent/FR2696582B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10477—Inverted
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1002—Methods of surface bonding and/or assembly therefor with permanent bending or reshaping or surface deformation of self sustaining lamina
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1062—Prior to assembly
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

L'invention concerne la fabrication de dispositifs à semiconducteurs. Dans un procédé pour le montage sur un substrat de structures prévues pour le soudage automatisé sur bande, ou structures TAB (1), on coupe les conducteurs de bornes d'une structure TAB le long des quatre côtés au moyen d'un outil de coupe particulier. En outre, on colle la puce (2) sur le substrat, et/ou on colle les parties restantes des conducteurs de bornes coupés sur le substrat, après quoi on connecte toutes les bornes à des plots de connexion du substrat, au moyen de fils de connexion, conformément à l'art antérieur. Application à la fabrication de circuits intégrés hybrides en petites quantités.

Description

La présente invention concerne un procédé applicable lorsqu'on utilise des
circuits à structure TAB ("Tape Automated Bonding" ou soudage automatisé sur bande), et elle concerne plus exactement un procédé par lequel les conducteurs de bornes d'une structure TAB sont coupés à proximité de la puce de circuit, et par lequel le circuit est collé sur le substrat avant que les bornes de la puce à structure TAB ne soient soudées au substrat pour une interconnexion finale dans la configuration de
circuit.
La technique de soudage automatisé sur bande, ou TAB, est un procédé rationnel pour manipuler des puces de circuits intégrés, ces dernières étant normalement
fournies sur un type de ruban ou de bande pour l'assem-
blage automatisé au moyen de machines spécifiques La puce de semiconducteur est alors interconnectée initialement sur un motif de conducteurs de bornes qui est gravé sur la bande, et la puce de semiconducteur et son motif de conducteurs de bornes sont ensuite séparés de la bande par poinçonnage Le motif de conducteurs de bornes de la bande connecté à la puce de semiconducteur peut ensuite être interconnecté à la configuration de circuit finale, généralement par soudage par compression au moyen d'un
outil de thermocompression.
La bande qui supporte les puces permet de manipuler et de tester les circuits dans des conditions favorables Cependant, pour la personne qui monte les circuits, il existe des inconvénients concernant la manipulation de la bande, en particulier dans des petites
séries et dans la fabrication de prototypes Il est néces-
saire, entre autres, d'utiliser un outil de coupe et de courbure particulier pour chaque type de structure TAB En outre, dans ce que l'on appelle le "soudage en groupe", dans lequel tous les conducteurs sont soudés ou connectés simultanément, un outil de thermocompression spécifique est nécessaire pour chaque taille de puce et chaque configuration du motif de conducteurs de bornes qui est
gravé sur la bande.
Le brevet des E U A N O 5 061 988 décrit une interconnexion de puce intégrée qui combine des techniques TAB et des techniques de soudage de fils classiques pour permettre à la même configuration d'accepter une variété de puces différentes, l'interconnexion permettant de tester individuellement chaque puce avant le montage de l'interconnexion dans un module à puces multiples Le
document précité propose le soudage de fils sur la struc-
ture TAB à titre de solution de remplacement au soudage
direct de puces sur la structure TAB.
Un but de la présente invention est de procurer un procédé utilisant des puces ayant une structure TAB, ce procédé utilisant les possibilités de la technique TAB en ce qui concerne le test rationnel avant l'incorporation finale de la puce dans une configuration de circuit finale sur un substrat, mais ce procédé évitant l'exigence d'outils de coupe et de courbure particuliers, ainsi que
d'un outil de thermocompression particulier, dans l'inter-
connexion de la structure TAB particulière dans la confi-
guration de circuit finale.
Conformément au procédé de la présente inven-
tion, les conducteurs de bornes de la structure TAB sont coupés par un outil de coupe de type général, le long des quatre côtés de cette structure, après le test de la puce, et cet outil est ensuite utilisé pour différentes tailles de modes de réalisation existants de la structure
TAB.
De plus, conformément au procédé de la présente invention, la puce de la structure TAB est ensuite collée sur le substrat dans la configuration de circuit finale, en collant la puce de circuit elle-même sur le substrat et/ou en collant sur le substrat la partie restante des conducteurs de bornes coupés de la structure TAB, des couches intermédiaires diélectriques ou ayant une fonction d'écran sont ensuite disposées de façon simple, si ceci est souhaitable, et ensuite toutes les bornes sont soudées par fil, conformément à des techniques existantes, sur le
substrat qui porte la configuration de circuit finale.
En outre, conformément au procédé de la présente invention, aucune courbure des conducteurs de bornes de la structure TAB n'est nécessaire dans le cas normal, du fait qu'une opération de courbure est normalement effectuée pour faire en sorte que ces conducteurs de bornes soient élastiques pour pouvoir absorber des mouvements dûs à des tensions mécaniques, alors que conformément au procédé,
ces mouvements dûs à des tensions mécaniques sont égale-
ment absorbés d'une manière naturelle en partie par le soudage par fil pour l'interconnexion de la puce et du substrat portant la configuration de circuit, qui est effectuée conformément au procédé, et en partie par
l'utilisation d'une colle légèrement élastique.
Conformément au procédé de la présente inven-
tion, dans un montage dit "inversé", les conducteurs de la structure TAB sont coupés de façon à laisser de très courts conducteurs sur lesquels l'opération de connexion de fils est ensuite effectuée, en relation avec des plots de connexion adjacents sur le substrat, et les fils de connexion sont disposés de façon à être aussi courts que possible, grâce à quoi on obtient simultanément un gain sur la surface du substrat du fait que les connexions sont
effectuées à proximité de la puce.
Conformément au procédé de la présente inven-
tion, dans ce que l'on appelle un montage "normal", c'est-
à-dire dans le cas o la surface active est dirigée vers le haut, les conducteurs sont coupés aussi près que possible du bord de la puce, et l'opération de connexion de fils est effectuée sur les bornes se trouvant à la face supérieure de la structure TAB, au-dessus des bornes sur
la puce de silicium.
Le procédé de la présente invention offre la possibilité d'utiliser également des puces ayant une structure TAB pour de petits volumes de production, pour lesquels l'investissement en différents outils spéciaux
est un facteur prépondérant dans le coût de production.
D'autres caractéristiques et avantages de l'invention seront mieux compris à la lecture de la
description qui va suivre de modes de réalisation, donnés
à titre d'exemples non limitatifs La suite de la descrip-
tion se réfère aux dessins annexés dans lesquels on utilise les mêmes références numériques pour désigner des éléments correspondants, et dans lesquels: la figure la montre une vue en plan d'un mode de réalisation caractéristique d'une puce avec une structure TAB ayant un motif de conducteurs de bornes gravé, avec une variété de conducteurs de bornes disposés le long des quatre côtés de la puce;
la figure lb montre une vue en plan de la struc-
ture TAB de la figure la, après coupure pour un montage avec la face active dirigée vers le bas, correspondant à ce que l'on appelle un montage "inversé";
la figure lc montre une vue en plan de la struc-
ture TAB de la figure la après coupure pour un montage avec la face active dirigée vers la haut, correspondant à ce que l'on appelle un montage "normal";
la figure ld montre une vue en plan de la struc-
ture TAB de la figure la après coupure mais retenue du cadre, à titre d'exemple d'utilisation d'un polyamide;
la figure 2 montre une représentation en éléva-
tion et en coupe de la puce et de la structure TAB de la figure lb, dans un montage ayant la face active vers le bas et ayant des fils de connexion courts; la figure 3 a montre une représentation en élévation et en coupe de la puce et de la structure TAB de la figure lc, dans un montage ayant la face active vers le haut;
la figure 3 b montre une représentation en éléva-
tion avec une coupe de la puce de la structure TAB, dans un montage ayant la face active vers le haut et dans lequel les conducteurs de bornes sont coupés de façon à
être longs et sont courbés vers le substrat et intercon-
nectés d'une manière analogue à celle représentée sur la figure 2; la figure 4 a montre sous une forme agrandie un mode de réalisation fondamental du montage avec la face active vers le bas, conforme à la figure 2; la figure 4 b montre sous une forme agrandie l'assemblage ayant la face active vers le bas, dans le cas de l'utilisation de plusieurs couches d'interconnexion; la figure 5 a montre un mode de réalisation correspondant à celui qui est représenté sur la figure 4 a,
mais avec une courbure des bornes pour obtenir une élasti-
cité supplémentaire, par exemple lorsqu'on utilise un bloc de refroidissement à l'arrière de la puce; et la figure 5 b montre un mode de réalisation correspondant à celui qui est représenté sur la figure 4 b, ayant par exemple un écran supplémentaire sur les bornes et ayant en plus une courbure des bornes pour obtenir une élasticité supplémentaire, par exemple lorsqu'on utilise
un bloc de refroidissement à l'arrière de la puce.
Pour commencer, la figure la montre une vue en
plan de dessus d'un exemple d'une structure TAB caracté-
ristique, désignée de façon générale par la référence 1, dans laquelle la puce de semiconducteur 2 est placée en position centrale dans un motif de conducteurs de bornes 3, conducteur de l'électricité, et est interconnectée au
motif 3 qui est produit par exemple par un procédé photo-
graphique et/ou par gravure sur une surface mince suffi-
samment résistante, consistant par exemple en polyimide ou en une pellicule de matière plastique similaire, qui
remplit alors la fonction de support de la puce de semi-
conducteur 2 Ce type de structure TAB 1 présente enoutre des ouvertures normalisées dans la pellicule de support avec en partie une ouverture 4 pour la puce 2 et en partie des ouvertures 5 qui sont placées au-dessous du motif de conducteurs de bornes 3 et qui définissent un cadre de
matériau de support, consistant par exemple en polyimide.
La figure lb montre la manière selon laquelle le motif de bornes 3 du circuit, représenté sur la figure 1,
est coupé à une courte distance de la puce 2, de préfé-
rence sur la ligne intérieure délimitant le cadre qui est formé par les ouvertures 4 et 5 dans la pellicule de support, pour le montage de la structure TAB 1 sur un
substrat, conformément au procédé de la présente inven-
tion, dans un montage ayant la face active vers le bas,
c'est-à-dire ce que l'on appelle un montage "inversé".
Lorsqu'on effectue la coupure le long de cette ligne intérieure délimitant le cadre, entre les ouvertures 4 et , une très petite partie du motif de conducteurs de bornes 3 a sera découverte pour l'interconnexion, grâce à quoi il est également possible de courber légèrement les
conducteurs de bornes, au cas o on désire un tel montage.
Un tel assemblage de circuit est exemplifié sur la figure 2, qui est une coupe centrale du circuit coupé, représenté sur la figure lb, dans laquelle la référence 11 désigne une étendue de colle qui maintient les conducteurs de bornes 3 a sur le substrat, ce dernier présentant à son tour des plots de connexion 12 auxquels les conducteurs de
bornes 3 a sont connectés à l'aide de fils de connexion 15.
On utilise de préférence pour la colle un matériau légère-
ment élastique ou déformable, grâce à quoi le circuit ne sera pas appliqué directement sur les conducteurs de
bornes 3 a.
D'une manière similaire, la figure lc montre la façon selon laquelle le motif de conducteurs de bornes 3 et la pellicule représentés respectivement sur la figure la, sont coupés aussi près que possible de la puce de semiconducteur 2, de préférence au niveau de la ligne qui délimite l'ouverture 4 dans la pellicule de support, pour
le montage de la structure TAB 1 sur un substrat conformé-
ment au procédé de la présente invention, avec une confi-
guration de montage ayant la face active vers le haut, c'est-à-dire ce que l'on appelle un montage "normal" Un tel assemblage de circuit est exemplifié sur la figure 3 a, qui est une coupe centrale du circuit coupé, représenté sur la figure lc, dans laquelle la référence 11 désigne
une étendue de colle qui maintient la puce de semiconduc-
teur 2 sur le substrat 40, ce dernier présentant à son tour des plots de connexion 12 Les conducteurs de bornes 3 b, reliés à la puce par l'intermédiaire des bosses de puce 10, sont connectés par les fils de connexion 15 aux plots de connexion 12 sur le substrat 40 En ce qui concerne la colle, on utilise de préférence un matériau légèrement élastique ou déformable, grâce à quoi la puce de semiconducteur ne sera pas appliquée directement sur le substrat. La figure 3 b montre un assemblage correspondant ayant ce que l'on appelle un montage "normal", dans lequel les conducteurs de bornes 3 b sont coupés à une plus grande longueur, grâce à quoi ces conducteurs sont courbés vers le bas, en direction du substrat, au moyen d'un outil de courbure approprié, tandis que des fils de connexion courts 15 sont connectés à des plots de connexion 12 sur le substrat Dans ce type d'assemblage, le circuit TAB peut par exemple être couplé conformément à la figure 1, grâce à quoi un cadre de la pellicule de support est maintenu autour de la puce et les conducteurs de bornes sont coupés au niveau de la ligne extérieure délimitant les ouvertures 5 dans la pellicule de support Si on le désire, on peut également enlever par coupure les coins restants, de façon à former un cadre carré complet autour de la puce, à titre de support supplémentaire pour les conducteurs de bornes. La figure 4 a montre sous une forme agrandie un mode de réalisation fondamental de l'assemblage ayant la face active vers le bas Grâce à une certain action élastique de la colle, le circuit n'est en principe pas
appliqué directement sur le substrat, et de petits mouve-
ments par rapport au substrat seront absorbés par l'inter-
connexion électrique au moyen des fils de connexion 15.
Dans un mode de réalisation préféré, les extrémités des conducteurs de bornes 3 a sont disposées en position adjacente aux plots de connexion 12, grâce à quoi on
utilise un fil de connexion très court pour l'intercon-
nexion. La figure 4 b montre un mode de réalisation supplémentaire de l'assemblage qui est représenté sur la figure 4 a Les conducteurs de bornes 3 a comportent ici un écran conducteur supplémentaire 25 entre les conducteurs de bornes 3 a et le substrat L'écran 25 est isolé du conducteur de borne 3 a par une couche isolante 20, par exemple une pellicule supplémentaire de matière plastique similaire à la pellicule de support 4 (figure la) Les
conducteurs de bornes 3 a sont connectés comme précédem-
ment, par des fils de connexion 15, à des plots de con-
nexion respectifs 12 sur le substrat, tandis que l'écran est connecté par des fils de connexion 16 séparés à des
plots de connexion 13 sur le substrat 40 ayant un poten-
tiel approprié Il est également possible de connecter
l'écran 25 à la puce de semiconducteur 2 par l'intermé-
diaire d'une bosse de puce l Ob séparée Avec ce procédé, il est également possible de réaliser une interconnexion TAB multicouche par un doublement du motif de conducteurs 3 sur une pellicule de support multicouche 4, la connexion
au substrat par des fils de connexion facilitant simple-
ment ceci du fait que les fils de connexion conformes à la figure 4 b donnent simplement la possibilité d'établir des connexions avec des plots de connexion 12 et 13 placés
l'un derrière l'autre sur le substrat 40.
La figure 5 a montre un mode de réalisation possible supplémentaire de l'assemblage ayant la face active vers le bas En outre, les conducteurs de bornes 3 a sont ici légèrement courbés pour obtenir une élasticité supplémentaire, par exemple au moment de la connexion de la face arrière de la puce de semiconducteur sur un bloc de refroidissement 30 approprié Dans un tel assemblage, on peut avantageusement utiliser une coupure du circuit conforme à la figure ld, avec un support supplémentaire pour les conducteurs de bornes par le cadre périphérique de matériau de support qui est représenté sur la figure ld D'une manière similaire, la figure 5 b montre une configuration correspondante utilisant un écran 25 analogue à celui de la figure 4 b, entre les conducteurs de
bornes 3 a et les étendues de colle 11 sur le substrat 40.
Par conséquent, l'écran 25 est interconnecté d'une manière correspondant à celle qui est représentée sur la figure 4 b. L'application d'une structure TAB conformément au procédé de la présente invention s'effectue ainsi conformément au procédé décrit ci-dessous En premier lieu, on coupe la structure TAB conformément aux figures lb, lc ou ld, en fonction de la manière selon laquelle le circuit doit être monté Pour la coupure, on utilise de préférence un dispositif de coupe ayant deux arêtes de coupure disposées perpendiculairement, qui produit ainsi une coupure ayant un coin à 900 Par ce procédé, on coupe simultanément deux côtés adjacents, et la structure TAB doit être positionnée dans seulement deux positions de
coupure différentes pour obtenir un circuit coupé confor-
mément aux figures lb, lc ou Id La longueur des deux arêtes coupantes, mutuellement perpendiculaires, est alors indépendante des dimensions du circuit TAB, grâce à quoi un seul outil est nécessaire pour toutes les structures
TAB présentes.
Ensuite, on positionne la puce avec la structure TAB coupée sur le substrat, en association avec une colle appropriée qui est de préférence d'un type ne durcissant pas en un bloc complètement rigide, et en conformité avec ce qui est représenté sur les figures 2, 3 a, 3 b, 4 a ou 4 b, selon que le circuit est assemblé avec la face active dirigée vers le haut ou vers le bas Si le circuit doit être assemblé avec la face active vers le bas, et si la face arrière de la puce de semiconducteur porte un bloc de refroidissement, il est possible de courber les bornes avant le collage, avec un outil de courbure, par exemple conformément à la figure 5 a Un tel outil de courbure est simple à réaliser, du fait que chaque côté de la structure TAB coupée, conforme à la figure lb ou à la figure Id, peut être courbé séparément Pour une structure TAB qui est coupée conformément à la figure ID, les morceaux de coins sont de préférence enlevés conformément à ce qui a été indiqué ci-dessus, grâce à quoi aucune pellicule ne sera courbée, ce qui simplifie considérablement le procédé de courbure, et la largeur de l'outil de courbure lui-même sera indépendante des dimensions du circuit, en largeur et en longueur, et l'outil sera utilisable de façon générale
pour tous les circuits.
A la suite de la fixation sur le substrat de la puce ayant la structure TAB coupée, ou bien de toutes les puces, l'opération de connexion de fil est effectuée conformément à un principe bien connu qui, si on le désire, permet de commander par logiciel ce processus
d'interconnexion, de façon simple.
Pour résumer, on peut énumérer les avantages suivants que procure le procédé de la présente invention pour le montage d'une puce ayant une structure TAB: a) un seul outil de coupe général est nécessaire pour de nombreuses tailles et configurations différentes des structures TAB; b) on peut directement utiliser toutes les structures TAB présentes correspondant aux normes; c) il n'est normalement pas nécessaire de courber les
conducteurs pour que ceux-ci soient légèrement élasti-
ques; d) il est possible d'effectuer la connexion de fils d'une manière très souple, par exemple par commande par logiciel du dispositif de connexion; e) les points de connexion peuvent être commandés de façon simple, grâce à quoi le positionnement de la puce ayant la structure TAB est simplifié en comparaison avec l'assemblage ordinaire de la structure TAB, dans lequel il est essentiel que tous les conducteurs de bornes viennent en contact avec les plots de connexion du substrat avec une précision élevée; f) on peut corriger ou changer aisément chaque fil de connexion séparé; g) on obtient une excellente transmission de signaux dans un assemblage de la puce de semiconducteur ayant la surface active dirigée vers le bas, c'est-à- dire ce que l'on appelle le montage "inversé";
h) la connexion a lieu très près de la puce de semiconduc-
teur, ce qui fait que ce circuit n'exigera que peu d'espace sur le substrat; i) toutes les puces de semiconducteur se trouvant sur le
substrat peuvent être collées comme des puces ordinai-
res, et ensuite toutes les puces sont connectées au moyen de fils en une seule séquence, c'est-à-dire, en d'autres termes, que l'on peut connecter au cours du même processus toutes les puces, y compris celles ayant des structures TAB, sans utiliser plusieurs outils différents; j) on peut également utiliser avantageusement des puces ayant la structure TAB avec de faibles volumes de
production, sans augmenter le coût du fait d'investis-
sements dans des outils différents particuliers pour les circuits respectifs; et k) le procédé permettra d'introduire sans difficultés des développements futurs de la technique de connexion par fils, comme par exemple des fils rectangulaires, ou un autre matériau constitutif des fils, pour bénéficier de possibilités plus étendues dans la configuration des fils ou l'utilisation d'autres matériaux pour les plots
de connexion.

Claims (6)

REVENDICATIONS
1 Procédé pour le montage sur un substrat d'un circuit prévu pour le soudage automatisé sur bande (ou TAB), ce circuit étant de préférence fourni sur un support en mouvement se présentant sous la forme d'une pellicule de support ou d'un ruban de pellicule, les conducteurs de
bornes de la structure TAB constituant un motif d'inter-
connexion conducteur de l'électricité qui est fabriqué sur le ruban de pellicule et qui est connecté à la puce de semiconducteur de la structure TAB, caractérisé en ce qu'on coupe la pellicule de support de la structure TAB et
son motif de conducteurs de bornes conduisant l'électri-
cité, à proximité des bords latéraux de la puce; on fixe
la puce de semiconducteur sur le substrat final, de préfé-
rence par collage; et on réalise l'interconnexion élec-
trique du motif de conducteurs de bornes restant, conduc-
teur de l'électricité, de la structure TAB, sur la pelli-
cule de support, en connectant des fils entre ce motif de
conducteurs de bornes et des plots conducteurs de l'élec-
tricité correspondants sur le substrat.
2 Procédé selon la revendication 1, caractérisé en ce qu'après le collage, on dépose une couche d'écran isolée entre le substrat et la puce de semiconducteur
et/ou le motif de conducteurs de bornes restant, électri-
quement conducteur, de la structure TAB, sur la pellicule de support, pour une interconnexion par connexion de fils, avec écran, de ce motif de conducteurs de bornes, cet écran étant connecté par un fil de connexion séparé à un
potentiel approprié sur le substrat.
3 Procédé selon la revendication 1 ou 2, carac-
térisé en ce que dans le montage dit "inversé" de la puce ayant la structure TAB, c'est-à-dire dans le cas o la face active de la puce est dirigée vers le bas, son motif de conducteurs de bornes, conducteur de l'électricité, est coupé à une longueur telle ( 3 a, figure lb) qu'il s'étende dans une certaine mesure à l'extérieur de la puce et qu'il soit connecté par des fils de connexion à des plots de connexion correspondants ( 12) sur le substrat, au moyen de fils de connexion ( 15) qui sont de préférence aussi courts que possible.
4 Procédé selon la revendication 1 ou 2, carac-
térisé en ce que dans un montage dit "normal" de la puce ayant une structure TAB, c'est-à-dire dans un cas o la face active de la puce est dirigée vers le haut, son motif de conducteurs de bornes, conducteur de l'électricité, est coupé aussi près que possible de la puce ( 2), la connexion par fils aux plots de connexion ( 12) correspondants sur la puce étant ensuite effectuée sur la face supérieure du motif restant, par l'intermédiaire des connexions sur la
puce de silicium (figure 3 a).
Procédé selon la revendication 1 ou 2, carac- térisé en ce que dans un montage dit "normal" de la puce ayant une structure TAB, c'est-à-dire dans un cas o la face active de la puce est dirigée vers le haut, son motif de conducteurs de bornes, conducteur de l'électricité, est coupé de façon à être suffisamment long, et en maintenant ou sans maintenir le cadre de matériau de support (figure
Id), pour courber ultérieurement ce motif dans la direc-
tion du substrat, après quoi il sera interconnecté par des fils de connexion à des plots de connexion correspondants ( 12) sur le substrat, au moyen de fils de connexion ( 15) auxquels on donnera alors la plus courte longueur possible. 6 Procédé selon la revendication 3, 4 ou 5, caractérisé en ce que la colle qui fixe la puce ayant la structure TAB et/ou le motif de conducteurs de bornes conducteur de l'électricité est quelque peu élastique, pour procurer une certaine élasticité ou mobilité, par
exemple pour fixer la puce de semiconducteur sur un dispo-
sitif de refroidissement approprié.
7 Procédé selon la revendication 3, caractérisé en ce que la partie du motif de conducteurs de bornes conducteur de l'électricité qui s'étend après la coupure de la structure TAB est légèrement courbée avant la fixation sur le substrat pour obtenir une légère élasti-
cité ou mobilité, par exemple pour fixer la puce de semi-
conducteur sur un dispositif de refroidissement approprié.
8 Procédé selon la revendication 1, caractérisé en ce que deux côtés adjacents du motif de conducteurs de bornes, conducteur de l'électricité, de la structure TAB, sont coupés simultanément par un outil de coupe ayant
une arête coupante faisant un angle de 90 .
FR9311910A 1992-10-07 1993-10-06 Procede de montage d'un circuit sur un substrat. Expired - Fee Related FR2696582B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE9202943A SE470501B (sv) 1992-10-07 1992-10-07 Förfarande vid montering på ett substrat av en TAB-krets, varvid TAB-strukturens anslutningar utgörs av ett elektriskt ledande anslutningsmönster som framställts på en filmremsa och vilket är anslutet till TAB-strukturens halvledarkretsbricka

Publications (2)

Publication Number Publication Date
FR2696582A1 true FR2696582A1 (fr) 1994-04-08
FR2696582B1 FR2696582B1 (fr) 1995-06-30

Family

ID=20387415

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9311910A Expired - Fee Related FR2696582B1 (fr) 1992-10-07 1993-10-06 Procede de montage d'un circuit sur un substrat.

Country Status (5)

Country Link
US (1) US5728247A (fr)
DE (1) DE4333956A1 (fr)
FR (1) FR2696582B1 (fr)
GB (1) GB2272104B (fr)
SE (1) SE470501B (fr)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3061017B2 (ja) * 1997-10-31 2000-07-10 日本電気株式会社 集積回路装置の実装構造およびその実装方法
JP4107417B2 (ja) * 2002-10-15 2008-06-25 日東電工株式会社 チップ状ワークの固定方法
JP4283596B2 (ja) * 2003-05-29 2009-06-24 日東電工株式会社 チップ状ワークの固定方法
WO2008032367A1 (fr) * 2006-09-12 2008-03-20 Nitto Denko Corporation Feuille de decoupage en puces/fixation de puces
US8362609B1 (en) 2009-10-27 2013-01-29 Xilinx, Inc. Integrated circuit package and method of forming an integrated circuit package
US8810028B1 (en) 2010-06-30 2014-08-19 Xilinx, Inc. Integrated circuit packaging devices and methods
JP6238121B2 (ja) * 2013-10-01 2017-11-29 ローム株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2112466A1 (fr) * 1970-11-05 1972-06-16 Honeywell Inf Systems Italia
EP0376062A1 (fr) * 1988-12-27 1990-07-04 Eta SA Fabriques d'Ebauches Module électronique pour un objet portatif de petite dimension, tel qu'une carte ou une clef, à circuit intégré, et procédé de fabrication de tels modules
JPH03227541A (ja) * 1990-02-01 1991-10-08 Hitachi Ltd 半導体装置
DE4113034A1 (de) * 1990-07-31 1992-02-06 Hewlett Packard Co System und verfahren zum automatisierten bandbonden, die die reparatur erleichtern

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3666588A (en) * 1970-01-26 1972-05-30 Western Electric Co Method of retaining and bonding articles
JPS5449066A (en) * 1977-09-27 1979-04-18 Nec Corp Semiconductor device
US4620215A (en) * 1982-04-16 1986-10-28 Amdahl Corporation Integrated circuit packaging systems with double surface heat dissipation
JPS59224152A (ja) * 1983-06-03 1984-12-17 Nec Ic Microcomput Syst Ltd 集積回路装置
US4967261A (en) * 1987-07-30 1990-10-30 Mitsubishi Denki Kabushiki Kaisha Tape carrier for assembling an IC chip on a substrate
FR2629272B1 (fr) * 1988-03-22 1990-11-09 Bull Sa Support de circuit integre de haute densite et appareil d'etamage selectif des conducteurs du support
US5036380A (en) * 1988-03-28 1991-07-30 Digital Equipment Corp. Burn-in pads for tab interconnects
US4903118A (en) * 1988-03-30 1990-02-20 Director General, Agency Of Industrial Science And Technology Semiconductor device including a resilient bonding resin
US4967260A (en) * 1988-05-04 1990-10-30 International Electronic Research Corp. Hermetic microminiature packages
US5002818A (en) * 1989-09-05 1991-03-26 Hughes Aircraft Company Reworkable epoxy die-attach adhesive
JPH03167836A (ja) * 1989-11-28 1991-07-19 Seiko Epson Corp 半導体装置
US5152054A (en) * 1990-05-25 1992-10-06 Seiko Epson Corporation Method of making film carrier structure for integrated circuit tape automated bonding
US5114880A (en) * 1990-06-15 1992-05-19 Motorola, Inc. Method for fabricating multiple electronic devices within a single carrier structure
US5061988A (en) * 1990-07-30 1991-10-29 Mcdonnell Douglas Corporation Integrated circuit chip interconnect
JPH04124846A (ja) * 1990-09-14 1992-04-24 Nippon Steel Corp テープキャリヤ
US5140404A (en) * 1990-10-24 1992-08-18 Micron Technology, Inc. Semiconductor device manufactured by a method for attaching a semiconductor die to a leadframe using a thermoplastic covered carrier tape
US5146662A (en) * 1991-12-30 1992-09-15 Fierkens Richard H J Lead frame cutting apparatus for various sized integrated circuit packages and method therefor
US5210936A (en) * 1992-01-06 1993-05-18 Microelectronics And Computer Technology Corporation Method and apparatus for the excise and lead form of TAB devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2112466A1 (fr) * 1970-11-05 1972-06-16 Honeywell Inf Systems Italia
EP0376062A1 (fr) * 1988-12-27 1990-07-04 Eta SA Fabriques d'Ebauches Module électronique pour un objet portatif de petite dimension, tel qu'une carte ou une clef, à circuit intégré, et procédé de fabrication de tels modules
JPH03227541A (ja) * 1990-02-01 1991-10-08 Hitachi Ltd 半導体装置
DE4113034A1 (de) * 1990-07-31 1992-02-06 Hewlett Packard Co System und verfahren zum automatisierten bandbonden, die die reparatur erleichtern

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 16, no. 4 (E - 1151) 8 January 1992 (1992-01-08) *

Also Published As

Publication number Publication date
SE9202943L (sv) 1994-04-08
GB2272104A (en) 1994-05-04
FR2696582B1 (fr) 1995-06-30
SE470501B (sv) 1994-06-06
US5728247A (en) 1998-03-17
GB9320702D0 (en) 1993-11-24
DE4333956A1 (de) 1994-04-21
SE9202943D0 (sv) 1992-10-07
GB2272104B (en) 1996-11-27

Similar Documents

Publication Publication Date Title
EP1118960B1 (fr) Module électronique sans contact pour carte ou étiquette
EP0239494B1 (fr) Boîtier de circuit intégré
FR2514561A1 (fr) Photocoupleur utilisant un cadre de montage plie
EP0197438A1 (fr) Procédé de fabrication de modules électroniques pour cartes à microcircuits et modules obtenus selon ce procédé
EP0627765A1 (fr) Dispositif semiconducteur incluant un élément semiconducteur du type "FLIP-CHIP"
EP0198376A1 (fr) Unité électronique notamment pour carte à microcircuits et carte comprenant une telle unité
FR2762929A1 (fr) Boitier de semi-conducteur ayant un element semi-conducteur, une structure de fixation de boitier de semi-conducteur montee sur une plaquette de circuits imprimes, et procede d'assemblage de boitier de semi-conducteur
FR2696582A1 (fr) Procédé de montage d'un circuit sur un substrat.
EP3408799B1 (fr) Procédé de fabrication d'un module de carte à puce et d'une carte à puce
EP0353114B1 (fr) Dispositif d'interconnexion entre un circuit intégré et un circuit électrique et procédé de fabrication du dispositif
EP1543355B1 (fr) Microsysteme optique et procede de fabrication
EP1192593B1 (fr) Dispositif et procede de fabrication de dispositifs comprenant au moins une puce montee sur un support
FR3081257A1 (fr) Circuit d'emission/reception optique
FR3000604A1 (fr) Circuit electrique et son procede de realisation
FR2752987A1 (fr) Dispositif d'affichage electro-optique et support flexible pour de tels dispositifs servant a l'alimentation de ces dispositifs
FR2795200A1 (fr) Dispositif electronique comportant au moins une puce fixee sur un support et procede de fabrication d'un tel dispositif
EP0969410B1 (fr) Carte à microcircuit incluant une antenne
EP1079259B1 (fr) Procédé de réalisation d'un module d'affichage à cellule à cristaux liquides
EP3937244B1 (fr) Procédé de réalisation d'un imageur
WO2000077727A1 (fr) Module comportant au moins une puce et son interface de communication, objet comportant un module et procede de realisation desdits modules
JP2004233483A (ja) カメラモジュール
FR2795235A1 (fr) Procede de realisation de dispositifs comprenant une puce associee a un element de circuit et dispositifs obtenus
JPS60217671A (ja) 半導体放射線検出器の製造方法
EP2772936A2 (fr) Procédé d'interconnexion par fils paralleles ainsi qu'un procédé d'adaptation des formes de ceux-ci, et les outillages relatifs
EP0813237A1 (fr) Procédé de montage d'un circuit intégré sur un support et support en résultant

Legal Events

Date Code Title Description
ST Notification of lapse