JPH06244240A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06244240A JPH06244240A JP5495293A JP5495293A JPH06244240A JP H06244240 A JPH06244240 A JP H06244240A JP 5495293 A JP5495293 A JP 5495293A JP 5495293 A JP5495293 A JP 5495293A JP H06244240 A JPH06244240 A JP H06244240A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- lead
- opening
- bumps
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
［目的］インナリードないしインナリード列の変形を防
止し、正確かつ良好なインナリードボンディングを保証
する。 ［構成］半導体チップ１２は、バンプＢＰが露出してい
る表装面１２Ａをデバイス・ホール１４に臨ませた向き
で配置される。表装面１２Ａの中央部には、バンプＢＰ
がチップ長手方向に一列に配置されている。インナリー
ド１６Ａは、デバイス・ホール１４の相対向する２つの
長辺縁部の間に架け渡された架橋型インナリードであ
り、インナリードボンディングによりそれぞれの架橋中
間部にてバンプＢＰに一括接合される。
止し、正確かつ良好なインナリードボンディングを保証
する。 ［構成］半導体チップ１２は、バンプＢＰが露出してい
る表装面１２Ａをデバイス・ホール１４に臨ませた向き
で配置される。表装面１２Ａの中央部には、バンプＢＰ
がチップ長手方向に一列に配置されている。インナリー
ド１６Ａは、デバイス・ホール１４の相対向する２つの
長辺縁部の間に架け渡された架橋型インナリードであ
り、インナリードボンディングによりそれぞれの架橋中
間部にてバンプＢＰに一括接合される。
Description
【０００１】
【産業上の利用分野】本発明は、リードを形成した絶縁
フィルムに半導体チップをボンディングしてなる半導体
装置に関する。
フィルムに半導体チップをボンディングしてなる半導体
装置に関する。
【０００２】
【従来の技術】従来からワイヤレスボンディングの一方
式として、ＴＡＢ（Tape AutomatedBonding ）が多用さ
れている。ＴＡＢは、リードを形成した絶縁フィルム
（テープ）にＩＣ、ＬＳＩ等の半導体チップをボンディ
ングする技法である。ＴＡＢによって長いテープ上に装
着された半導体チップが個々にテープから打ち抜かれて
フィルムそのままで基板に実装されるものは、ＴＣＰ
（Tape Carrier Package）と称され、実装スペースの小
型化・薄形化が強く要求される分野に最適なパッケージ
として注目されている。
式として、ＴＡＢ（Tape AutomatedBonding ）が多用さ
れている。ＴＡＢは、リードを形成した絶縁フィルム
（テープ）にＩＣ、ＬＳＩ等の半導体チップをボンディ
ングする技法である。ＴＡＢによって長いテープ上に装
着された半導体チップが個々にテープから打ち抜かれて
フィルムそのままで基板に実装されるものは、ＴＣＰ
（Tape Carrier Package）と称され、実装スペースの小
型化・薄形化が強く要求される分野に最適なパッケージ
として注目されている。
【０００３】図１２〜図１４に従来の典型的なＴＣＰの
構造を示す。図１２に示すように、ＴＡＢテープまたは
絶縁フィルム１００の中心部に半導体チップ１０２の表
装面１０２Ａよりも一回り大きな矩形のデバイス・ホー
ル（開口）１０４が設けられており、このデバイス・ホ
ール１０４の四辺部からフィルム外周縁部へかけて四方
に延在するよう所定の配線または導体パターンで多数の
リード１０６がフィルム１００上に形成されている。個
々のリード１０６は、半導体チップ１０２のバンプ（接
続端子）ＢＰ（以下、バンプＢＰという）と接続するた
めのインナリード１０６Ａと、外部の回路基板（図示せ
ず）と接続するためのアウタリード１０６Ｂと、インナ
リード１０６Ａおよびアウタリード１０６Ｂの両者を結
ぶ引き回しリード１０６Ｃとからなる。アウタリード１
０６Ｂと引き回しリード１０６Ｃは、それぞれフィルム
１００上に固着されている。インナリード１０６Ｂは、
フィルム１００の内縁部（デバイス・ホール１０４の周
辺部）から各々対応するバンプＢＰに届く距離までデバ
イス・ホール１０４内に突出しており、いわゆる片持ち
梁状に延在している。
構造を示す。図１２に示すように、ＴＡＢテープまたは
絶縁フィルム１００の中心部に半導体チップ１０２の表
装面１０２Ａよりも一回り大きな矩形のデバイス・ホー
ル（開口）１０４が設けられており、このデバイス・ホ
ール１０４の四辺部からフィルム外周縁部へかけて四方
に延在するよう所定の配線または導体パターンで多数の
リード１０６がフィルム１００上に形成されている。個
々のリード１０６は、半導体チップ１０２のバンプ（接
続端子）ＢＰ（以下、バンプＢＰという）と接続するた
めのインナリード１０６Ａと、外部の回路基板（図示せ
ず）と接続するためのアウタリード１０６Ｂと、インナ
リード１０６Ａおよびアウタリード１０６Ｂの両者を結
ぶ引き回しリード１０６Ｃとからなる。アウタリード１
０６Ｂと引き回しリード１０６Ｃは、それぞれフィルム
１００上に固着されている。インナリード１０６Ｂは、
フィルム１００の内縁部（デバイス・ホール１０４の周
辺部）から各々対応するバンプＢＰに届く距離までデバ
イス・ホール１０４内に突出しており、いわゆる片持ち
梁状に延在している。
【０００４】半導体チップ１０２は、バンプＢＰが露出
している表装面１０２Ａをデバイス・ホール１０４に臨
ませた向きで配置される。図１３に示すように、表装面
１０２Ａの四辺の周縁部にそれぞれ多数のバンプＢＰが
一列に配置され、それらのバンプＢＰに対してそれぞれ
対応するインナリード１０６Ａの遊端部がインナリード
ボンディングで一括接合される。インナリードボンディ
ング工程の後、図１４に示すように、半導体チップ１０
２の表装面１０２Ａおよび側面とフィルム１００の内縁
部との間に樹脂１０８が塗布される。場合によっては、
半導体チップ１０２の表装面１０２Ａのみに樹脂１０８
が塗布されることもある。このような樹脂封止によっ
て、半導体チップ１０２の形態保持、外部環境からの保
護、電気的絶縁等がはかられる。
している表装面１０２Ａをデバイス・ホール１０４に臨
ませた向きで配置される。図１３に示すように、表装面
１０２Ａの四辺の周縁部にそれぞれ多数のバンプＢＰが
一列に配置され、それらのバンプＢＰに対してそれぞれ
対応するインナリード１０６Ａの遊端部がインナリード
ボンディングで一括接合される。インナリードボンディ
ング工程の後、図１４に示すように、半導体チップ１０
２の表装面１０２Ａおよび側面とフィルム１００の内縁
部との間に樹脂１０８が塗布される。場合によっては、
半導体チップ１０２の表装面１０２Ａのみに樹脂１０８
が塗布されることもある。このような樹脂封止によっ
て、半導体チップ１０２の形態保持、外部環境からの保
護、電気的絶縁等がはかられる。
【０００５】
【発明が解決しようとする課題】ところで、従来のＴＣ
Ｐでは、半導体チップが未装着の場合に、製造工程中ま
たは搬送中に何らかの衝撃やテープまたはフィルム同士
の接触等によって外力を受けると、インナリード１０６
Ａが変形または位置ずれを起こしやすかった。バンプＢ
Ｐに接合される前のインナリード１０６の先端部は遊端
状態で、揺れやすく曲がりやすくなっているのに加え
て、そのような衝撃・接触等の外力によりフィルム１０
０内でも特にデバイス・ホール１０４の周辺が撓んだり
振動しやすいということに大きな原因があると考えられ
る。
Ｐでは、半導体チップが未装着の場合に、製造工程中ま
たは搬送中に何らかの衝撃やテープまたはフィルム同士
の接触等によって外力を受けると、インナリード１０６
Ａが変形または位置ずれを起こしやすかった。バンプＢ
Ｐに接合される前のインナリード１０６の先端部は遊端
状態で、揺れやすく曲がりやすくなっているのに加え
て、そのような衝撃・接触等の外力によりフィルム１０
０内でも特にデバイス・ホール１０４の周辺が撓んだり
振動しやすいということに大きな原因があると考えられ
る。
【０００６】いずれにせよ、従来のＴＣＰでは、インナ
リード１０６Ａが変形または位置ずれを起こすことによ
って、バンプＢＰとのボンディング不能、ボンディング
不良が発生して、製品歩留の低下、品質・信頼性の低下
を招いていた。半導体チップの集積度の増大と一層の軽
薄短小化、さらに多ピン化の要求に向けてバンプのピッ
チは一層狭くなり、それに相応してインナリードは一層
細くならざるを得ず、従来のＴＡＢにおける上記の不具
合はますます顕著になってくる。
リード１０６Ａが変形または位置ずれを起こすことによ
って、バンプＢＰとのボンディング不能、ボンディング
不良が発生して、製品歩留の低下、品質・信頼性の低下
を招いていた。半導体チップの集積度の増大と一層の軽
薄短小化、さらに多ピン化の要求に向けてバンプのピッ
チは一層狭くなり、それに相応してインナリードは一層
細くならざるを得ず、従来のＴＡＢにおける上記の不具
合はますます顕著になってくる。
【０００７】本発明は、かかる問題点に鑑みてなされた
もので、半導体チップ取付用の開口内のリードないしリ
ード列の変形を防止して、正確で良好なボンディングを
保証し、製品の歩留まり・品質・信頼性の向上をはかる
半導体装置を提供することを目的とする。
もので、半導体チップ取付用の開口内のリードないしリ
ード列の変形を防止して、正確で良好なボンディングを
保証し、製品の歩留まり・品質・信頼性の向上をはかる
半導体装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の第１の半導体装置は、ボンディング用の
多数の接続端子が露出している表装面を有する半導体チ
ップと、前記半導体チップの表装面に対応した開口が設
けられた可撓性の絶縁フィルムと、前記絶縁フイルム上
に所定の配線パターンで固着されるとともに前記開口の
少なくとも二辺の縁部の間に架け渡され、前記開口内で
前記半導体チップの接続端子に接合されるリードとを有
する構成とした。
めに、本発明の第１の半導体装置は、ボンディング用の
多数の接続端子が露出している表装面を有する半導体チ
ップと、前記半導体チップの表装面に対応した開口が設
けられた可撓性の絶縁フィルムと、前記絶縁フイルム上
に所定の配線パターンで固着されるとともに前記開口の
少なくとも二辺の縁部の間に架け渡され、前記開口内で
前記半導体チップの接続端子に接合されるリードとを有
する構成とした。
【０００９】また、上記の目的を達成するために、本発
明の第２の半導体装置は、ボンディング用の多数の接続
端子が露出している表装面を有する半導体チップと、前
記半導体チップの表装面に対応した開口が設けられた可
撓性の絶縁フィルムと、前記絶縁フイルム上に所定の配
線パターンで固着されるとともに前記開口の少なくとも
二辺の縁部の間に架け渡され、前記開口内で前記半導体
チップの接続端子に接合されるリードと、前記絶縁フイ
ルム上に所定の配線パターンで固着されるとともに前記
開口のいずれか一辺の縁部のみより前記開口内に突出
し、前記開口内で前記半導体チップの接続端子に接合さ
れるリードとを有する構成とした。
明の第２の半導体装置は、ボンディング用の多数の接続
端子が露出している表装面を有する半導体チップと、前
記半導体チップの表装面に対応した開口が設けられた可
撓性の絶縁フィルムと、前記絶縁フイルム上に所定の配
線パターンで固着されるとともに前記開口の少なくとも
二辺の縁部の間に架け渡され、前記開口内で前記半導体
チップの接続端子に接合されるリードと、前記絶縁フイ
ルム上に所定の配線パターンで固着されるとともに前記
開口のいずれか一辺の縁部のみより前記開口内に突出
し、前記開口内で前記半導体チップの接続端子に接合さ
れるリードとを有する構成とした。
【００１０】
【作用】半導体チップはその表装面を開口に臨ませて配
置され、表装面上の接続端子にフィルム側のリードが接
合されることで、ボンディングが形成される。本発明で
は、そのような半導体チップ取付用の開口に、開口の少
なくとも二辺の縁部の間に架け渡される架橋型のリード
が設けられる。この架橋型のリードは、開口内リードの
全部を占めてもよく、あるいは一部だけ占めても、つま
り片持ち梁型のリードと混在していてもよい。このよう
な架橋型のリードが設けられることで、開口付近の物理
的強度ないし抵抗力が補強または増強され、振動・接触
等の外力に対して開口付近の平面度が安定に維持される
ため、開口内のリードが変形または位置ずれし難くな
り、リード列の平面度も安定に維持される。
置され、表装面上の接続端子にフィルム側のリードが接
合されることで、ボンディングが形成される。本発明で
は、そのような半導体チップ取付用の開口に、開口の少
なくとも二辺の縁部の間に架け渡される架橋型のリード
が設けられる。この架橋型のリードは、開口内リードの
全部を占めてもよく、あるいは一部だけ占めても、つま
り片持ち梁型のリードと混在していてもよい。このよう
な架橋型のリードが設けられることで、開口付近の物理
的強度ないし抵抗力が補強または増強され、振動・接触
等の外力に対して開口付近の平面度が安定に維持される
ため、開口内のリードが変形または位置ずれし難くな
り、リード列の平面度も安定に維持される。
【００１１】
【実施例】以下、図１〜図１１を参照して本発明の実施
例を説明する。図１は本発明の一実施例によるＴＣＰの
全体構成を示す略平面図であり、図２はこのＴＣＰの要
部の構成を示す部分斜視図である。
例を説明する。図１は本発明の一実施例によるＴＣＰの
全体構成を示す略平面図であり、図２はこのＴＣＰの要
部の構成を示す部分斜視図である。
【００１２】図１および図２において、たとえばポリイ
ミドからなる可撓性のＴＡＢテープまたは絶縁フィルム
１０の中心部付近に半導体チップ１２の表装面１２Ａよ
りも一回り小さな矩形のデバイス・ホール（開口）１４
が設けられている。このデバイス・ホール１４からフィ
ルム１０の長辺周縁部へかけて、所定の配線または導体
パターンで、たとえば銅箔からなる多数のリード１６が
フィルム１０上に形成されている。個々のリード１６
は、半導体チップ１２のバンプＢＰと接続するためのイ
ンナリード１６Ａと、外部の回路基板（図示せず）と接
続するためのアウタリード１６Ｂと、インナリード１６
Ａおよびアウタリード１６Ｂの両者を結ぶ引き回しリー
ド１６Ｃとからなる。各アウタリード１６Ｂと各引き回
しリード１６Ｃはそれぞれフィルム１０上に固着されて
いる。各インナリード１６Ａは、デバイス・ホール１４
の相対向する２つの長辺縁部の間に架け渡され、フィル
ム１０上に固着されている。
ミドからなる可撓性のＴＡＢテープまたは絶縁フィルム
１０の中心部付近に半導体チップ１２の表装面１２Ａよ
りも一回り小さな矩形のデバイス・ホール（開口）１４
が設けられている。このデバイス・ホール１４からフィ
ルム１０の長辺周縁部へかけて、所定の配線または導体
パターンで、たとえば銅箔からなる多数のリード１６が
フィルム１０上に形成されている。個々のリード１６
は、半導体チップ１２のバンプＢＰと接続するためのイ
ンナリード１６Ａと、外部の回路基板（図示せず）と接
続するためのアウタリード１６Ｂと、インナリード１６
Ａおよびアウタリード１６Ｂの両者を結ぶ引き回しリー
ド１６Ｃとからなる。各アウタリード１６Ｂと各引き回
しリード１６Ｃはそれぞれフィルム１０上に固着されて
いる。各インナリード１６Ａは、デバイス・ホール１４
の相対向する２つの長辺縁部の間に架け渡され、フィル
ム１０上に固着されている。
【００１３】半導体チップ１２は、バンプＢＰが露出し
ている表装面１２Ａをデバイス・ホール１４に臨ませた
向きで配置される。表装面１２Ａの中央部には、バンプ
ＢＰがチップ長手方向に一列に配置されている。このよ
うに、表装面１２Ａ上で全てのバンプＢＰがチップ長手
方向一列に配置される構成を採るため、半導体チップ１
２は長手方向に引き伸ばされたような細長いチップに形
成され、これに相応してデバイス・ホール１４も細長い
開口に形成されている。たとえば、１８０ピン（バンプ
の個数が１８０個）のＬＳＩチップを半導体チップ１２
とする場合、チップサイズを１５．０ｍｍ（長さ）×
１．８ｍｍ（幅）とし、中央一列に配置されるバンプＢ
Ｐのピッチを８０μｍに選ぶことができる。その場合、
デバイス・ホール１４のサイズは、たとえば１５．４ｍ
ｍ（長さ）×１．１ｍｍ（幅）に選ばれてよく、インナ
リード１６Ａは１８０本で、個々のリード幅は３０μ
ｍ、リード・ピッチは８０μｍに選ばれてよい。
ている表装面１２Ａをデバイス・ホール１４に臨ませた
向きで配置される。表装面１２Ａの中央部には、バンプ
ＢＰがチップ長手方向に一列に配置されている。このよ
うに、表装面１２Ａ上で全てのバンプＢＰがチップ長手
方向一列に配置される構成を採るため、半導体チップ１
２は長手方向に引き伸ばされたような細長いチップに形
成され、これに相応してデバイス・ホール１４も細長い
開口に形成されている。たとえば、１８０ピン（バンプ
の個数が１８０個）のＬＳＩチップを半導体チップ１２
とする場合、チップサイズを１５．０ｍｍ（長さ）×
１．８ｍｍ（幅）とし、中央一列に配置されるバンプＢ
Ｐのピッチを８０μｍに選ぶことができる。その場合、
デバイス・ホール１４のサイズは、たとえば１５．４ｍ
ｍ（長さ）×１．１ｍｍ（幅）に選ばれてよく、インナ
リード１６Ａは１８０本で、個々のリード幅は３０μ
ｍ、リード・ピッチは８０μｍに選ばれてよい。
【００１４】図２に示すように、半導体チップ１２の表
装面１２Ａ上に一列に配置されたバンプＢＰ，ＢＰ…の
上にインナリード１６Ａ，１６Ａ，…が重なり、インナ
リードボンディングによってインナリード１６Ａ，１６
Ａ…がそれぞれの架橋中間部にてバンプＢＰ，ＢＰ，…
に一括接合される。インナリードボンディングは、たと
えば図３の(A),(B) に示すように、加熱ツール２２を用
いた慣用の方法で行われてよい。
装面１２Ａ上に一列に配置されたバンプＢＰ，ＢＰ…の
上にインナリード１６Ａ，１６Ａ，…が重なり、インナ
リードボンディングによってインナリード１６Ａ，１６
Ａ…がそれぞれの架橋中間部にてバンプＢＰ，ＢＰ，…
に一括接合される。インナリードボンディングは、たと
えば図３の(A),(B) に示すように、加熱ツール２２を用
いた慣用の方法で行われてよい。
【００１５】本実施例によるインナリード１６Ａは、デ
バイス・ホール１４の相対向する２つの長辺縁部の間に
架け渡された架橋型のインナリードであり、遊端部を有
していない。このような架橋型のインナリード１６Ａ
は、応力や振動等に対してそれ自体が変形または位置ず
れを起こし難いうえ、デバイス・ホール１４付近の補強
材としても機能し、衝撃や接触等の外力に対してデバイ
ス・ホール１４付近の平面度を維持する物理的強度ない
し抵抗力を高めている。
バイス・ホール１４の相対向する２つの長辺縁部の間に
架け渡された架橋型のインナリードであり、遊端部を有
していない。このような架橋型のインナリード１６Ａ
は、応力や振動等に対してそれ自体が変形または位置ず
れを起こし難いうえ、デバイス・ホール１４付近の補強
材としても機能し、衝撃や接触等の外力に対してデバイ
ス・ホール１４付近の平面度を維持する物理的強度ない
し抵抗力を高めている。
【００１６】このように、本実施例のＴＣＢにおいて
は、インナリード１６Ａの取付・保持強度およびデバイ
ス・ホール１４付近の物理的強度が構造的に改善されて
いる。したがって、上記のようにインナリード幅を３０
μに細くした場合、あるいはそれよりも細くした場合で
も、個々のインナリード１６Ａは所定位置に安定に保持
され、インナリード列からはみ出たり外れたりすること
がなく、インナリード列の平面度が安定に維持される。
このため、インナリードボンディング工程では、一部で
も接合不良を起こすことなく、全てのインナリード１６
ＡがバンブＢＰに良好に一括接合される。インナリード
ボンディング工程の後は、慣用の方法で、図４に示すよ
うに、半導体チップ１２の表装面１２Ａおよび側面とフ
ィルム１０の内縁部との間に樹脂２４が塗布される。こ
の樹脂封止によって、半導体チップ１２の物理的固定、
外部環境からの保護、電気的絶縁等が得られる。
は、インナリード１６Ａの取付・保持強度およびデバイ
ス・ホール１４付近の物理的強度が構造的に改善されて
いる。したがって、上記のようにインナリード幅を３０
μに細くした場合、あるいはそれよりも細くした場合で
も、個々のインナリード１６Ａは所定位置に安定に保持
され、インナリード列からはみ出たり外れたりすること
がなく、インナリード列の平面度が安定に維持される。
このため、インナリードボンディング工程では、一部で
も接合不良を起こすことなく、全てのインナリード１６
ＡがバンブＢＰに良好に一括接合される。インナリード
ボンディング工程の後は、慣用の方法で、図４に示すよ
うに、半導体チップ１２の表装面１２Ａおよび側面とフ
ィルム１０の内縁部との間に樹脂２４が塗布される。こ
の樹脂封止によって、半導体チップ１２の物理的固定、
外部環境からの保護、電気的絶縁等が得られる。
【００１７】図１において、半導体チップ１２はたとえ
ばＬＣＤ駆動用ＩＣであり、その入力端子のバンプＢＰ
はチップ中央部に集約され、出力端子のバンプＢＰは入
力端子の両側（外側）に集約されている。入力端子のバ
ンプＢＰに接続されるインナリード１６Ａに対応したア
ウタリード１６Ｂは、２組に分けられてフィルム１０の
一方の長辺周縁部の両端部にそれぞれ一列に配列されて
おり、それぞれのリード端部（接続端子）はプリント基
板（図示せず）にハンダ付で接続される。フィルム１０
にはアウタリード配列方向に延在する開口１８が形成さ
れており、各アウタリード１６Ｂはこの開口１８を横断
している。この開口１８は、プリント基板にアウタリー
ド１６Ｂがハンダ接合される際にハンダのブリッジを防
止するためのものである。出力端子のバンプＢＰに接続
されるインナリード１６Ａに対応したアウタリード１６
Ｂは、フィルム１０の他方の長辺周縁部に均等間隔で一
列に配列され、それぞれのリード端部（接続端子）は異
方性導電膜を介してＬＣＤパネル（図示せず）に接続さ
れる。フィルム１０の短辺周縁部に設けられている開口
２０は、搬送または位置決め用のスプロケットホールで
ある。本実施例のＴＣＰでは、半導体チップ１２のバン
プＢＰを長手方向一列に配置しているので、入力用のリ
ード１６と出力用のリード１６の引き回しが容易であ
る。
ばＬＣＤ駆動用ＩＣであり、その入力端子のバンプＢＰ
はチップ中央部に集約され、出力端子のバンプＢＰは入
力端子の両側（外側）に集約されている。入力端子のバ
ンプＢＰに接続されるインナリード１６Ａに対応したア
ウタリード１６Ｂは、２組に分けられてフィルム１０の
一方の長辺周縁部の両端部にそれぞれ一列に配列されて
おり、それぞれのリード端部（接続端子）はプリント基
板（図示せず）にハンダ付で接続される。フィルム１０
にはアウタリード配列方向に延在する開口１８が形成さ
れており、各アウタリード１６Ｂはこの開口１８を横断
している。この開口１８は、プリント基板にアウタリー
ド１６Ｂがハンダ接合される際にハンダのブリッジを防
止するためのものである。出力端子のバンプＢＰに接続
されるインナリード１６Ａに対応したアウタリード１６
Ｂは、フィルム１０の他方の長辺周縁部に均等間隔で一
列に配列され、それぞれのリード端部（接続端子）は異
方性導電膜を介してＬＣＤパネル（図示せず）に接続さ
れる。フィルム１０の短辺周縁部に設けられている開口
２０は、搬送または位置決め用のスプロケットホールで
ある。本実施例のＴＣＰでは、半導体チップ１２のバン
プＢＰを長手方向一列に配置しているので、入力用のリ
ード１６と出力用のリード１６の引き回しが容易であ
る。
【００１８】以上、好適な一実施例について述べたが、
本発明はこれに限定されるものではなく、その技術的思
想の範囲内で、種々の変形・変更が可能である。
本発明はこれに限定されるものではなく、その技術的思
想の範囲内で、種々の変形・変更が可能である。
【００１９】たとえば、上記した実施例では、半導体チ
ップ１２のバンプＢＰが表装面１２Ａのほぼ中央線上に
一列に配置されたが、中央線から片側にオフセットした
位置で一列に配置されるものであったり、図５に示すよ
うに千鳥状に配置されるものであってもよい。
ップ１２のバンプＢＰが表装面１２Ａのほぼ中央線上に
一列に配置されたが、中央線から片側にオフセットした
位置で一列に配置されるものであったり、図５に示すよ
うに千鳥状に配置されるものであってもよい。
【００２０】半導体チップ１２の表装面１２Ａまたはデ
バイス・ホール１４の形状は矩形に限るものではなく、
たとえば図６に示すようにコ字状に形成されたものでも
可能である。
バイス・ホール１４の形状は矩形に限るものではなく、
たとえば図６に示すようにコ字状に形成されたものでも
可能である。
【００２１】上記実施例では、半導体チップ１２をフィ
ルム１０の面から見てインナリード１６Ａと反対側に取
付したが、図７に示すように、半導体チップ１２をイン
ナリード１６Ａと同じ側に取付することも可能である。
ルム１０の面から見てインナリード１６Ａと反対側に取
付したが、図７に示すように、半導体チップ１２をイン
ナリード１６Ａと同じ側に取付することも可能である。
【００２２】上記実施例では、デバイス・ホール１４の
幅を半導体チップ１２の幅よりも狭くしていた。しか
し、図８に示すように、デバイス・ホール１４の幅を半
導体チップ１２の幅より大きくしてもよい。
幅を半導体チップ１２の幅よりも狭くしていた。しか
し、図８に示すように、デバイス・ホール１４の幅を半
導体チップ１２の幅より大きくしてもよい。
【００２３】デバイス・ホールにおける架橋型インナリ
ードの取付位置、方向または角度、本数、間隔等は任意
に選択可能である。たとえば、上記実施例では、全ての
インナリード１６Ａがデバイス・ホール１４の相対向す
る二辺の縁部の間に架け渡されるものであった。しか
し、図９に示すようにデバイス・ホール１４の相隣合う
二辺の間にＬ字状に架け渡されるインナリード１６Ａ
や、あるいは図１０に示すように相対向する二辺の縁部
とそれらと直交する一辺の縁部との間にＴ字状に架け渡
されるインナリード１６Ａを設けることも可能である。
ードの取付位置、方向または角度、本数、間隔等は任意
に選択可能である。たとえば、上記実施例では、全ての
インナリード１６Ａがデバイス・ホール１４の相対向す
る二辺の縁部の間に架け渡されるものであった。しか
し、図９に示すようにデバイス・ホール１４の相隣合う
二辺の間にＬ字状に架け渡されるインナリード１６Ａ
や、あるいは図１０に示すように相対向する二辺の縁部
とそれらと直交する一辺の縁部との間にＴ字状に架け渡
されるインナリード１６Ａを設けることも可能である。
【００２４】また、図１１に示すように、架橋型のイン
ナリード１６Ａと片持ち梁型のインナリード１６Ｄとを
混在させることも可能である。この場合、架橋型のイン
ナリード１６Ａがデバイス・ホール１４周辺部の補強材
として作用し、衝撃や接触等の外力に対してデバイス・
ホール１４付近の平面度を安定に保持するため、片持ち
梁型のインナリード１６Ｄも変形または位置ずれし難く
なり、インナリード列の平面度が安定に維持される。
ナリード１６Ａと片持ち梁型のインナリード１６Ｄとを
混在させることも可能である。この場合、架橋型のイン
ナリード１６Ａがデバイス・ホール１４周辺部の補強材
として作用し、衝撃や接触等の外力に対してデバイス・
ホール１４付近の平面度を安定に保持するため、片持ち
梁型のインナリード１６Ｄも変形または位置ずれし難く
なり、インナリード列の平面度が安定に維持される。
【００２５】
【発明の効果】以上説明したように、本発明の半導体装
置によれば、半導体チップの接続端子にボンディングさ
れるべきリードの少なくとも一部を絶縁フィルムのチッ
プ取付用開口の少なくとも二辺の縁部の間に架け渡され
る架橋型のリードに構成することにより、衝撃や接触等
の外力に対して開口付近の平面度を安定に維持して、開
口内のリードないしリード列の変形を防止し、正確で良
好なボンディングが行える。したがって、製品の歩留ま
り・品質・信頼性の向上をはかることができ、半導体チ
ップの多ピン化にも対応することができる。
置によれば、半導体チップの接続端子にボンディングさ
れるべきリードの少なくとも一部を絶縁フィルムのチッ
プ取付用開口の少なくとも二辺の縁部の間に架け渡され
る架橋型のリードに構成することにより、衝撃や接触等
の外力に対して開口付近の平面度を安定に維持して、開
口内のリードないしリード列の変形を防止し、正確で良
好なボンディングが行える。したがって、製品の歩留ま
り・品質・信頼性の向上をはかることができ、半導体チ
ップの多ピン化にも対応することができる。
【図１】本発明の一実施例によるＴＣＰの全体構成を示
す略平面図である。
す略平面図である。
【図２】実施例におけるＴＣＰの要部の構成を示す略斜
視図である。
視図である。
【図３】実施例におけるＴＣＰに対するインナリードボ
ンディング工程を示す略側面図である。
ンディング工程を示す略側面図である。
【図４】実施例におけるＴＣＰに樹脂封止を施した後の
構成を示す略断面図である。
構成を示す略断面図である。
【図５】第１の変形例における要部の構成を示す略平面
図である。
図である。
【図６】第２の変形例における要部の構成を示す略平面
図である。
図である。
【図７】第３の変形例における要部の構成を示す略断面
図である。
図である。
【図８】第４の変形例における要部の構成を示す斜視図
である。
である。
【図９】第５の変形例における要部の構成を示す斜視図
である。
である。
【図１０】第６の変形例における要部の構成を示す斜視
図である。
図である。
【図１１】第７の変形例における要部の構成を示す斜視
図である。
図である。
【図１２】従来のＴＣＰの構造を示す斜視図である。
【図１３】従来のＴＣＰの要部の構造を示す部分拡大斜
視図である。
視図である。
【図１４】樹脂封止された従来のＴＣＰの構造を示す略
断面図である。
断面図である。
【符号の説明】 １０ 可撓性絶縁フィルム １２ 半導体素子 １４ デバイス・ホール（開口） １６ リード １６Ａ 架橋型インナリード １６Ｂ アウタリード １６Ｃ 引き回しリード １６Ｄ 片持ち梁インナリード ＢＰ バンプ（接続端子）
Claims (2)
- 【請求項１】 ボンディング用の多数の接続端子が露出
している表装面を有する半導体チップと、 前記半導体チップの表装面に対応した開口が設けられた
可撓性の絶縁フィルムと、 前記絶縁フイルム上に所定の配線パターンで固着される
とともに前記開口の少なくとも二辺の縁部の間に架け渡
され、前記開口内で前記半導体チップの接続端子に接合
されるリードと、 を有する半導体装置。 - 【請求項２】 ボンディング用の多数の接続端子が露出
している表装面を有する半導体チップと、 前記半導体チップの表装面に対応した開口が設けられた
可撓性の絶縁フィルムと、 前記絶縁フイルム上に所定の配線パターンで固着される
とともに前記開口の少なくとも二辺の縁部の間に架け渡
され、前記開口内で前記半導体チップの接続端子に接合
されるリードと、 前記絶縁フイルム上に所定の配線パターンで固着される
とともに前記開口のいずれか一辺の縁部のみより前記開
口内に突出し、前記開口内で前記半導体チップの接続端
子に接合されるリードと、 を有する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5495293A JPH06244240A (ja) | 1993-02-19 | 1993-02-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5495293A JPH06244240A (ja) | 1993-02-19 | 1993-02-19 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06244240A true JPH06244240A (ja) | 1994-09-02 |
Family
ID=12985011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5495293A Withdrawn JPH06244240A (ja) | 1993-02-19 | 1993-02-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06244240A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100505837B1 (ko) * | 1997-02-27 | 2005-11-11 | 세이코 엡슨 가부시키가이샤 | 반도체장치및그것을구비한전자기기 |
-
1993
- 1993-02-19 JP JP5495293A patent/JPH06244240A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100505837B1 (ko) * | 1997-02-27 | 2005-11-11 | 세이코 엡슨 가부시키가이샤 | 반도체장치및그것을구비한전자기기 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5440452A (en) | Surface mount components and semifinished products thereof | |
| JPH03227541A (ja) | 半導体装置 | |
| JP3429718B2 (ja) | 表面実装用基板及び表面実装構造 | |
| JP2568748B2 (ja) | 半導体装置 | |
| JP2000286309A (ja) | 可撓性配線基板及びその製造方法、フィルムキャリア、テープ状半導体装置、半導体装置、回路基板並びに電子機器 | |
| JPH04273451A (ja) | 半導体装置 | |
| JPH057868B2 (ja) | ||
| WO2000054323A1 (fr) | Substrat de cablage flexible, bande porte-puce, dispositif a semiconducteur de type bandes, dispositif a semiconducteur, procede de fabrication d'un dispositif a semiconducteur, carte de circuit imprime, et appareil electronique | |
| US5559305A (en) | Semiconductor package having adjacently arranged semiconductor chips | |
| JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| JPS59222947A (ja) | 半導体装置およびその製造方法 | |
| JPH06244240A (ja) | 半導体装置 | |
| JPH11191574A (ja) | 半導体装置 | |
| JP2000243875A (ja) | 半導体装置 | |
| WO2000048243A1 (fr) | Substrat de circuit imprime flexible, bande porte-puces, dispositif a semiconducteur sur bande, dispositif a semiconducteur, procede de fabrication de semiconducteur, substrat de circuit, et dispositif electronique | |
| JP2000156389A (ja) | テープキャリアパッケージ | |
| JP3297262B2 (ja) | Ｔａｂテープ及び半導体装置 | |
| JP3624792B2 (ja) | 可撓性配線基板、フィルムキャリア、テープ状半導体装置、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH11176849A (ja) | 半導体装置の製造方法 | |
| JP2002026179A (ja) | 半導体装置およびその製造方法 | |
| JPH03248543A (ja) | フィルムキャリアテープ | |
| JPH04348049A (ja) | Ｉｃモジュールの接続方法 | |
| JP3019043B2 (ja) | 半導体装置の製造方法 | |
| JPH10303251A (ja) | 半導体装置 | |
| KR0180332B1 (ko) | 반도체장치용 필름 캐리어 테이프 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000509 |