JPH10303251A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH10303251A JPH10303251A JP10994397A JP10994397A JPH10303251A JP H10303251 A JPH10303251 A JP H10303251A JP 10994397 A JP10994397 A JP 10994397A JP 10994397 A JP10994397 A JP 10994397A JP H10303251 A JPH10303251 A JP H10303251A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- csp
- main body
- electrode
- electrode portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】ローコストで高密度実装に対応できる半導体装
置を提供することを目的とする。 【解決手段】ベアチップＩＣ本体１１と、第１の電極部
が形成されベアチップＩＣ本体１１を接続固定する固定
部と、ベアチップＩＣ本体１１より張出した張出部１９
に、相手部材と接続させる第１の電極部１７が第１の電
極部と同一面に形成されたフレキシブル基板１５により
構成され、張出部１９がベアチップＩＣ本体１１と反対
側の内々方向へ折り返えされ該固定部の背面に接着固定
されてなることを特徴とするものである。
置を提供することを目的とする。 【解決手段】ベアチップＩＣ本体１１と、第１の電極部
が形成されベアチップＩＣ本体１１を接続固定する固定
部と、ベアチップＩＣ本体１１より張出した張出部１９
に、相手部材と接続させる第１の電極部１７が第１の電
極部と同一面に形成されたフレキシブル基板１５により
構成され、張出部１９がベアチップＩＣ本体１１と反対
側の内々方向へ折り返えされ該固定部の背面に接着固定
されてなることを特徴とするものである。
Description
【０００１】
【発明の属する技術分野】本発明は、チップサイズの半
導体装置の構造および該半導体装置の実装構造に関す
る。
導体装置の構造および該半導体装置の実装構造に関す
る。
【０００２】
【従来の技術】従来の電子部品の実装構造を図５を用い
て説明する。図５は従来のベアチップＩＣの実装構造を
示す断面図である。ベアチップＩＣ５０を実装するに
は、先ずチップＩＣ本体５０をプリント基板６０の所定
の場所に搭載固定する。そして、ベアチップＩＣ本体５
０の電極部にボンディングワイヤ３１の一方をボンディ
ングし、他方の端部をプリント基板６０に形成されたボ
ンディングパッド（図示省略）にボンディングしてベア
チップＩＣ本体５０とプリント基板６０とを接続する。
そして、ベアチップＩＣ本体５０とボンディングワイヤ
５１とを樹脂封止材にて所定の形状に封止部５５が形成
される。尚、一枚のプリント基板６０にベアチップＩＣ
５０を複数個実装する場合には前記の操作を繰り返し行
う。
て説明する。図５は従来のベアチップＩＣの実装構造を
示す断面図である。ベアチップＩＣ５０を実装するに
は、先ずチップＩＣ本体５０をプリント基板６０の所定
の場所に搭載固定する。そして、ベアチップＩＣ本体５
０の電極部にボンディングワイヤ３１の一方をボンディ
ングし、他方の端部をプリント基板６０に形成されたボ
ンディングパッド（図示省略）にボンディングしてベア
チップＩＣ本体５０とプリント基板６０とを接続する。
そして、ベアチップＩＣ本体５０とボンディングワイヤ
５１とを樹脂封止材にて所定の形状に封止部５５が形成
される。尚、一枚のプリント基板６０にベアチップＩＣ
５０を複数個実装する場合には前記の操作を繰り返し行
う。
【０００３】
【発明が解決しようとする課題】しかし、上述のベアチ
ップＩＣ５０の実装構造では、複数のベアチップＩＣ５
０をプリント基板６０上に実装する場合には、それぞれ
個別に平面的に実装するので広い実装面積が必要とな
る。従って、電子部品の実装密度を上げるのに限度があ
り、機器全体の小型化およびローコスト化を図るのが難
しい。
ップＩＣ５０の実装構造では、複数のベアチップＩＣ５
０をプリント基板６０上に実装する場合には、それぞれ
個別に平面的に実装するので広い実装面積が必要とな
る。従って、電子部品の実装密度を上げるのに限度があ
り、機器全体の小型化およびローコスト化を図るのが難
しい。
【０００４】そこで、本発明は上述の問題を解決するも
ので、ローコストで高密度実装に対応できる半導体装置
を提供することを目的とする。
ので、ローコストで高密度実装に対応できる半導体装置
を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明は上述の目的を達
成するもので、半導体素子本体と、第１の電極部が形成
され該第１の電極部上に前記半導体素子本体を接続固定
する固定部と該半導体素子本体より張出した張出部とを
有し、該張出部に相手部材と接続させる第２の電極部が
該第１の電極部と同一面に形成されたフレキシブル基板
とにより構成され、前記張出部が前記半導体素子本体と
反対側方向へ折り返えされ前記固定部の背面に接着固定
されてなることを特徴とするものである。
成するもので、半導体素子本体と、第１の電極部が形成
され該第１の電極部上に前記半導体素子本体を接続固定
する固定部と該半導体素子本体より張出した張出部とを
有し、該張出部に相手部材と接続させる第２の電極部が
該第１の電極部と同一面に形成されたフレキシブル基板
とにより構成され、前記張出部が前記半導体素子本体と
反対側方向へ折り返えされ前記固定部の背面に接着固定
されてなることを特徴とするものである。
【０００６】また、半導体素子本体と、第３の電極部が
貫通して形成され該第３の電極部上に前記半導体素子本
体を接続固定する固定部と該半導体素子本体より張出し
た張出部とを有し、該張出部に相手部材と接続させる第
４の電極部が該半導体素子本体固定面の背面側に形成さ
れてなるフレキシブル基板とにより構成され、前記張出
部が前記半導体素子本体に巻き付けられ接着固定されて
なることを特徴とするものである。
貫通して形成され該第３の電極部上に前記半導体素子本
体を接続固定する固定部と該半導体素子本体より張出し
た張出部とを有し、該張出部に相手部材と接続させる第
４の電極部が該半導体素子本体固定面の背面側に形成さ
れてなるフレキシブル基板とにより構成され、前記張出
部が前記半導体素子本体に巻き付けられ接着固定されて
なることを特徴とするものである。
【０００７】また、前記半導体装置が複数個積み重ねら
れ、一方の半導体装置における半導体素子本体と接続さ
れた第３の電極部と他方の半導体装置における張出部の
第４の電極部とが接続部材により接続されてなることを
特徴とするものである。また、半導体素子本体と、一方
が前記半導体素子本体の電極にボンディングされ他方が
該半導体素子本体の底面と略面一になるように予め治具
に仮固定されたワイヤとから構成され、前記半導体素子
本体と前記仮固定された仮固定部分を除くワイヤ部分と
が樹脂封止材により封止されてなることを特徴とするも
のである。
れ、一方の半導体装置における半導体素子本体と接続さ
れた第３の電極部と他方の半導体装置における張出部の
第４の電極部とが接続部材により接続されてなることを
特徴とするものである。また、半導体素子本体と、一方
が前記半導体素子本体の電極にボンディングされ他方が
該半導体素子本体の底面と略面一になるように予め治具
に仮固定されたワイヤとから構成され、前記半導体素子
本体と前記仮固定された仮固定部分を除くワイヤ部分と
が樹脂封止材により封止されてなることを特徴とするも
のである。
【０００８】また、前記ワイヤの一部が前記樹脂封止材
の上面より露出されてなることを特徴とするものであ
る。また、前記半導体装置が複数個積み重ねられ、一方
の半導体装置における露出されたワイヤの一部と他方の
半導体装置における仮固定部分とが接続部材により接続
されてなることを特徴とするものである。
の上面より露出されてなることを特徴とするものであ
る。また、前記半導体装置が複数個積み重ねられ、一方
の半導体装置における露出されたワイヤの一部と他方の
半導体装置における仮固定部分とが接続部材により接続
されてなることを特徴とするものである。
【０００９】
【実施例】本発明の第１実施例のチップサイズの半導体
装置（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ以下ＣＳＰ
という）を図１を用いて説明する。図１は本発明の第１
実施例のＣＳＰを示す図で、（ａ）は平面図（ベアチッ
プＩＣ実装状態）、（ｂ）はＡ矢視側面図（完成後）、
（ｃ）はＣＳＰ１０の実装構造例を示す側面図である。
装置（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ以下ＣＳＰ
という）を図１を用いて説明する。図１は本発明の第１
実施例のＣＳＰを示す図で、（ａ）は平面図（ベアチッ
プＩＣ実装状態）、（ｂ）はＡ矢視側面図（完成後）、
（ｃ）はＣＳＰ１０の実装構造例を示す側面図である。
【００１０】１０はＣＳＰで、半導体素子本体（以下ベ
アチップＩＣ本体という）１１およびフレキシブル基板
１５により構成されている。フレキシブル基板１５は両
端部に電極部が形成された多数の導体リード１６が絶縁
フイルムによって所定の間隔に保持されている。フレキ
シブル基板１５の中程にはベアチップＩＣ本体１１の電
極部と接続される第１の電極部（図示省略）が、またベ
アチップＩＣ本体１１から張出したフレキシブル基板１
５の張出部１９には、例えば他のＣＳＰまたはプリント
基板４０等に接続させるための第２の電極部１７（等が
形成されている。尚、張出部１９の総面積はベアチップ
ＩＣ本体１１の接着面の面積と略等しいものとする。
アチップＩＣ本体という）１１およびフレキシブル基板
１５により構成されている。フレキシブル基板１５は両
端部に電極部が形成された多数の導体リード１６が絶縁
フイルムによって所定の間隔に保持されている。フレキ
シブル基板１５の中程にはベアチップＩＣ本体１１の電
極部と接続される第１の電極部（図示省略）が、またベ
アチップＩＣ本体１１から張出したフレキシブル基板１
５の張出部１９には、例えば他のＣＳＰまたはプリント
基板４０等に接続させるための第２の電極部１７（等が
形成されている。尚、張出部１９の総面積はベアチップ
ＩＣ本体１１の接着面の面積と略等しいものとする。
【００１１】次に、ＣＳＰ１０の組立について説明す
る。ＣＳＰ１０を組立てるには、フレキシブル基板１５
の略中央部に形成された第１の電極部にベアチップＩＣ
本体１１を接続固定し、ベアチップＩＣ本体１１の両側
へ張出したフレキシブル基板１５の張出部１９の両端
を、ベアチップＩＣ本体１１と反対側へそれぞれ内々方
向へ折り返えし接着剤にて固定する。そして、逆方向へ
折り返えされたフレキシブル基板１５の第２の電極部１
７に相手側部材（プリント基板）に接続させるためのバ
ンプ（接着部材）１８が形成される。尚、ＣＳＰ１０を
相手側のプリント基板４０に実装するには、プリント基
板４０に形成された電極部とＣＳＰ１０第２の電極部１
７に形成されたバンプ１８とを位置合わせし、例えば熱
等によりバンプ１８を溶融してプリント基板４０の所定
の位置に接続固定する。
る。ＣＳＰ１０を組立てるには、フレキシブル基板１５
の略中央部に形成された第１の電極部にベアチップＩＣ
本体１１を接続固定し、ベアチップＩＣ本体１１の両側
へ張出したフレキシブル基板１５の張出部１９の両端
を、ベアチップＩＣ本体１１と反対側へそれぞれ内々方
向へ折り返えし接着剤にて固定する。そして、逆方向へ
折り返えされたフレキシブル基板１５の第２の電極部１
７に相手側部材（プリント基板）に接続させるためのバ
ンプ（接着部材）１８が形成される。尚、ＣＳＰ１０を
相手側のプリント基板４０に実装するには、プリント基
板４０に形成された電極部とＣＳＰ１０第２の電極部１
７に形成されたバンプ１８とを位置合わせし、例えば熱
等によりバンプ１８を溶融してプリント基板４０の所定
の位置に接続固定する。
【００１２】以上説明したように本実施例によれば、Ｃ
ＳＰ１０がベアチップＩＣ本体１１と略同じ大きさに形
成されるので実装面積を縮小することができる。従っ
て、プリント基板４０への電子部品の高密度実装が可能
となり電子機器の小型化とコスト低減に対応することが
できる。尚、本実施例ではフレキシブル基板１７の張出
部１９をベアチップＩＣ本体１１から両側へ略同じ寸法
で張出させたが、これ以外にも例えば張出部１９の左右
を違った長さにする。または片側のみとする等の方法で
も同じような効果を得ることができる。
ＳＰ１０がベアチップＩＣ本体１１と略同じ大きさに形
成されるので実装面積を縮小することができる。従っ
て、プリント基板４０への電子部品の高密度実装が可能
となり電子機器の小型化とコスト低減に対応することが
できる。尚、本実施例ではフレキシブル基板１７の張出
部１９をベアチップＩＣ本体１１から両側へ略同じ寸法
で張出させたが、これ以外にも例えば張出部１９の左右
を違った長さにする。または片側のみとする等の方法で
も同じような効果を得ることができる。
【００１３】次に、本発明の第２実施例を図２を用いて
説明する。図２は本発明の第２実施例のＣＳＰを示す図
で、（ａ）は平面図（ベアチップＩＣ実装状態）、
（ｂ）はＢ矢視側面図（完成後）、（ｃ）はＣ矢視図、
（ｄ）はＣＳＰ２０の積層実装構造例を示す側面図であ
る。尚、第２実施例は第１実施例の一部を変更したもの
で、その他については第１実施例と略同じであるので、
同じ構成については同じ符号を付し説明を省略する。
説明する。図２は本発明の第２実施例のＣＳＰを示す図
で、（ａ）は平面図（ベアチップＩＣ実装状態）、
（ｂ）はＢ矢視側面図（完成後）、（ｃ）はＣ矢視図、
（ｄ）はＣＳＰ２０の積層実装構造例を示す側面図であ
る。尚、第２実施例は第１実施例の一部を変更したもの
で、その他については第１実施例と略同じであるので、
同じ構成については同じ符号を付し説明を省略する。
【００１４】２０はＣＳＰで、ベアチップＩＣ本体１１
およびフレキシブル基板１５により構成されている。フ
レキシブル基板２２は電極部が形成された多数の導体リ
ード２３が絶縁フイルムによって所定の間隔に保持され
ている。導体リード２３の端部にはベアチップＩＣ本体
１１の電極部と接続される第３の電極部（電極部２６に
接続して形成されている。図示省略）がフレキシブル基
板２２の中程に、また他方の面の張出部２５には例えば
他のＣＳＰまたはプリント基板４０等に接続させるため
の第４の電極部２４等が形成されている。尚、電極部の
位置は相手側部材の接続電極部の位置に合わせて形成さ
れる。
およびフレキシブル基板１５により構成されている。フ
レキシブル基板２２は電極部が形成された多数の導体リ
ード２３が絶縁フイルムによって所定の間隔に保持され
ている。導体リード２３の端部にはベアチップＩＣ本体
１１の電極部と接続される第３の電極部（電極部２６に
接続して形成されている。図示省略）がフレキシブル基
板２２の中程に、また他方の面の張出部２５には例えば
他のＣＳＰまたはプリント基板４０等に接続させるため
の第４の電極部２４等が形成されている。尚、電極部の
位置は相手側部材の接続電極部の位置に合わせて形成さ
れる。
【００１５】次に、ＣＳＰ２０の組立について説明す
る。ＣＳＰ２０を組立てるには、フレキシブル基板２２
の略中央部に形成された第３の電極部にベアチップＩＣ
本体１１を接続固定し、ベアチップＩＣ本体１１の両側
へ張出したフレキシブル基板２２の張出部２５を、ベア
チップＩＣ本体１１に巻き付け接着剤にて固定する。そ
して、巻き付けられたフレキシブル基板１５の第４の電
極部２４に相手側の部材に接続させるためのバンプ１８
が形成される。
る。ＣＳＰ２０を組立てるには、フレキシブル基板２２
の略中央部に形成された第３の電極部にベアチップＩＣ
本体１１を接続固定し、ベアチップＩＣ本体１１の両側
へ張出したフレキシブル基板２２の張出部２５を、ベア
チップＩＣ本体１１に巻き付け接着剤にて固定する。そ
して、巻き付けられたフレキシブル基板１５の第４の電
極部２４に相手側の部材に接続させるためのバンプ１８
が形成される。
【００１６】次に、ＣＳＰ２０の実装構造例を説明す
る。ＣＳＰ２０を複数個積み重ねてプリント基板４０に
実装する場合には、実装する相手側のプリント基板４０
に形成された電極部とＣＳＰ２０ａの第４の電極部２４
に形成されたバンプ１８の位置を位置決治具（図示省
略）等を用いて位置決めし、必要に応じて先に位置決め
されたＣＳＰ２０ａの電極部２６と次にその上に積層す
るＣＳＰ２０ｂの第４の電極部２４に形成されたバンプ
１８の位置を位置合わせし、以降所定の数だけ例えばＣ
ＳＰ２０ｃも同じように積層する。そして、例えば熱等
によりバンプ１８を溶融して所定の位置に接続固定す
る。
る。ＣＳＰ２０を複数個積み重ねてプリント基板４０に
実装する場合には、実装する相手側のプリント基板４０
に形成された電極部とＣＳＰ２０ａの第４の電極部２４
に形成されたバンプ１８の位置を位置決治具（図示省
略）等を用いて位置決めし、必要に応じて先に位置決め
されたＣＳＰ２０ａの電極部２６と次にその上に積層す
るＣＳＰ２０ｂの第４の電極部２４に形成されたバンプ
１８の位置を位置合わせし、以降所定の数だけ例えばＣ
ＳＰ２０ｃも同じように積層する。そして、例えば熱等
によりバンプ１８を溶融して所定の位置に接続固定す
る。
【００１７】以上説明したように本実施例においても第
１実施例と同じように、ＣＳＰ２０がベアチップＩＣ本
体１１と略同じ大きさに形成されるので実装面積を縮小
することができる。また、ＣＳＰ２０を複数個積み重ね
て実装できるので、プリント基板４０への電子部品のさ
らなる高密度実装が可能となり電子機器の小型化とコス
ト低減に対応することができる。尚、本実施例ではフレ
キシブル基板２２の張出部２５をベアチップＩＣ本体１
１から両側へ略同じ寸法で張出させたが、これ以外にも
例えば張出部２５の左右を違った長さにする。または片
側のみとする等の方法でも同じような効果を得ることが
できる。
１実施例と同じように、ＣＳＰ２０がベアチップＩＣ本
体１１と略同じ大きさに形成されるので実装面積を縮小
することができる。また、ＣＳＰ２０を複数個積み重ね
て実装できるので、プリント基板４０への電子部品のさ
らなる高密度実装が可能となり電子機器の小型化とコス
ト低減に対応することができる。尚、本実施例ではフレ
キシブル基板２２の張出部２５をベアチップＩＣ本体１
１から両側へ略同じ寸法で張出させたが、これ以外にも
例えば張出部２５の左右を違った長さにする。または片
側のみとする等の方法でも同じような効果を得ることが
できる。
【００１８】次に、本発明の第３実施例を図３を用いて
説明する。図３は本発明の第３実施例のＣＳＰを示す
図、（ａ）は断面図、（ｂ）はＣＳＰ３０の実装構造例
を示す断面図である。尚、第３実施例は第１実施例と同
じ構成部品については同じ符号を付し説明を省略する。
３０はＣＳＰで、ベアチップＩＣ本体１１、ボンディン
グワイヤ３１および封止樹脂等により構成されている。
ＣＳＰ３０を組立るには、先ずベアチップＩＣ本体１１
を組立治具（図示省略）に仮固定する。そして、ベアチ
ップＩＣ本体１１の電極にボンディングワイヤ３１の一
方をボンディングし、他方の端部をベアチップＩＣ本体
１１の底面と略面一になるように組立治具に仮固定す
る。次に、ベアチップＩＣ本体１１とボンディングワイ
ヤ３１の底面露出部３３を除くボンディングワイヤ部分
とを樹脂封止材にて所定の形状の封止部３２に形成した
後に組立治具より取り出す。そして、底面より露出した
ボンディングワイヤ３１の底面露出部３３に相手側の部
材に接続させるためのバンプ１８が形成される。尚、Ｃ
ＳＰ３０を相手側のプリント基板４０に実装するには、
プリント基板４０に形成された電極部とＣＳＰ３０に形
成されたバンプ１８とを位置合わせし、例えば熱等によ
りバンプ１８を溶融してプリント基板４０の所定の位置
に接続固定する。
説明する。図３は本発明の第３実施例のＣＳＰを示す
図、（ａ）は断面図、（ｂ）はＣＳＰ３０の実装構造例
を示す断面図である。尚、第３実施例は第１実施例と同
じ構成部品については同じ符号を付し説明を省略する。
３０はＣＳＰで、ベアチップＩＣ本体１１、ボンディン
グワイヤ３１および封止樹脂等により構成されている。
ＣＳＰ３０を組立るには、先ずベアチップＩＣ本体１１
を組立治具（図示省略）に仮固定する。そして、ベアチ
ップＩＣ本体１１の電極にボンディングワイヤ３１の一
方をボンディングし、他方の端部をベアチップＩＣ本体
１１の底面と略面一になるように組立治具に仮固定す
る。次に、ベアチップＩＣ本体１１とボンディングワイ
ヤ３１の底面露出部３３を除くボンディングワイヤ部分
とを樹脂封止材にて所定の形状の封止部３２に形成した
後に組立治具より取り出す。そして、底面より露出した
ボンディングワイヤ３１の底面露出部３３に相手側の部
材に接続させるためのバンプ１８が形成される。尚、Ｃ
ＳＰ３０を相手側のプリント基板４０に実装するには、
プリント基板４０に形成された電極部とＣＳＰ３０に形
成されたバンプ１８とを位置合わせし、例えば熱等によ
りバンプ１８を溶融してプリント基板４０の所定の位置
に接続固定する。
【００１９】以上説明したように本実施例においては、
ＣＳＰ３０が独立した電子部品となるので他の電子部品
と同じようにプリント基板４０に実装することができ
る。また、プリント基板４０以外にも後述するＣＳＰ３
５に積層させてプリント基板４０に実装することができ
るので、プリント基板４０への実装密度を上げることが
できる。従って、電子機器の小型化とコスト低減に対応
することができる。
ＣＳＰ３０が独立した電子部品となるので他の電子部品
と同じようにプリント基板４０に実装することができ
る。また、プリント基板４０以外にも後述するＣＳＰ３
５に積層させてプリント基板４０に実装することができ
るので、プリント基板４０への実装密度を上げることが
できる。従って、電子機器の小型化とコスト低減に対応
することができる。
【００２０】次に、本発明の第４実施例を図４を用いて
説明する。図４は本発明の第４実施例のＣＳＰを示す
図、（ａ）は断面図、（ｂ）はＣＳＰ３５とＣＳＰ３０
との積層実装構造例を示す断面図である。尚、第４実施
例は第１および第３実施例と同じ構成部品については同
じ符号を付し説明を省略する。
説明する。図４は本発明の第４実施例のＣＳＰを示す
図、（ａ）は断面図、（ｂ）はＣＳＰ３５とＣＳＰ３０
との積層実装構造例を示す断面図である。尚、第４実施
例は第１および第３実施例と同じ構成部品については同
じ符号を付し説明を省略する。
【００２１】３５はＣＳＰで、ベアチップＩＣ本体１
１、ボンディングワイヤ３１および封止樹脂等により構
成されている。ＣＳＰ３０を組立るには、先ずベアチッ
プＩＣ本体１１を組立治具（図示省略）に仮固定する。
そして、ベアチップＩＣ本体１１の電極にボンディング
ワイヤ３１の一方をボンディングし、他方の端部をベア
チップＩＣ本体１１の底面と略面一になるように組立治
具に仮固定する。次に、ベアチップＩＣ本体１１と、ボ
ンディングワイヤ３１の上部露出部３６および底面露出
部３８を除くボンディングワイヤ３１とを樹脂封止材に
て所定の形状の封止部３７に形成した後に組立治具より
取り出す。そして、底面より露出したボンディングワイ
ヤの底面露出部３８に相手側の部材に接続させるための
バンプ１８が形成される。
１、ボンディングワイヤ３１および封止樹脂等により構
成されている。ＣＳＰ３０を組立るには、先ずベアチッ
プＩＣ本体１１を組立治具（図示省略）に仮固定する。
そして、ベアチップＩＣ本体１１の電極にボンディング
ワイヤ３１の一方をボンディングし、他方の端部をベア
チップＩＣ本体１１の底面と略面一になるように組立治
具に仮固定する。次に、ベアチップＩＣ本体１１と、ボ
ンディングワイヤ３１の上部露出部３６および底面露出
部３８を除くボンディングワイヤ３１とを樹脂封止材に
て所定の形状の封止部３７に形成した後に組立治具より
取り出す。そして、底面より露出したボンディングワイ
ヤの底面露出部３８に相手側の部材に接続させるための
バンプ１８が形成される。
【００２２】次に、ＣＳＰ３５とＣＳＰ３０との積層実
装構造例を説明する。ＣＳＰ３５とＣＳＰ３０とを積み
重ねて実装するには、ＣＳＰ３５にＣＳＰ３０を積み重
ね、下側のＣＳＰ３５の封止部３７より露出した上部露
出部３６と上側のＣＳＰ３０の底面露出部３３に形成さ
れたバンプ１８とを位置合わせし、例えば熱等によりバ
ンプ１８を溶融してＣＳＰ３５とＣＳＰ３０とを接続固
定する。また、ＣＳＰ３５をプリント基板４０に実装す
るには、プリント基板４０に形成された電極部とＣＳＰ
３５の底面露出部３８に形成されたバンプ１８とを位置
合わせし、例えば熱等によりバンプ１８を溶融して基板
４０の所定の位置に接続固定する。
装構造例を説明する。ＣＳＰ３５とＣＳＰ３０とを積み
重ねて実装するには、ＣＳＰ３５にＣＳＰ３０を積み重
ね、下側のＣＳＰ３５の封止部３７より露出した上部露
出部３６と上側のＣＳＰ３０の底面露出部３３に形成さ
れたバンプ１８とを位置合わせし、例えば熱等によりバ
ンプ１８を溶融してＣＳＰ３５とＣＳＰ３０とを接続固
定する。また、ＣＳＰ３５をプリント基板４０に実装す
るには、プリント基板４０に形成された電極部とＣＳＰ
３５の底面露出部３８に形成されたバンプ１８とを位置
合わせし、例えば熱等によりバンプ１８を溶融して基板
４０の所定の位置に接続固定する。
【００２３】以上説明したように本実施例においては、
ＣＳＰ３５と前述のＣＳＰ３０とを積み重ねてプリント
基板４０に実装することができるので、プリント基板４
０への実装密度をさらに上げることができる。従って、
電子機器の小型化とコスト低減に対応することができ
る。尚、本実施例ではＣＳＰ３５とＣＳＰ３０とを積み
重ねての実装例を説明したがＣＳＰ３５とＣＳＰ３５と
を積み重ねて実装することもできる。その場合には下側
のＣＳＰ３５の封止部３７より露出した上部露出部３６
と、上側のＣＳＰ３５の底面露出部３８に形成されたバ
ンプ１８とを位置合わせし、例えば熱等によりバンプ１
８を溶融して上下のＣＳＰ３５を接続固定する。
ＣＳＰ３５と前述のＣＳＰ３０とを積み重ねてプリント
基板４０に実装することができるので、プリント基板４
０への実装密度をさらに上げることができる。従って、
電子機器の小型化とコスト低減に対応することができ
る。尚、本実施例ではＣＳＰ３５とＣＳＰ３０とを積み
重ねての実装例を説明したがＣＳＰ３５とＣＳＰ３５と
を積み重ねて実装することもできる。その場合には下側
のＣＳＰ３５の封止部３７より露出した上部露出部３６
と、上側のＣＳＰ３５の底面露出部３８に形成されたバ
ンプ１８とを位置合わせし、例えば熱等によりバンプ１
８を溶融して上下のＣＳＰ３５を接続固定する。
【００２４】
【発明の効果】以上説明したように本発明によれば、ロ
ーコストで高密度実装に対応できるＣＳＰ化された半導
体装置の提供が可能となり、機器の小型化およびコスト
低減等を図ることができる。
ーコストで高密度実装に対応できるＣＳＰ化された半導
体装置の提供が可能となり、機器の小型化およびコスト
低減等を図ることができる。
【図１】本発明の第１実施例のＣＳＰを示す図で、
（ａ）は平面図（ベアチップＩＣ実装状態）、（ｂ）は
Ａ矢視側面図（完成後）、（ｃ）はＣＳＰ１０の実装構
造例を示す断面図である。
（ａ）は平面図（ベアチップＩＣ実装状態）、（ｂ）は
Ａ矢視側面図（完成後）、（ｃ）はＣＳＰ１０の実装構
造例を示す断面図である。
【図２】本発明の第２実施例のＣＳＰを示す図で、
（ａ）は平面図（ベアチップＩＣ実装状態）、（ｂ）は
Ｂ矢視側面図、（ｃ）はＣ矢視図、（ｄ）はＣＳＰ２０
の積層実装構造例を示す側面図である。
（ａ）は平面図（ベアチップＩＣ実装状態）、（ｂ）は
Ｂ矢視側面図、（ｃ）はＣ矢視図、（ｄ）はＣＳＰ２０
の積層実装構造例を示す側面図である。
【図３】本発明の第３実施例のＣＳＰを示す図、（ａ）
は断面図、（ｂ）はＣＳＰ３０の実装構造例を示す断面
図である。
は断面図、（ｂ）はＣＳＰ３０の実装構造例を示す断面
図である。
【図４】本発明の第４実施例のＣＳＰを示す図、（ａ）
は断面図、（ｂ）はＣＳＰ３５とＣＳＰ３０との積層実
装構造例を示す断面図である。
は断面図、（ｂ）はＣＳＰ３５とＣＳＰ３０との積層実
装構造例を示す断面図である。
【図５】従来のベアチップＩＣの実装構造を示す断面図
である。
である。
【符号の説明】 １０，２０，３０，３５・・ＣＳＰ １１・・・・・ベアチップＩＣ本体 １５，２２・・フレキシブル基板 １６，２３・・導体リード １７・・・・・第２の電極部 １８・・・・・バンプ １９，２５・・張出部 ２４・・・・・第４の電極部 ２６・・・・・電極部 ３１・・・・・ボンディングワイヤ ３２，３７・・封止部 ３３，３８・・底面露出部 ３６・・・・・上部露出部 ４０・・・・・プリント基板
Claims (6)
- 【請求項１】 半導体素子本体と、 第１の電極部が形成され該第１の電極部上に前記半導体
素子本体を接続固定する固定部と該半導体素子本体より
張出した張出部とを有し、該張出部に相手部材と接続さ
せる第２の電極部が該第１の電極部と同一面に形成され
たフレキシブル基板とにより構成され、 前記張出部が前記半導体素子本体と反対側方向へ折り返
えされ前記固定部の背面に接着固定されてなることを特
徴とする半導体装置。 - 【請求項２】 半導体素子本体と、 第３の電極部が貫通して形成され該第３の電極部上に前
記半導体素子本体を接続固定する固定部と該半導体素子
本体より張出した張出部とを有し、該張出部に相手部材
と接続させる第４の電極部が該半導体素子本体固定面の
背面側に形成されてなるフレキシブル基板とにより構成
され、 前記張出部が前記半導体素子本体に巻き付けられ接着固
定されてなることを特徴とする半導体装置。 - 【請求項３】 前記半導体装置が複数個積み重ねられ、
一方の半導体装置における半導体素子本体と接続された
第３の電極部と他方の半導体装置における張出部の第４
の電極部とが接続部材により接続されてなることを特徴
とする請求項２記載の半導体装置。 - 【請求項４】 半導体素子本体と、 一方が前記半導体素子本体の電極にボンディングされ他
方が該半導体素子本体の底面と略面一になるように予め
治具に仮固定されたワイヤとから構成され、 前記半導体素子本体と前記仮固定された仮固定部分を除
くワイヤ部分とが樹脂封止材により封止されてなること
を特徴とする半導体装置。 - 【請求項５】 前記ワイヤの一部が前記樹脂封止材の上
面より露出されてなることを特徴とする請求項４記載の
半導体装置。 - 【請求項６】 前記半導体装置が複数個積み重ねられ、
一方の半導体装置における露出されたワイヤの一部と他
方の半導体装置における仮固定部分とが接続部材により
接続されてなることを特徴とする請求項５記載の半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10994397A JPH10303251A (ja) | 1997-04-25 | 1997-04-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10994397A JPH10303251A (ja) | 1997-04-25 | 1997-04-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10303251A true JPH10303251A (ja) | 1998-11-13 |
Family
ID=14523054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10994397A Withdrawn JPH10303251A (ja) | 1997-04-25 | 1997-04-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10303251A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6014316A (en) * | 1997-06-13 | 2000-01-11 | Irvine Sensors Corporation | IC stack utilizing BGA contacts |
| KR100407291B1 (ko) * | 2000-04-25 | 2003-11-28 | 가시오게산키 가부시키가이샤 | 표시모듈 |
| EP1447845A3 (en) * | 2003-02-12 | 2005-10-12 | Matsushita Electric Industrial Co., Ltd. | Package of electronic components and method for producing the same |
-
1997
- 1997-04-25 JP JP10994397A patent/JPH10303251A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6014316A (en) * | 1997-06-13 | 2000-01-11 | Irvine Sensors Corporation | IC stack utilizing BGA contacts |
| KR100407291B1 (ko) * | 2000-04-25 | 2003-11-28 | 가시오게산키 가부시키가이샤 | 표시모듈 |
| EP1447845A3 (en) * | 2003-02-12 | 2005-10-12 | Matsushita Electric Industrial Co., Ltd. | Package of electronic components and method for producing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3011233B2 (ja) | 半導体パッケージ及びその半導体実装構造 | |
| KR100368698B1 (ko) | 반도체패키지와,그것을이용한반도체장치및그제조방법 | |
| USRE38806E1 (en) | Semiconductor device and method of manufacturing the same | |
| US6218728B1 (en) | Mold-BGA-type semiconductor device and method for making the same | |
| TWI528522B (zh) | 具有中央接觸及改良式接地或功率分佈之增強型堆疊式微電子總成以及系統 | |
| JP4058642B2 (ja) | 半導体装置 | |
| US5612259A (en) | Method for manufacturing a semiconductor device wherein a semiconductor chip is mounted on a lead frame | |
| TWI236077B (en) | Stack package and fabricating method thereof | |
| JP2002110898A (ja) | 半導体装置 | |
| JPH09260538A (ja) | 樹脂封止型半導体装置及び製造方法とその実装構造 | |
| JP2003031760A (ja) | 半導体装置 | |
| JP2001156120A (ja) | テープキャリア、テープキャリアの製造方法、およびパッケージの製造方法 | |
| JP3301985B2 (ja) | 半導体装置の製造方法 | |
| US5728247A (en) | Method for mounting a circuit | |
| JP2001015629A (ja) | 半導体装置及びその製造方法 | |
| JPH10303251A (ja) | 半導体装置 | |
| JP2001177005A (ja) | 半導体装置及びその製造方法 | |
| JP3867796B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2004087936A (ja) | 半導体装置及び半導体装置の製造方法並びに電子機器 | |
| JP2001035886A (ja) | 半導体装置及びその製造方法 | |
| JP2006332342A (ja) | 半導体装置 | |
| US20080277770A1 (en) | Semiconductor device | |
| JP2004273617A (ja) | 半導体装置 | |
| US20030234434A1 (en) | Semiconductor device | |
| JP3169072B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040706 |