JP2001156120A - テープキャリア、テープキャリアの製造方法、およびパッケージの製造方法 - Google Patents
テープキャリア、テープキャリアの製造方法、およびパッケージの製造方法Info
- Publication number
- JP2001156120A JP2001156120A JP33493199A JP33493199A JP2001156120A JP 2001156120 A JP2001156120 A JP 2001156120A JP 33493199 A JP33493199 A JP 33493199A JP 33493199 A JP33493199 A JP 33493199A JP 2001156120 A JP2001156120 A JP 2001156120A
- Authority
- JP
- Japan
- Prior art keywords
- tape carrier
- package
- metal pattern
- base film
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Wire Bonding (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 デバイスホールを持たない半導体素子搭載用
テープキャリア、パッケージの小型化やコストダウンを
図り、外部との接続安定性を高める。 【解決手段】 ＩＣチップ１の一方の面の全体を覆う構
造であり、かつ、ＩＣチップ１の接続端子および外部と
接続されるための配線パターン４を備えるテープキャリ
ア、パッケージにおいて、いわゆるベースフィルムが剥
離され、ＩＣチップ１が接続される面とは反対側の面に
配線パターン４が露出している構成とする。これによ
り、テープキャリア、パッケージの両面に実装を行うこ
とが可能となるため、テープキャリア、パッケージの小
型化やコストダウン等を図ることができる。
テープキャリア、パッケージの小型化やコストダウンを
図り、外部との接続安定性を高める。 【解決手段】 ＩＣチップ１の一方の面の全体を覆う構
造であり、かつ、ＩＣチップ１の接続端子および外部と
接続されるための配線パターン４を備えるテープキャリ
ア、パッケージにおいて、いわゆるベースフィルムが剥
離され、ＩＣチップ１が接続される面とは反対側の面に
配線パターン４が露出している構成とする。これによ
り、テープキャリア、パッケージの両面に実装を行うこ
とが可能となるため、テープキャリア、パッケージの小
型化やコストダウン等を図ることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、ＣＯＦ（Chip On
Film）と呼ばれるフレキシブル配線基板上に半導体素子
が接続・搭載されるテープキャリア（以下、単にＣＯＦ
という）、テープキャリアの製造方法、およびパッケー
ジの製造方法に関するものである。
Film）と呼ばれるフレキシブル配線基板上に半導体素子
が接続・搭載されるテープキャリア（以下、単にＣＯＦ
という）、テープキャリアの製造方法、およびパッケー
ジの製造方法に関するものである。
【０００２】
【従来の技術】フレキシブル配線基板上に連続して半導
体素子が形成されるＴＣＰ（Tape Carrier Package）で
は、あらかじめ、半導体素子の搭載部分のテープキャリ
ア材料に貫通孔（以下、単にデバイスホールという）が
空けられ、片持ち形状に突き出したインナーリードと呼
ばれる配線パターンの先端部分と半導体素子電極とが接
合される。ＴＣＰは、例えば、液晶表示装置を駆動する
ための半導体素子を液晶パネルに接続する際などに広く
用いられている。
体素子が形成されるＴＣＰ（Tape Carrier Package）で
は、あらかじめ、半導体素子の搭載部分のテープキャリ
ア材料に貫通孔（以下、単にデバイスホールという）が
空けられ、片持ち形状に突き出したインナーリードと呼
ばれる配線パターンの先端部分と半導体素子電極とが接
合される。ＴＣＰは、例えば、液晶表示装置を駆動する
ための半導体素子を液晶パネルに接続する際などに広く
用いられている。
【０００３】近年、中小型の液晶パネル製品の分野で
は、モジュールの小型化と液晶パネルの大型化との両立
が求められている。この要求に応えるためには、いわゆ
る実装エリア、つまり、液晶パネルとＴＣＰとの接合面
積を縮小しなければならない。しかし、液晶パネルとＴ
ＣＰとを単純に接続すると、出力端子部分を除くＴＣＰ
は液晶パネルのガラス縁からはみ出した状態となってし
まう。ＴＣＰのはみだし量が大きいと、モジュールが大
きくなり、モジュール面積に対するパネル表示面積の比
率が低くなる。そこで、ＴＣＰのはみだし量を小さくす
るため、図５に示すように、ＴＣＰの液晶パネルの端部
からのはみ出し部分を、液晶パネルのガラス側面から裏
面に向けて折り曲げる実装方法が用いられるようになっ
た。
は、モジュールの小型化と液晶パネルの大型化との両立
が求められている。この要求に応えるためには、いわゆ
る実装エリア、つまり、液晶パネルとＴＣＰとの接合面
積を縮小しなければならない。しかし、液晶パネルとＴ
ＣＰとを単純に接続すると、出力端子部分を除くＴＣＰ
は液晶パネルのガラス縁からはみ出した状態となってし
まう。ＴＣＰのはみだし量が大きいと、モジュールが大
きくなり、モジュール面積に対するパネル表示面積の比
率が低くなる。そこで、ＴＣＰのはみだし量を小さくす
るため、図５に示すように、ＴＣＰの液晶パネルの端部
からのはみ出し部分を、液晶パネルのガラス側面から裏
面に向けて折り曲げる実装方法が用いられるようになっ
た。
【０００４】図５に示した、ＴＣＰを折り曲げる構造の
実装手順を簡単に説明する。まず、素子側ガラス１３お
よび対向側ガラス１４からなる液晶パネルにおいて、素
子側ガラス１３の端子部とＴＣＰを構成するフィルム１
６をＡＣＦ１５（異方性導電性接着剤）等で接合する。
この際、出力端子部分を除くフィルム１６は素子側ガラ
ス１３の端部からはみ出すので、はみ出し部分を素子側
ガラス１３の側面から裏面に向けて折り曲げる。次に、
素子側ガラス１３の裏面側に折り曲げられたＴＣＰ側の
配線パターン４と電源供給メイン基板１８の接続端子部
とを半田付けおよびコネクタ等で接続する。フィルム１
６にはＩＣチップ１が搭載され、樹脂２で固定されてい
る他、配線パターン４とフィルム１６とは接着剤１７に
より接着されている。
実装手順を簡単に説明する。まず、素子側ガラス１３お
よび対向側ガラス１４からなる液晶パネルにおいて、素
子側ガラス１３の端子部とＴＣＰを構成するフィルム１
６をＡＣＦ１５（異方性導電性接着剤）等で接合する。
この際、出力端子部分を除くフィルム１６は素子側ガラ
ス１３の端部からはみ出すので、はみ出し部分を素子側
ガラス１３の側面から裏面に向けて折り曲げる。次に、
素子側ガラス１３の裏面側に折り曲げられたＴＣＰ側の
配線パターン４と電源供給メイン基板１８の接続端子部
とを半田付けおよびコネクタ等で接続する。フィルム１
６にはＩＣチップ１が搭載され、樹脂２で固定されてい
る他、配線パターン４とフィルム１６とは接着剤１７に
より接着されている。
【０００５】なお、電源供給メイン基板１８の小型化を
目的として、図６に示すように、ＴＣＰの、ＩＣチップ
１と入力端子部との間に部品搭載領域９を設け、電源供
給メイン基板１８のＴＣＰ側に、抵抗やコンデンサなど
を搭載する場合もある。図６には、ＴＣＰと接続した液
晶パネルの平面状態と、該ＴＣＰを折り曲げる前後にお
ける液晶パネルの側面状態とを説明する図が記載されて
いる。
目的として、図６に示すように、ＴＣＰの、ＩＣチップ
１と入力端子部との間に部品搭載領域９を設け、電源供
給メイン基板１８のＴＣＰ側に、抵抗やコンデンサなど
を搭載する場合もある。図６には、ＴＣＰと接続した液
晶パネルの平面状態と、該ＴＣＰを折り曲げる前後にお
ける液晶パネルの側面状態とを説明する図が記載されて
いる。
【０００６】一方、大型の液晶パネル製品の分野では、
液晶パネルを駆動するために、液晶パネルの縦、横方向
に多数個のＴＣＰを実装する必要がある。このような場
合には、ＴＣＰは単に折り曲げ可能であるだけでなく、
折り曲げ時に発生する応力を小さく抑える必要がある。
そこで、図５に示すように、あらかじめ、折り曲げ部分
のみテープキャリア材料を切り抜けて、折り曲げ時に発
生する応力を低減させると共に、折り曲げ部分のパター
ン断線を防止するために、カバーコートを行う構造のＴ
ＣＰが用いられるようになった。
液晶パネルを駆動するために、液晶パネルの縦、横方向
に多数個のＴＣＰを実装する必要がある。このような場
合には、ＴＣＰは単に折り曲げ可能であるだけでなく、
折り曲げ時に発生する応力を小さく抑える必要がある。
そこで、図５に示すように、あらかじめ、折り曲げ部分
のみテープキャリア材料を切り抜けて、折り曲げ時に発
生する応力を低減させると共に、折り曲げ部分のパター
ン断線を防止するために、カバーコートを行う構造のＴ
ＣＰが用いられるようになった。
【０００７】このような折り曲げタイプのＴＣＰでは、
ＴＣＰのはみだし量は小さくできるものの、折り曲げた
ＴＣＰの厚みにより、液晶モジュールとしての厚みが増
大する。したがって、製品の薄型化を優先する場合に
は、図７に示すフェースダウン実装方式、または、図８
に示すフェースアップ実装方式のいずれかで、液晶パネ
ルに対してフラットに実装するＴＣＰ構造が採用され
る。図７、図８において、フィルム１６にはカバーコー
ト３、配線パターン４が積層され、接続リード１９によ
り、ＩＣチップ１と配線パターン４とが接続されてい
る。
ＴＣＰのはみだし量は小さくできるものの、折り曲げた
ＴＣＰの厚みにより、液晶モジュールとしての厚みが増
大する。したがって、製品の薄型化を優先する場合に
は、図７に示すフェースダウン実装方式、または、図８
に示すフェースアップ実装方式のいずれかで、液晶パネ
ルに対してフラットに実装するＴＣＰ構造が採用され
る。図７、図８において、フィルム１６にはカバーコー
ト３、配線パターン４が積層され、接続リード１９によ
り、ＩＣチップ１と配線パターン４とが接続されてい
る。
【０００８】このように、液晶パネルに対してＴＣＰ構
造をフラットに実装する際には、ＩＣチップ１の厚み、
接続リード１９のフォーミング深さ、樹脂２の厚みをコ
ントロールすることでパッケージ厚を薄くし、さらに、
パッケージデザインの単純縮小化を行うことにより、実
装エリアを小さくしてきた。しかし、抗折強度の低下な
どの問題から、ＩＣチップ１の薄型化にも限界が生じて
いるため、厚みが薄く折り曲げ可能なパッケージが求め
られていた。
造をフラットに実装する際には、ＩＣチップ１の厚み、
接続リード１９のフォーミング深さ、樹脂２の厚みをコ
ントロールすることでパッケージ厚を薄くし、さらに、
パッケージデザインの単純縮小化を行うことにより、実
装エリアを小さくしてきた。しかし、抗折強度の低下な
どの問題から、ＩＣチップ１の薄型化にも限界が生じて
いるため、厚みが薄く折り曲げ可能なパッケージが求め
られていた。
【０００９】ＣＯＦは、このような要請のもとに、ＴＣ
Ｐの機能を限定した低コスト製品として開発されたもの
であり、折り曲げタイプのＴＣＰと同一用途で使用でき
るように、４０μｍ程度の薄いフィルム状テープキャリ
ア材料である薄膜化フィルムにより構成されている。Ｃ
ＯＦにはデバイスホールは無く、半導体素子電極と接合
する配線パターンは、テープキャリア材料で裏打ちされ
ている。
Ｐの機能を限定した低コスト製品として開発されたもの
であり、折り曲げタイプのＴＣＰと同一用途で使用でき
るように、４０μｍ程度の薄いフィルム状テープキャリ
ア材料である薄膜化フィルムにより構成されている。Ｃ
ＯＦにはデバイスホールは無く、半導体素子電極と接合
する配線パターンは、テープキャリア材料で裏打ちされ
ている。
【００１０】一般的なＣＯＦテープキャリアの作成工程
を概説する。まず、薄膜化された２層構造である金属箔
付フィルム材料に、搬送用キャリアテープを貼り付け
る。次に、レジスト塗布、露光、現像、エッチング、レ
ジスト剥離の各処理を行い、金属箔にパターンを形成す
る。さらに、露出した金属箔パターンのうち、半導体素
子電極等と接続しない露出部分にレジストを塗布して絶
縁する。最後に、金属箔パターンと半導体素子電極等の
接続を安定化させるために、金属箔パターンの電極接続
部分にメッキ処理を行う。
を概説する。まず、薄膜化された２層構造である金属箔
付フィルム材料に、搬送用キャリアテープを貼り付け
る。次に、レジスト塗布、露光、現像、エッチング、レ
ジスト剥離の各処理を行い、金属箔にパターンを形成す
る。さらに、露出した金属箔パターンのうち、半導体素
子電極等と接続しない露出部分にレジストを塗布して絶
縁する。最後に、金属箔パターンと半導体素子電極等の
接続を安定化させるために、金属箔パターンの電極接続
部分にメッキ処理を行う。
【００１１】ＴＣＰと比較した場合のＣＯＦの長所は、
テープキャリアの作成工程が簡略であることと、材料コ
ストが低廉であることである。また、ＣＯＦはテープキ
ャリア材料自体が柔軟であるため、半導体素子の搭載部
周辺を除けば、どこででも折り曲げることができる。さ
らに、補強フィルムをテープキャリア裏面に貼り付ける
構造とするならば、２５μｍ厚という極薄のフィルムを
採用することもできる。
テープキャリアの作成工程が簡略であることと、材料コ
ストが低廉であることである。また、ＣＯＦはテープキ
ャリア材料自体が柔軟であるため、半導体素子の搭載部
周辺を除けば、どこででも折り曲げることができる。さ
らに、補強フィルムをテープキャリア裏面に貼り付ける
構造とするならば、２５μｍ厚という極薄のフィルムを
採用することもできる。
【００１２】
【発明が解決しようとする課題】一方、ＴＣＰと比較し
た場合のＣＯＦの短所は、ＣＯＦはフィルム上にデバイ
スホールを持たないため、半導体素子の実装方向が、図
９に示すようなフェースダウンに限定されることであ
る。したがって、一平面上でパッケージデザインを設計
する必要があり、テープキャリア材料の低減によるコス
トダウンや実装エリアの縮小を目的としてパッケージ面
積を小さくするためには、配線パターンの細線化、半導
体素子の面積縮小化などにより、実装効率を向上させる
よりない。しかし、このような手段による実装効率の向
上は、設計的限界に達しているため、最低必要なパッケ
ージ面積は必然的に決まってしまい、大幅なパッケージ
面積の縮小は望めないという問題点が生じていた。
た場合のＣＯＦの短所は、ＣＯＦはフィルム上にデバイ
スホールを持たないため、半導体素子の実装方向が、図
９に示すようなフェースダウンに限定されることであ
る。したがって、一平面上でパッケージデザインを設計
する必要があり、テープキャリア材料の低減によるコス
トダウンや実装エリアの縮小を目的としてパッケージ面
積を小さくするためには、配線パターンの細線化、半導
体素子の面積縮小化などにより、実装効率を向上させる
よりない。しかし、このような手段による実装効率の向
上は、設計的限界に達しているため、最低必要なパッケ
ージ面積は必然的に決まってしまい、大幅なパッケージ
面積の縮小は望めないという問題点が生じていた。
【００１３】また、設計改善によって、一平面上のパッ
ケージデザインで小さなパッケージを実現できたとして
も、下記の新たな問題点が発生する。 小さなパッケージに部品搭載エリアを設けると、搭載
した部品同士の間隔が狭くなり、部品の修正、つまり部
品の修理・交換などが困難となる。 小さなパッケージでは、液晶パネルとパッケージの接
合面積が少なくなるため、パッケージ折り曲げ時に発生
する応力により接合部分が剥がれ易く、接合不良を招き
やすい。対策としては、薄膜化フィルムをさらに薄くし
て応力を小さくする手法があるが、フィルムの薄膜化に
は一定の技術的限界がある。しかも、フィルムを薄くし
すぎると、パッケージに腰が無くなり、取扱いおよび搬
送が困難となるため、コストアップ要因である別の補強
キャリアテープなどが必要となる。
ケージデザインで小さなパッケージを実現できたとして
も、下記の新たな問題点が発生する。 小さなパッケージに部品搭載エリアを設けると、搭載
した部品同士の間隔が狭くなり、部品の修正、つまり部
品の修理・交換などが困難となる。 小さなパッケージでは、液晶パネルとパッケージの接
合面積が少なくなるため、パッケージ折り曲げ時に発生
する応力により接合部分が剥がれ易く、接合不良を招き
やすい。対策としては、薄膜化フィルムをさらに薄くし
て応力を小さくする手法があるが、フィルムの薄膜化に
は一定の技術的限界がある。しかも、フィルムを薄くし
すぎると、パッケージに腰が無くなり、取扱いおよび搬
送が困難となるため、コストアップ要因である別の補強
キャリアテープなどが必要となる。
【００１４】これらの課題は、多出力化の要請に伴うパ
ッケージの大型化や、配線のファインピッチ化が進み、
パッケージに要求される性能が高くなるにつれて、ます
ます大きな問題となってきた。
ッケージの大型化や、配線のファインピッチ化が進み、
パッケージに要求される性能が高くなるにつれて、ます
ます大きな問題となってきた。
【００１５】本発明は、以上のような従来手法の問題点
を解決するためになされたもので、その目的は、両面に
半導体素子や回路部品を搭載することにより、小型化や
コストダウンを図り、更には折り曲げ時の応力を小さく
することにより、外部との接続安定性を高めることので
きるテープキャリア、パッケージとテープキャリアとの
製造方法を提供することにある。
を解決するためになされたもので、その目的は、両面に
半導体素子や回路部品を搭載することにより、小型化や
コストダウンを図り、更には折り曲げ時の応力を小さく
することにより、外部との接続安定性を高めることので
きるテープキャリア、パッケージとテープキャリアとの
製造方法を提供することにある。
【００１６】
【課題を解決するための手段】本発明に係るテープキャ
リアは、半導体素子の一方の面の全体を覆う構造であ
り、かつ、該半導体素子の接続端子および外部と接続さ
れるための金属パターンを備えるテープキャリアにおい
て、上記半導体素子が接続される面とは反対側の面に該
金属パターンが露出していることを特徴としている。
リアは、半導体素子の一方の面の全体を覆う構造であ
り、かつ、該半導体素子の接続端子および外部と接続さ
れるための金属パターンを備えるテープキャリアにおい
て、上記半導体素子が接続される面とは反対側の面に該
金属パターンが露出していることを特徴としている。
【００１７】上記の発明によれば、テープキャリアが有
する上下２面のうち、半導体素子が接続される面とは異
なる面に露出している金属パターンに、半導体素子を含
む回路素子が接続可能となる。
する上下２面のうち、半導体素子が接続される面とは異
なる面に露出している金属パターンに、半導体素子を含
む回路素子が接続可能となる。
【００１８】従来の、デバイスホールを持たず、半導体
素子の一方の面の全体を覆う構成であるテープキャリア
は、半導体素子が接続される面とは反対側の面は、ベー
スフィルムで覆われており、内部および外部と接続され
る金属パターンは露出していない。このようなテープキ
ャリアは、デバイスホールを持つテープキャリアに比較
して、製造コストが安い等の利点を有しているが、半導
体素子の実装方向がフェースダウンに限定される。した
がって、パッケージ回路全体をテープキャリアの片面上
に構成せねばならず、テープキャリアやパッケージの小
型化に限界が生じていた。
素子の一方の面の全体を覆う構成であるテープキャリア
は、半導体素子が接続される面とは反対側の面は、ベー
スフィルムで覆われており、内部および外部と接続され
る金属パターンは露出していない。このようなテープキ
ャリアは、デバイスホールを持つテープキャリアに比較
して、製造コストが安い等の利点を有しているが、半導
体素子の実装方向がフェースダウンに限定される。した
がって、パッケージ回路全体をテープキャリアの片面上
に構成せねばならず、テープキャリアやパッケージの小
型化に限界が生じていた。
【００１９】そこで、上記の発明によれば、半導体素子
が接続される面とは反対側の面にも金属パターンが露出
しているので、この面に回路素子を接続することがで
き、テープキャリアの両面を用いて、パッケージ回路を
構成することが可能となる。これにより、パッケージが
小型化され、従来構造に比べてコストダウンを図ること
ができる。また、所定大きさのパッケージであれば、従
来より設計マージンにゆとりができるため、部品同士の
間隔を広げることにより、部品の修正を容易に行うこと
ができる。
が接続される面とは反対側の面にも金属パターンが露出
しているので、この面に回路素子を接続することがで
き、テープキャリアの両面を用いて、パッケージ回路を
構成することが可能となる。これにより、パッケージが
小型化され、従来構造に比べてコストダウンを図ること
ができる。また、所定大きさのパッケージであれば、従
来より設計マージンにゆとりができるため、部品同士の
間隔を広げることにより、部品の修正を容易に行うこと
ができる。
【００２０】更に、本発明のテープキャリアはベースフ
ィルムを持たないため、ベースフィルムに起因する応力
の分だけ、テープキャリアを折り曲げる際の応力は小さ
くなる。これにより、パッケージを折り曲げて外部との
接合を行う場合、例えば、パッケージを折り曲げて液晶
パネルの接続端子との接合を行う場合の、パッケージの
曲げ応力に起因する接合不良を低減することができる。
逆に、パッケージの曲げ応力が小さいため、液晶パネル
等の接続端子との接合面積をより小さく設計することが
できることになり、更にパッケージの小型化を図ること
ができる。
ィルムを持たないため、ベースフィルムに起因する応力
の分だけ、テープキャリアを折り曲げる際の応力は小さ
くなる。これにより、パッケージを折り曲げて外部との
接合を行う場合、例えば、パッケージを折り曲げて液晶
パネルの接続端子との接合を行う場合の、パッケージの
曲げ応力に起因する接合不良を低減することができる。
逆に、パッケージの曲げ応力が小さいため、液晶パネル
等の接続端子との接合面積をより小さく設計することが
できることになり、更にパッケージの小型化を図ること
ができる。
【００２１】また、上記テープキャリアは、上記金属パ
ターンと該金属パターンに積層された保護層とのみから
構成されている領域を有することが好ましい。本発明の
テープキャリアは折り曲げた状態で外部との接合を行う
場合が多い。そこで、上記テープキャリアは、上記金属
パターンと該金属パターンに積層された保護層とのみか
ら構成されている領域、つまり、接続配線としての金属
パターンと該金属パターンを電気的、外的に保護するた
めの保護層という最小限の構成からなる領域を有するた
め、該領域を応力の小さい、折り曲げ領域として使用す
ることが可能となる。これにより、パッケージを折り曲
げて外部との接合を行う場合、より効果的に、パッケー
ジの曲げ応力に起因する接合不良を低減したり、外部の
接続端子との接合面積を小さく設計することができるよ
うになる。
ターンと該金属パターンに積層された保護層とのみから
構成されている領域を有することが好ましい。本発明の
テープキャリアは折り曲げた状態で外部との接合を行う
場合が多い。そこで、上記テープキャリアは、上記金属
パターンと該金属パターンに積層された保護層とのみか
ら構成されている領域、つまり、接続配線としての金属
パターンと該金属パターンを電気的、外的に保護するた
めの保護層という最小限の構成からなる領域を有するた
め、該領域を応力の小さい、折り曲げ領域として使用す
ることが可能となる。これにより、パッケージを折り曲
げて外部との接合を行う場合、より効果的に、パッケー
ジの曲げ応力に起因する接合不良を低減したり、外部の
接続端子との接合面積を小さく設計することができるよ
うになる。
【００２２】また、上記テープキャリアの金属パターン
の両面にメッキ処理が行われていることが好ましい。上
記金属パターンは外部および内部と接続される領域を含
むものであるが、金属パターンの両面にメッキ処理を行
うことにより、金属パターンの接続領域も、両面メッキ
状態となっている。それゆえ、該接続領域のいずれの面
においても半導体素子や回路部品を良好かつ安定な状態
で接続することができる。これにより、パッケージの両
面に半導体素子を含む回路部品を配置する場合に、パッ
ケージの両面において、信頼性の高い部品接続を行うこ
とができる。更に、金属パターンを形成する前に、金属
膜の全両面にメッキ処理を行う工程を採用することがで
きるため、メッキ処理が簡素化できると共にメッキ層の
汚染も少なくすることができる。
の両面にメッキ処理が行われていることが好ましい。上
記金属パターンは外部および内部と接続される領域を含
むものであるが、金属パターンの両面にメッキ処理を行
うことにより、金属パターンの接続領域も、両面メッキ
状態となっている。それゆえ、該接続領域のいずれの面
においても半導体素子や回路部品を良好かつ安定な状態
で接続することができる。これにより、パッケージの両
面に半導体素子を含む回路部品を配置する場合に、パッ
ケージの両面において、信頼性の高い部品接続を行うこ
とができる。更に、金属パターンを形成する前に、金属
膜の全両面にメッキ処理を行う工程を採用することがで
きるため、メッキ処理が簡素化できると共にメッキ層の
汚染も少なくすることができる。
【００２３】また、上記金属パターンの厚さは５〜３５
μｍであることが好ましい。上記金属パターンは上記テ
ープキャリアの主要な構成を占めているため、金属パタ
ーンの厚みを上記のように限定することによって、テー
プキャリアは腰を失わない程度に薄く、折り曲げやすい
構造となる。それゆえ、テープキャリアを折り曲げた状
態で外部と接続する場合の、テープキャリアの応力が小
さくなる。これにより、テープキャリアの外部との接合
安定性を高めて接続不良の発生を低減することができ
る。
μｍであることが好ましい。上記金属パターンは上記テ
ープキャリアの主要な構成を占めているため、金属パタ
ーンの厚みを上記のように限定することによって、テー
プキャリアは腰を失わない程度に薄く、折り曲げやすい
構造となる。それゆえ、テープキャリアを折り曲げた状
態で外部と接続する場合の、テープキャリアの応力が小
さくなる。これにより、テープキャリアの外部との接合
安定性を高めて接続不良の発生を低減することができ
る。
【００２４】また、上記テープキャリアは、部品搭載領
域を備えることも好ましい。例えば、半導体素子と金属
パターンの外部接続領域との間に、部品搭載領域を設け
ることにより、テープキャリアに抵抗やコンデンサなど
の部品を搭載することができる。本発明のテープキャリ
アは、金属パターンの両面に実装可能であるため、該部
品搭載領域を設けても、比較的小さなパッケージを実現
することができる。これにより、パッケージに接続され
る電源供給メイン基板の回路の一部をパッケージ側に設
けることができ、小さなパッケージと電源供給メイン基
板の小型化とを両立することができる。
域を備えることも好ましい。例えば、半導体素子と金属
パターンの外部接続領域との間に、部品搭載領域を設け
ることにより、テープキャリアに抵抗やコンデンサなど
の部品を搭載することができる。本発明のテープキャリ
アは、金属パターンの両面に実装可能であるため、該部
品搭載領域を設けても、比較的小さなパッケージを実現
することができる。これにより、パッケージに接続され
る電源供給メイン基板の回路の一部をパッケージ側に設
けることができ、小さなパッケージと電源供給メイン基
板の小型化とを両立することができる。
【００２５】また、上記テープキャリアは、剥離容易な
ベースフィルム層を備えることも好ましい。テープキャ
リアに、剥離容易なベースフィルム層を備えておけば、
ベースフィルム層のついた強度の高い状態で搬送や取扱
いを行い、その後にベースフィルム層を剥離して、金属
パターンに回路部材を取り付けたり、外部との接続を行
うことができる。
ベースフィルム層を備えることも好ましい。テープキャ
リアに、剥離容易なベースフィルム層を備えておけば、
ベースフィルム層のついた強度の高い状態で搬送や取扱
いを行い、その後にベースフィルム層を剥離して、金属
パターンに回路部材を取り付けたり、外部との接続を行
うことができる。
【００２６】これにより、テープキャリアの搬送や取扱
いが容易になる。また、従来はベースフィルムが最終パ
ッケージに含まれる構造であったので、ベースフィルム
として、信頼性や折り曲げ性能などの性能が高い、非常
に限定された材料を選定する必要があった。しかし、本
発明の場合は、ベースフィルムは最終的に剥離、除去さ
れるのであるから、一般的な材料を使用することができ
るようになり、コストダウンも図ることができる。
いが容易になる。また、従来はベースフィルムが最終パ
ッケージに含まれる構造であったので、ベースフィルム
として、信頼性や折り曲げ性能などの性能が高い、非常
に限定された材料を選定する必要があった。しかし、本
発明の場合は、ベースフィルムは最終的に剥離、除去さ
れるのであるから、一般的な材料を使用することができ
るようになり、コストダウンも図ることができる。
【００２７】また、上記テープキャリアは、フリップチ
ップ実装方式で上記金属パターンの両面に半導体素子が
実装されていることも好ましい。ここで、フリップチッ
プ実装方式で上記金属パターンの両面に半導体素子が実
装されているとは、半導体素子が接合された金属パター
ンの逆面に、別の半導体素子がフェースダウンで接合さ
れ、スタックド構造とされていることをあらわす。それ
ゆえ、キャリアに複数の半導体素子を実装する場合で
も、該半導体素子がパッケージ上に占有する面積を小さ
くすることができ、実装効率が向上する。これにより、
複数の半導体素子を実装する場合でも、パッケージの小
型化やこれに伴うコストダウンを図ることができる。
ップ実装方式で上記金属パターンの両面に半導体素子が
実装されていることも好ましい。ここで、フリップチッ
プ実装方式で上記金属パターンの両面に半導体素子が実
装されているとは、半導体素子が接合された金属パター
ンの逆面に、別の半導体素子がフェースダウンで接合さ
れ、スタックド構造とされていることをあらわす。それ
ゆえ、キャリアに複数の半導体素子を実装する場合で
も、該半導体素子がパッケージ上に占有する面積を小さ
くすることができ、実装効率が向上する。これにより、
複数の半導体素子を実装する場合でも、パッケージの小
型化やこれに伴うコストダウンを図ることができる。
【００２８】本発明のパッケージの製造方法は、上記テ
ープキャリアを個別化加工する工程を含むことを特徴と
している。例えば、上記テープキャリアに、個別化加工
である打ち抜き加工を行うことにより、パッケージが製
造される。これにより、上記テープキャリアの持つ技術
的効果をそのまま実現できるパッケージが得られる。
ープキャリアを個別化加工する工程を含むことを特徴と
している。例えば、上記テープキャリアに、個別化加工
である打ち抜き加工を行うことにより、パッケージが製
造される。これにより、上記テープキャリアの持つ技術
的効果をそのまま実現できるパッケージが得られる。
【００２９】本発明のテープキャリアの製造方法は、ベ
ースフィルムに接着または積層させた金属箔をパターニ
ングして、所定の金属パターンを備えるパターンフィル
ムを得る工程と、上記パターンフィルムから上記ベース
フィルムを剥離する工程とを含むことを特徴としてい
る。
ースフィルムに接着または積層させた金属箔をパターニ
ングして、所定の金属パターンを備えるパターンフィル
ムを得る工程と、上記パターンフィルムから上記ベース
フィルムを剥離する工程とを含むことを特徴としてい
る。
【００３０】上記の発明によれば、ベースフィルムに、
半導体素子の接続端子および外部と接続されるための金
属パターンが積層形成され、該金属パターンから、ベー
スフィルムが剥離される。それゆえ、上記方法により製
造されたテープキャリアは、従来のテープキャリアと比
較して、ベースフィルムが除去されている分、テープキ
ャリアを折り曲げた際の応力を大幅に低減することがで
きる。これにより、テープキャリアを打ち抜いて得たパ
ッケージを折り曲げて外部との接合を行う場合、例え
ば、パッケージを折り曲げて液晶パネルの接続端子との
接合を行う場合の、パッケージの曲げ応力に起因する接
合不良を低減することができる。逆に、パッケージの曲
げ応力が小さいため、液晶パネル等の接続端子との接合
面積をより小さく設計でき、更にパッケージの小型化を
図ることができる。
半導体素子の接続端子および外部と接続されるための金
属パターンが積層形成され、該金属パターンから、ベー
スフィルムが剥離される。それゆえ、上記方法により製
造されたテープキャリアは、従来のテープキャリアと比
較して、ベースフィルムが除去されている分、テープキ
ャリアを折り曲げた際の応力を大幅に低減することがで
きる。これにより、テープキャリアを打ち抜いて得たパ
ッケージを折り曲げて外部との接合を行う場合、例え
ば、パッケージを折り曲げて液晶パネルの接続端子との
接合を行う場合の、パッケージの曲げ応力に起因する接
合不良を低減することができる。逆に、パッケージの曲
げ応力が小さいため、液晶パネル等の接続端子との接合
面積をより小さく設計でき、更にパッケージの小型化を
図ることができる。
【００３１】また、上記方法により製造されたテープキ
ャリアはデバイスホールを持たず、半導体素子の一方の
面の全体を覆う構成であっても、上記半導体素子が接続
される面とは反対側の面に金属パターンが露出している
ため、半導体素子が接続される面とは反対側の面にも回
路素子を接続することができ、テープキャリアの両面を
用いて、パッケージ回路を構成することが可能となる。
ャリアはデバイスホールを持たず、半導体素子の一方の
面の全体を覆う構成であっても、上記半導体素子が接続
される面とは反対側の面に金属パターンが露出している
ため、半導体素子が接続される面とは反対側の面にも回
路素子を接続することができ、テープキャリアの両面を
用いて、パッケージ回路を構成することが可能となる。
【００３２】これにより、従来構造に比較して、パッケ
ージを小型化することが容易になり、コストダウンを図
ることができる。更に、所定大きさのパッケージであれ
ば、従来より設計マージンにゆとりができるため、部品
同士の間隔を広げることにより、部品の修正を容易にす
ることができる。
ージを小型化することが容易になり、コストダウンを図
ることができる。更に、所定大きさのパッケージであれ
ば、従来より設計マージンにゆとりができるため、部品
同士の間隔を広げることにより、部品の修正を容易にす
ることができる。
【００３３】また、上記製造方法によれば、ベースフィ
ルム層を備えた、強度の高い状態でテープフィルムの搬
送や取扱いを行い、その後にベースフィルムを剥離し
て、金属パターンに回路部材を取り付けたり外部との接
続を行うことができる。これにより、テープキャリアの
搬送や取扱いが容易になる。
ルム層を備えた、強度の高い状態でテープフィルムの搬
送や取扱いを行い、その後にベースフィルムを剥離し
て、金属パターンに回路部材を取り付けたり外部との接
続を行うことができる。これにより、テープキャリアの
搬送や取扱いが容易になる。
【００３４】更に、従来はベースフィルムが最終パッケ
ージに含まれる構造であったので、ベースフィルムとし
て、信頼性や折り曲げ性能などの性能が高い、非常に限
定された材料を選定する必要があった。しかし、上記製
造方法の場合は、ベースフィルムは最終的に剥離、除去
されるのであるから、一般的な材料を使用することがで
きるようになり、コストダウンを図ることもできる。
ージに含まれる構造であったので、ベースフィルムとし
て、信頼性や折り曲げ性能などの性能が高い、非常に限
定された材料を選定する必要があった。しかし、上記製
造方法の場合は、ベースフィルムは最終的に剥離、除去
されるのであるから、一般的な材料を使用することがで
きるようになり、コストダウンを図ることもできる。
【００３５】また、上記製造方法において、ベースフィ
ルムは、上記金属パターンの電気特性検査時に、リーク
電流を生じないような面抵抗値を有することが好まし
い。このように、ベースフィルムに電気抵抗値の高い材
料を採用することにより、配線パターン部分などに比べ
てベースフィルム部分の導電性は無視できるほど小さく
なる。したがって、ベースフィルムを引き剥がす前に、
配線パターンと半導体素子等との電気的、機械的接続性
を確認したり、独立した配線パターン同士の絶縁性を確
認するための検査工程を設けた場合においても、ベース
フィルム部分のリーク電流による誤判定を避けることが
でき、検査を確実かつ容易に行うことができる。
ルムは、上記金属パターンの電気特性検査時に、リーク
電流を生じないような面抵抗値を有することが好まし
い。このように、ベースフィルムに電気抵抗値の高い材
料を採用することにより、配線パターン部分などに比べ
てベースフィルム部分の導電性は無視できるほど小さく
なる。したがって、ベースフィルムを引き剥がす前に、
配線パターンと半導体素子等との電気的、機械的接続性
を確認したり、独立した配線パターン同士の絶縁性を確
認するための検査工程を設けた場合においても、ベース
フィルム部分のリーク電流による誤判定を避けることが
でき、検査を確実かつ容易に行うことができる。
【００３６】
【発明の実施の形態】本発明の実施の一形態について、
図面に基づいて説明すれば、以下の通りである。
図面に基づいて説明すれば、以下の通りである。
【００３７】図２（ａ）〜（ｆ）は、本発明のＣＯＦ
（テープキャリアおよびパッケージ）を製造する際の工
程フローチャート、および、各工程におけるＣＯＦのＡ
−Ａ断面またはＢ−Ｂ断面の状態を示している。
（テープキャリアおよびパッケージ）を製造する際の工
程フローチャート、および、各工程におけるＣＯＦのＡ
−Ａ断面またはＢ−Ｂ断面の状態を示している。
【００３８】まず、図２（ａ）に示すように、原材料で
ある金属箔１０の両面に、錫または金でメッキ処理を行
う。金属箔１０は長尺の銅箔であり、代表的な厚みの仕
様として、５μｍ厚、８μｍ厚、１２μｍ厚、１５μｍ
厚、１８μｍ厚、３５μｍ厚がある。
ある金属箔１０の両面に、錫または金でメッキ処理を行
う。金属箔１０は長尺の銅箔であり、代表的な厚みの仕
様として、５μｍ厚、８μｍ厚、１２μｍ厚、１５μｍ
厚、１８μｍ厚、３５μｍ厚がある。
【００３９】金属箔１０として厚み５〜３５μｍのもの
を採用することにより、本発明のＣＯＦは腰を失わない
程度に薄く、折り曲げやすい構造となる。それゆえ、Ｃ
ＯＦを折り曲げた状態で外部と接続する場合の、ＣＯＦ
の応力が小さくなる。これにより、ＣＯＦの外部との接
合安定性を高めて接続不良の発生を低減することができ
る。３５μｍより厚い金属箔１０はパッケージの小型化
に不利である一方、厚み５μｍ未満のものは製造困難で
ある。なお、本工程におけるメッキ処理を省略して、図
２（ｃ）に示す後工程のパターン形成時にメッキ処理を
行ってもよい。
を採用することにより、本発明のＣＯＦは腰を失わない
程度に薄く、折り曲げやすい構造となる。それゆえ、Ｃ
ＯＦを折り曲げた状態で外部と接続する場合の、ＣＯＦ
の応力が小さくなる。これにより、ＣＯＦの外部との接
合安定性を高めて接続不良の発生を低減することができ
る。３５μｍより厚い金属箔１０はパッケージの小型化
に不利である一方、厚み５μｍ未満のものは製造困難で
ある。なお、本工程におけるメッキ処理を省略して、図
２（ｃ）に示す後工程のパターン形成時にメッキ処理を
行ってもよい。
【００４０】次に、図２（ｂ）に示すように、長尺の薄
膜化フィルム６（ベースフィルム）に、金属箔１０を貼
り合わせた後、搬送用および位置決め用の孔であるスプ
ロケットホール８を空ける。薄膜化フィルム６は厚み４
０μｍのポリイミド系の絶縁性フィルム（面抵抗値は１
０9 〔Ω／ｍ2 〕以上）である。薄膜化フィルム６と金
属箔１０とを貼り合わせる手段としては、接着剤の他、
蒸着、圧着を適宜組み合わせて用いることができる。後
工程で薄膜化フィルム６を剥離するので、金属箔１０と
薄膜化フィルム６との接着強度は強過ぎず、剥離容易で
あることが望ましい。剥離工程をスムーズに行うために
好ましい接着強度は、ピール強度試験、つまり、金属箔
１０に貼り合わせた薄膜化フィルム６を接着面に垂直な
方向に引き剥がす強度試験において５０〜２００ｇ相当
の接着強度である。
膜化フィルム６（ベースフィルム）に、金属箔１０を貼
り合わせた後、搬送用および位置決め用の孔であるスプ
ロケットホール８を空ける。薄膜化フィルム６は厚み４
０μｍのポリイミド系の絶縁性フィルム（面抵抗値は１
０9 〔Ω／ｍ2 〕以上）である。薄膜化フィルム６と金
属箔１０とを貼り合わせる手段としては、接着剤の他、
蒸着、圧着を適宜組み合わせて用いることができる。後
工程で薄膜化フィルム６を剥離するので、金属箔１０と
薄膜化フィルム６との接着強度は強過ぎず、剥離容易で
あることが望ましい。剥離工程をスムーズに行うために
好ましい接着強度は、ピール強度試験、つまり、金属箔
１０に貼り合わせた薄膜化フィルム６を接着面に垂直な
方向に引き剥がす強度試験において５０〜２００ｇ相当
の接着強度である。
【００４１】次に、図２（ｃ）に示すように、金属箔１
０にレジスト塗布、露光、現像、エッチング、レジスト
剥離の各処理を行うことによって、配線パターン４（金
属パターン）が形成された状態の薄膜化フィルム６（パ
ターンフィルム）が得られる。さらに、電気的および外
的な保護を目的として、配線パターン４が形成された状
態の薄膜化フィルム６のうち、ＩＣチップ１の搭載部、
部品搭載領域９、接続部以外の領域に、ポリイミド系樹
脂からなるカバーコート３（保護層）をコーティングす
る。
０にレジスト塗布、露光、現像、エッチング、レジスト
剥離の各処理を行うことによって、配線パターン４（金
属パターン）が形成された状態の薄膜化フィルム６（パ
ターンフィルム）が得られる。さらに、電気的および外
的な保護を目的として、配線パターン４が形成された状
態の薄膜化フィルム６のうち、ＩＣチップ１の搭載部、
部品搭載領域９、接続部以外の領域に、ポリイミド系樹
脂からなるカバーコート３（保護層）をコーティングす
る。
【００４２】次に、図２（ｄ）に示すように、配線パタ
ーン４とＩＣチップ１の電極端子とをフェイスダウン方
式のバンプにより接続した後、樹脂２で封止固定する。
さらに、部品搭載領域９に抵抗やコンデンサなどの部品
１２を適宜搭載する。なお、本工程の後に検査工程を行
ってもよい。本実施形態のように、薄膜化フィルム６と
して、電気抵抗値の高い材料（面抵抗値は１０9 〔Ω／
ｍ2 〕以上）を採用した場合には、配線パターン４など
に比べて薄膜化フィルム６の導電性は無視できるほど小
さくなる。したがって、薄膜化フィルム６を引き剥がす
前に、配線パターン４とＩＣチップ１等との電気的、機
械的接続性を確認したり、独立した配線パターン４同士
の絶縁性を確認するための検査工程を設けた場合におい
ても、薄膜化フィルム６のリーク電流による誤判定を避
けることができ、検査を確実かつ容易に行うことができ
る。
ーン４とＩＣチップ１の電極端子とをフェイスダウン方
式のバンプにより接続した後、樹脂２で封止固定する。
さらに、部品搭載領域９に抵抗やコンデンサなどの部品
１２を適宜搭載する。なお、本工程の後に検査工程を行
ってもよい。本実施形態のように、薄膜化フィルム６と
して、電気抵抗値の高い材料（面抵抗値は１０9 〔Ω／
ｍ2 〕以上）を採用した場合には、配線パターン４など
に比べて薄膜化フィルム６の導電性は無視できるほど小
さくなる。したがって、薄膜化フィルム６を引き剥がす
前に、配線パターン４とＩＣチップ１等との電気的、機
械的接続性を確認したり、独立した配線パターン４同士
の絶縁性を確認するための検査工程を設けた場合におい
ても、薄膜化フィルム６のリーク電流による誤判定を避
けることができ、検査を確実かつ容易に行うことができ
る。
【００４３】次に、図２（ｅ）に示すように、薄膜化フ
ィルム６を剥離して、金属箔１０の配線パターン４を露
出させる。これにより、配線パターン４のうち、外部と
接続される外部接続領域には、カバーコート３のみが積
層されていることになる。なお、あらかじめ、配線パタ
ーン４やカバーコート３とは選択的にエッチング可能な
材料を薄膜化フィルム６として採用しておき、本工程に
て薄膜化フィルム６のみをエッチングすることにより、
薄膜化フィルム６を除去するなどしてもよい。
ィルム６を剥離して、金属箔１０の配線パターン４を露
出させる。これにより、配線パターン４のうち、外部と
接続される外部接続領域には、カバーコート３のみが積
層されていることになる。なお、あらかじめ、配線パタ
ーン４やカバーコート３とは選択的にエッチング可能な
材料を薄膜化フィルム６として採用しておき、本工程に
て薄膜化フィルム６のみをエッチングすることにより、
薄膜化フィルム６を除去するなどしてもよい。
【００４４】次に、図２（ｆ）に示すように、ＣＯＦを
最終的な外形サイズとするために、所望の大きさに打ち
抜き加工（個別化加工）してパッケージ化する。もちろ
ん、図２（ｅ）の薄膜化フィルム６を剥離した状態で、
最終的な外形サイズとしてよい場合には本工程は省略で
きる。また、図２（ｆ）で打ち抜いた単品状態より、薄
膜化フィルム６のついた図２（ｄ）の状態の方が強度が
あり、長尺で取扱いが容易なので、図２（ｅ）（ｆ）の
工程は、ユーザーへの送付後に行われてもよい。
最終的な外形サイズとするために、所望の大きさに打ち
抜き加工（個別化加工）してパッケージ化する。もちろ
ん、図２（ｅ）の薄膜化フィルム６を剥離した状態で、
最終的な外形サイズとしてよい場合には本工程は省略で
きる。また、図２（ｆ）で打ち抜いた単品状態より、薄
膜化フィルム６のついた図２（ｄ）の状態の方が強度が
あり、長尺で取扱いが容易なので、図２（ｅ）（ｆ）の
工程は、ユーザーへの送付後に行われてもよい。
【００４５】図１に、完成したＣＯＦの断面図を示す。
ただし、ＩＣチップ１と配線パターン４との接続部は図
示を省略している。同様に、図２（ｄ）に示した工程で
部品１２を搭載したＣＯＦの断面図を図４に示す。
ただし、ＩＣチップ１と配線パターン４との接続部は図
示を省略している。同様に、図２（ｄ）に示した工程で
部品１２を搭載したＣＯＦの断面図を図４に示す。
【００４６】図１から判るように、本発明のＣＯＦのパ
ッケージ厚さは、ＩＣチップ１と配線パターン４と接続
部との厚さの合計値で決まる。したがって、図９に示す
従来のＣＯＦと比較すると、図１に示す本発明のＣＯＦ
は、薄膜化フィルム６の厚さ分だけパッケージを薄くす
ることができる。ただし、図４に示した構成で、部品１
２の厚さがＩＣチップ１より厚い場合には、パッケージ
の厚さは主に部品１２の厚みに基づいて決まることにな
る。
ッケージ厚さは、ＩＣチップ１と配線パターン４と接続
部との厚さの合計値で決まる。したがって、図９に示す
従来のＣＯＦと比較すると、図１に示す本発明のＣＯＦ
は、薄膜化フィルム６の厚さ分だけパッケージを薄くす
ることができる。ただし、図４に示した構成で、部品１
２の厚さがＩＣチップ１より厚い場合には、パッケージ
の厚さは主に部品１２の厚みに基づいて決まることにな
る。
【００４７】図９に示すように、従来のＣＯＦでは、配
線パターン４に実装部材を取り付けることのできる領域
は、ＩＣチップ１の横側に位置していた。図１０も従来
のＣＯＦを示しているが、同図では、図１に対応する形
式で、上記領域を実装可能エリア５として図示してい
る。一方、本発明のＣＯＦでは、図１に示したように、
ＩＣチップ１との接続に使用されている配線パターン４
の下部が露出しているため、該露出部分を実装可能エリ
ア５として、外部との接続に利用できる。したがって、
ＩＣチップ１の直下部分において、液晶表示装置などの
外部装置に実装できることになり、実装効率を高めるこ
とができると共に、パッケージ工程で発生する搬送不良
および取扱不良も低減することができる。
線パターン４に実装部材を取り付けることのできる領域
は、ＩＣチップ１の横側に位置していた。図１０も従来
のＣＯＦを示しているが、同図では、図１に対応する形
式で、上記領域を実装可能エリア５として図示してい
る。一方、本発明のＣＯＦでは、図１に示したように、
ＩＣチップ１との接続に使用されている配線パターン４
の下部が露出しているため、該露出部分を実装可能エリ
ア５として、外部との接続に利用できる。したがって、
ＩＣチップ１の直下部分において、液晶表示装置などの
外部装置に実装できることになり、実装効率を高めるこ
とができると共に、パッケージ工程で発生する搬送不良
および取扱不良も低減することができる。
【００４８】また、本発明のＣＯＦは、ＩＣチップ１や
部品１２の周辺領域以外は、配線パターン４とカバーコ
ート３とのみから構成されている領域を有する。したが
って、本発明のＣＯＦは、配線パターン４とカバーコー
ト３とのみから構成されている領域を応力の小さい、折
り曲げ領域として使用することが可能となる。
部品１２の周辺領域以外は、配線パターン４とカバーコ
ート３とのみから構成されている領域を有する。したが
って、本発明のＣＯＦは、配線パターン４とカバーコー
ト３とのみから構成されている領域を応力の小さい、折
り曲げ領域として使用することが可能となる。
【００４９】また、図３に示すように、ＩＣチップ１の
他に、更なるＩＣチップ７を配線パターン４の両面にフ
リップチップ実装方式で実装することもできる。つま
り、ＩＣチップ１が接合された配線パターン４の逆面
に、ＩＣチップ７をフェースダウンで接合して、スタッ
クド構造とすることができる。このようにすれば、ＩＣ
チップ１とＩＣチップ７のような、複数の半導体素子を
パッケージに搭載する場合でも、パッケージ上で半導体
素子が占有する面積を小さくすることができ、実装効率
を更に、向上することができる。
他に、更なるＩＣチップ７を配線パターン４の両面にフ
リップチップ実装方式で実装することもできる。つま
り、ＩＣチップ１が接合された配線パターン４の逆面
に、ＩＣチップ７をフェースダウンで接合して、スタッ
クド構造とすることができる。このようにすれば、ＩＣ
チップ１とＩＣチップ７のような、複数の半導体素子を
パッケージに搭載する場合でも、パッケージ上で半導体
素子が占有する面積を小さくすることができ、実装効率
を更に、向上することができる。
【００５０】さらに、本実施形態のＣＯＦでは、図４に
示すように、本発明のテープキャリアは、金属パターン
の両面に実装可能であるため、部品１２や部品１２を固
定するための半田１１を搭載する領域を設けても、比較
的小さなパッケージを実現することができる。これによ
り、パッケージに接続される電源供給メイン基板の回路
の一部をパッケージ側に設けることができ、小さなパッ
ケージと電源供給メイン基板の小型化とを両立すること
ができる。
示すように、本発明のテープキャリアは、金属パターン
の両面に実装可能であるため、部品１２や部品１２を固
定するための半田１１を搭載する領域を設けても、比較
的小さなパッケージを実現することができる。これによ
り、パッケージに接続される電源供給メイン基板の回路
の一部をパッケージ側に設けることができ、小さなパッ
ケージと電源供給メイン基板の小型化とを両立すること
ができる。
【００５１】
【発明の効果】本発明に係るテープキャリアは、以上の
ように、半導体素子の一方の面の全体を覆う構造であ
り、かつ、該半導体素子の接続端子および外部と接続さ
れるための金属パターンを備えるテープキャリアにおい
て、上記半導体素子が接続される面とは反対側の面に該
金属パターンが露出していることを特徴としている。
ように、半導体素子の一方の面の全体を覆う構造であ
り、かつ、該半導体素子の接続端子および外部と接続さ
れるための金属パターンを備えるテープキャリアにおい
て、上記半導体素子が接続される面とは反対側の面に該
金属パターンが露出していることを特徴としている。
【００５２】それゆえ、半導体素子が接続される面とは
反対側の面にも金属パターンが露出しているので、この
面に回路素子を接続することができ、テープキャリアの
両面を用いて、パッケージ回路を構成することが可能と
なる。
反対側の面にも金属パターンが露出しているので、この
面に回路素子を接続することができ、テープキャリアの
両面を用いて、パッケージ回路を構成することが可能と
なる。
【００５３】これにより、パッケージが小型化され、従
来構造に比べてコストダウンを図ることができる。ま
た、所定大きさのパッケージであれば、従来より設計マ
ージンにゆとりができるため、部品同士の間隔を広げる
ことにより、部品の修正を容易に行うことができる。更
に、本発明のテープキャリアはベースフィルムを持たな
いため、ベースフィルムに起因する応力がなく、外部と
の接合不良を低減することができるという効果を奏す
る。
来構造に比べてコストダウンを図ることができる。ま
た、所定大きさのパッケージであれば、従来より設計マ
ージンにゆとりができるため、部品同士の間隔を広げる
ことにより、部品の修正を容易に行うことができる。更
に、本発明のテープキャリアはベースフィルムを持たな
いため、ベースフィルムに起因する応力がなく、外部と
の接合不良を低減することができるという効果を奏す
る。
【００５４】また、上記テープキャリアは、上記金属パ
ターンと該金属パターンに積層された保護層とのみから
構成されている領域を有することが好ましい。そうすれ
ば、上記テープキャリアは、上記金属パターンと該金属
パターンに積層された保護層とのみから構成されている
領域、つまり、接続配線としての金属パターンと該金属
パターンを電気的、外的に保護するための保護層という
最小限の構成からなる領域を有するため、該領域を応力
の小さい、折り曲げ領域として使用することが可能とな
る。これにより、パッケージを折り曲げて外部との接合
を行う場合、より効果的に、パッケージの曲げ応力に起
因する接合不良を低減したり、外部の接続端子との接合
面積を小さく設計することができるようになるという効
果を奏する。
ターンと該金属パターンに積層された保護層とのみから
構成されている領域を有することが好ましい。そうすれ
ば、上記テープキャリアは、上記金属パターンと該金属
パターンに積層された保護層とのみから構成されている
領域、つまり、接続配線としての金属パターンと該金属
パターンを電気的、外的に保護するための保護層という
最小限の構成からなる領域を有するため、該領域を応力
の小さい、折り曲げ領域として使用することが可能とな
る。これにより、パッケージを折り曲げて外部との接合
を行う場合、より効果的に、パッケージの曲げ応力に起
因する接合不良を低減したり、外部の接続端子との接合
面積を小さく設計することができるようになるという効
果を奏する。
【００５５】また、上記テープキャリアの金属パターン
の両面にメッキ処理が行われていることが好ましい。そ
うすれば、該接続領域のいずれの面においても半導体素
子や回路部品を良好かつ安定な状態で接続することがで
きる。これにより、パッケージの両面に半導体素子を含
む回路部品を配置する場合に、パッケージの両面におい
て、信頼性の高い部品接続を行うことができる。更に、
金属パターンを形成する前に、金属膜の全両面にメッキ
処理を行う工程を採用することができるため、メッキ処
理が簡素化できると共にメッキ層の汚染も少なくするこ
とができるという効果を奏する。
の両面にメッキ処理が行われていることが好ましい。そ
うすれば、該接続領域のいずれの面においても半導体素
子や回路部品を良好かつ安定な状態で接続することがで
きる。これにより、パッケージの両面に半導体素子を含
む回路部品を配置する場合に、パッケージの両面におい
て、信頼性の高い部品接続を行うことができる。更に、
金属パターンを形成する前に、金属膜の全両面にメッキ
処理を行う工程を採用することができるため、メッキ処
理が簡素化できると共にメッキ層の汚染も少なくするこ
とができるという効果を奏する。
【００５６】また、上記金属パターンの厚さは５〜３５
μｍであることが好ましい。上記金属パターンは上記テ
ープキャリアの主要な構成を占めているため、金属パタ
ーンの厚みを上記のように限定することによって、テー
プキャリアは腰を失わない程度に薄く、折り曲げやすい
構造となる。それゆえ、テープキャリアを折り曲げた状
態で外部と接続する場合の、テープキャリアの応力が小
さくなる。これにより、テープキャリアの外部との接合
安定性を高めて接続不良の発生を低減することができる
という効果を奏する。
μｍであることが好ましい。上記金属パターンは上記テ
ープキャリアの主要な構成を占めているため、金属パタ
ーンの厚みを上記のように限定することによって、テー
プキャリアは腰を失わない程度に薄く、折り曲げやすい
構造となる。それゆえ、テープキャリアを折り曲げた状
態で外部と接続する場合の、テープキャリアの応力が小
さくなる。これにより、テープキャリアの外部との接合
安定性を高めて接続不良の発生を低減することができる
という効果を奏する。
【００５７】また、上記テープキャリアは、部品搭載領
域を備えることも好ましい。本発明のテープキャリア
は、金属パターンの両面に実装可能であるため、該部品
搭載領域を設けても、比較的小さなパッケージを実現す
ることができる。これにより、パッケージに接続される
電源供給メイン基板の回路の一部をパッケージ側に設け
ることができ、小さなパッケージと電源供給メイン基板
の小型化とを両立することができるという効果を奏す
る。
域を備えることも好ましい。本発明のテープキャリア
は、金属パターンの両面に実装可能であるため、該部品
搭載領域を設けても、比較的小さなパッケージを実現す
ることができる。これにより、パッケージに接続される
電源供給メイン基板の回路の一部をパッケージ側に設け
ることができ、小さなパッケージと電源供給メイン基板
の小型化とを両立することができるという効果を奏す
る。
【００５８】また、上記テープキャリアは、剥離容易な
ベースフィルム層を備えることも好ましい。テープキャ
リアに、剥離容易なベースフィルム層を備えておけば、
ベースフィルム層のついた強度の高い状態で搬送や取扱
いを行い、その後にベースフィルム層を剥離して、金属
パターンに回路部材を取り付けたり、外部との接続を行
うことができる。
ベースフィルム層を備えることも好ましい。テープキャ
リアに、剥離容易なベースフィルム層を備えておけば、
ベースフィルム層のついた強度の高い状態で搬送や取扱
いを行い、その後にベースフィルム層を剥離して、金属
パターンに回路部材を取り付けたり、外部との接続を行
うことができる。
【００５９】これにより、テープキャリアの搬送や取扱
いが容易になる。また、ベースフィルムは最終的に剥
離、除去されるのであるから、ベースフィルムとして一
般的な材料を使用することができるようになり、コスト
ダウンも図ることができるという効果を奏する。
いが容易になる。また、ベースフィルムは最終的に剥
離、除去されるのであるから、ベースフィルムとして一
般的な材料を使用することができるようになり、コスト
ダウンも図ることができるという効果を奏する。
【００６０】また、上記テープキャリアは、フリップチ
ップ実装方式で上記金属パターンの両面に半導体素子が
実装されていることも好ましい。そうすれば、キャリア
に複数の半導体素子を実装する場合でも、該半導体素子
がパッケージ上に占有する面積を小さくすることがで
き、実装効率が向上する。これにより、複数の半導体素
子を実装する場合でも、パッケージの小型化やこれに伴
うコストダウンを図ることができるという効果を奏す
る。
ップ実装方式で上記金属パターンの両面に半導体素子が
実装されていることも好ましい。そうすれば、キャリア
に複数の半導体素子を実装する場合でも、該半導体素子
がパッケージ上に占有する面積を小さくすることがで
き、実装効率が向上する。これにより、複数の半導体素
子を実装する場合でも、パッケージの小型化やこれに伴
うコストダウンを図ることができるという効果を奏す
る。
【００６１】本発明のパッケージの製造方法は、上記テ
ープキャリアを個別化加工する工程を含む構成である。
例えば、上記テープキャリアに、個別化加工である打ち
抜き加工を行うことにより、パッケージが製造される。
これにより、上記テープキャリアの持つ技術的効果をそ
のまま実現できるパッケージが得られるという効果を奏
する。
ープキャリアを個別化加工する工程を含む構成である。
例えば、上記テープキャリアに、個別化加工である打ち
抜き加工を行うことにより、パッケージが製造される。
これにより、上記テープキャリアの持つ技術的効果をそ
のまま実現できるパッケージが得られるという効果を奏
する。
【００６２】本発明のテープキャリアの製造方法は、ベ
ースフィルムに接着または積層させた金属箔をパターニ
ングして、所定の金属パターンを備えるパターンフィル
ムを得る工程と、上記パターンフィルムから上記ベース
フィルムを剥離する工程とを含む構成である。それゆ
え、ベースフィルムに、半導体素子の接続端子および外
部と接続されるための金属パターンが積層形成され、該
金属パターンから、ベースフィルムが剥離される。この
結果、上記方法により製造されたテープキャリアは、従
来のテープキャリアと比較して、ベースフィルムが除去
されている分、テープキャリアを折り曲げた際の応力を
大幅に低減することができる。これにより、テープキャ
リアを打ち抜いて得たパッケージを折り曲げて外部との
接合を行う場合、例えば、パッケージを折り曲げて液晶
パネルの接続端子との接合を行う場合の、パッケージの
曲げ応力に起因する接合不良を低減することができる。
逆に、パッケージの曲げ応力が小さいため、液晶パネル
等の接続端子との接合面積をより小さく設計でき、更に
パッケージの小型化を図ることができるという効果を奏
する。
ースフィルムに接着または積層させた金属箔をパターニ
ングして、所定の金属パターンを備えるパターンフィル
ムを得る工程と、上記パターンフィルムから上記ベース
フィルムを剥離する工程とを含む構成である。それゆ
え、ベースフィルムに、半導体素子の接続端子および外
部と接続されるための金属パターンが積層形成され、該
金属パターンから、ベースフィルムが剥離される。この
結果、上記方法により製造されたテープキャリアは、従
来のテープキャリアと比較して、ベースフィルムが除去
されている分、テープキャリアを折り曲げた際の応力を
大幅に低減することができる。これにより、テープキャ
リアを打ち抜いて得たパッケージを折り曲げて外部との
接合を行う場合、例えば、パッケージを折り曲げて液晶
パネルの接続端子との接合を行う場合の、パッケージの
曲げ応力に起因する接合不良を低減することができる。
逆に、パッケージの曲げ応力が小さいため、液晶パネル
等の接続端子との接合面積をより小さく設計でき、更に
パッケージの小型化を図ることができるという効果を奏
する。
【００６３】また、上記方法により製造されたテープキ
ャリアは、半導体素子が接続される面とは反対側の面に
も回路素子を接続することができ、テープキャリアの両
面を用いて、パッケージ回路を構成することが可能とな
る。これにより、従来構造に比較して、パッケージを小
型化することが容易になり、コストダウンを図ることが
できる。更に、所定大きさのパッケージであれば、従来
より設計マージンにゆとりができるため、部品同士の間
隔を広げることにより、部品の修正を容易にすることが
できるという効果を奏する。
ャリアは、半導体素子が接続される面とは反対側の面に
も回路素子を接続することができ、テープキャリアの両
面を用いて、パッケージ回路を構成することが可能とな
る。これにより、従来構造に比較して、パッケージを小
型化することが容易になり、コストダウンを図ることが
できる。更に、所定大きさのパッケージであれば、従来
より設計マージンにゆとりができるため、部品同士の間
隔を広げることにより、部品の修正を容易にすることが
できるという効果を奏する。
【００６４】また、上記製造方法において、ベースフィ
ルムは、上記金属パターンの電気特性検査時に、リーク
電流を生じないような面抵抗値を有することが好まし
い。このように、ベースフィルムに電気抵抗値の高い材
料を採用することにより、配線パターン部分などに比べ
てベースフィルム部分の導電性は無視できるほど小さく
なる。したがって、ベースフィルムを引き剥がす前に、
配線パターンと半導体素子等との電気的、機械的接続性
を確認したり、独立した配線パターン同士の絶縁性を確
認するための検査工程を設けた場合においても、ベース
フィルム部分のリーク電流による誤判定を避けることが
でき、検査を確実かつ容易に行うことができるという効
果を奏する。
ルムは、上記金属パターンの電気特性検査時に、リーク
電流を生じないような面抵抗値を有することが好まし
い。このように、ベースフィルムに電気抵抗値の高い材
料を採用することにより、配線パターン部分などに比べ
てベースフィルム部分の導電性は無視できるほど小さく
なる。したがって、ベースフィルムを引き剥がす前に、
配線パターンと半導体素子等との電気的、機械的接続性
を確認したり、独立した配線パターン同士の絶縁性を確
認するための検査工程を設けた場合においても、ベース
フィルム部分のリーク電流による誤判定を避けることが
でき、検査を確実かつ容易に行うことができるという効
果を奏する。
【図１】本発明の実施形態に係るＣＯＦパッケージの断
面構造をあらわす説明図である。
面構造をあらわす説明図である。
【図２】（ａ）〜（ｆ）は、本発明の実施形態に係るパ
ッケージの製造工程をあらわす説明図である。
ッケージの製造工程をあらわす説明図である。
【図３】本発明の実施形態に係るパッケージをスタック
ド構造にした場合の断面構造をあらわす説明図である。
ド構造にした場合の断面構造をあらわす説明図である。
【図４】本発明の実施形態に係るパッケージを部品搭載
型にした場合の断面構造をあらわす説明図である。
型にした場合の断面構造をあらわす説明図である。
【図５】折り曲げ構造である従来のパッケージを液晶パ
ネルに実装した状態をあらわす説明図である。
ネルに実装した状態をあらわす説明図である。
【図６】部品搭載型である従来のパッケージを液晶パネ
ルに実装した状態をあらわす説明図である。
ルに実装した状態をあらわす説明図である。
【図７】フェースダウン方式で実装した従来のパッケー
ジの断面構造をあらわす説明図である。
ジの断面構造をあらわす説明図である。
【図８】フェースアップ方式で実装した従来のパッケー
ジの断面構造をあらわす説明図である。
ジの断面構造をあらわす説明図である。
【図９】フェースダウン方式で実装した従来のＣＯＦパ
ッケージの断面構造をあらわす説明図である。
ッケージの断面構造をあらわす説明図である。
【図１０】従来のＣＯＦパッケージの断面構造をあらわ
す説明図である。
す説明図である。
１ ＩＣチップ（半導体素子） ２ 樹脂 ３ カバーコート（保護層） ４ 配線パターン（金属パターン） ５ 実装可能エリア ６ 薄膜化フィルム（ベースフィルム） ７ ＩＣチップ（半導体素子） １０ 金属箔
Claims (10)
- 【請求項１】半導体素子の一方の面の全体を覆う構造で
あり、かつ、該半導体素子の接続端子および外部と接続
されるための金属パターンを備えるテープキャリアにお
いて、 上記半導体素子が接続される面とは反対側の面に該金属
パターンが露出していることを特徴とするテープキャリ
ア。 - 【請求項２】上記金属パターンと該金属パターンに積層
された保護層とのみから構成されている領域を有するこ
とを特徴とする請求項１に記載のテープキャリア。 - 【請求項３】上記金属パターンの両面にメッキ処理が行
われていることを特徴とする請求項１に記載のテープキ
ャリア。 - 【請求項４】上記金属パターンの厚さは５〜３５μｍで
あることを特徴とする請求項１に記載のテープキャリ
ア。 - 【請求項５】部品搭載領域を備えることを特徴とする請
求項１乃至４のいずれか１項に記載のテープキャリア。 - 【請求項６】請求項１乃至５のいずれか１項に記載のテ
ープキャリアに、剥離容易なベースフィルム層が接着さ
れていることを特徴とするテープキャリア。 - 【請求項７】フリップチップ実装方式で上記金属パター
ンの両面に半導体素子が実装されていることを特徴とす
る請求項１乃至５のいずれか１項に記載のテープキャリ
ア。 - 【請求項８】請求項１乃至７のいずれか１項に記載のテ
ープキャリアを個別化加工する工程を含むことを特徴と
するパッケージの製造方法。 - 【請求項９】ベースフィルムに接着または積層させた金
属箔をパターニングして、所定の金属パターンを備える
パターンフィルムを得る工程と、 上記パターンフィルムから上記ベースフィルムを剥離す
る工程とを含むことを特徴とするテープキャリアの製造
方法。 - 【請求項１０】上記ベースフィルムは、上記金属パター
ンの電気特性検査時に、リーク電流を生じないような面
抵抗値を有することを特徴とする請求項９に記載のテー
プキャリアの製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33493199A JP3998878B2 (ja) | 1999-11-25 | 1999-11-25 | 半導体装置、半導体装置の製造方法、およびパッケージの製造方法 |
| US09/716,432 US6624520B1 (en) | 1999-11-25 | 2000-11-21 | Tape carrier, manufacturing method of tape carrier and package manufacturing method |
| TW089124669A TW539904B (en) | 1999-11-25 | 2000-11-21 | Tape carrier, manufacturing method for the tape carrier, and manufacturing method |
| KR10-2000-0070540A KR100413027B1 (ko) | 1999-11-25 | 2000-11-24 | 테이프 캐리어 패키지 및 테이프 캐리어 패키지의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33493199A JP3998878B2 (ja) | 1999-11-25 | 1999-11-25 | 半導体装置、半導体装置の製造方法、およびパッケージの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001156120A true JP2001156120A (ja) | 2001-06-08 |
| JP3998878B2 JP3998878B2 (ja) | 2007-10-31 |
Family
ID=18282845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33493199A Expired - Fee Related JP3998878B2 (ja) | 1999-11-25 | 1999-11-25 | 半導体装置、半導体装置の製造方法、およびパッケージの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6624520B1 (ja) |
| JP (1) | JP3998878B2 (ja) |
| KR (1) | KR100413027B1 (ja) |
| TW (1) | TW539904B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101932732B1 (ko) * | 2017-07-26 | 2018-12-26 | 아익시스코리아(주) | 태양전지 패키지 및 그 제조 방법 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050205972A1 (en) * | 2002-03-13 | 2005-09-22 | Mitsui Mining & Smelting Co., Ltd. | COF flexible printed wiring board and semiconductor device |
| JP3889700B2 (ja) * | 2002-03-13 | 2007-03-07 | 三井金属鉱業株式会社 | Ｃｏｆフィルムキャリアテープの製造方法 |
| US7173322B2 (en) * | 2002-03-13 | 2007-02-06 | Mitsui Mining & Smelting Co., Ltd. | COF flexible printed wiring board and method of producing the wiring board |
| JP3726961B2 (ja) * | 2002-06-26 | 2005-12-14 | 三井金属鉱業株式会社 | Ｃｏｆフィルムキャリアテープ及びその製造方法 |
| KR100505665B1 (ko) * | 2003-01-14 | 2005-08-03 | 삼성전자주식회사 | 테스트용 패드가 이면에 형성된 테이프 패키지 및 그검사방법 |
| JP3829939B2 (ja) * | 2003-11-14 | 2006-10-04 | セイコーエプソン株式会社 | 半導体装置の製造方法及び製造装置 |
| JP2008109378A (ja) * | 2006-10-25 | 2008-05-08 | Matsushita Electric Ind Co Ltd | 光学デバイスモジュールとその製造方法および光学デバイスユニットとその製造方法 |
| GB0705287D0 (en) * | 2007-03-20 | 2007-04-25 | Conductive Inkjet Tech Ltd | Electrical connection of components |
| US10777498B2 (en) * | 2017-08-29 | 2020-09-15 | Novatek Microelectronics Corp. | Chip on film package with reinforcing sheet |
| TWI646637B (zh) * | 2018-02-13 | 2019-01-01 | 頎邦科技股份有限公司 | 薄膜覆晶封裝結構及其可撓性基板 |
| CN112447619A (zh) * | 2019-09-04 | 2021-03-05 | 深圳市环基实业有限公司 | 一种采用非金属承载片的封装体及其工艺 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0325996A (ja) * | 1989-06-23 | 1991-02-04 | Nitto Boseki Co Ltd | 射出成形プリント配線板用転写シート及びその製造方法 |
| JP2591370B2 (ja) | 1991-06-27 | 1997-03-19 | 三菱電機株式会社 | 燃焼制御装置 |
| KR0142048B1 (ko) | 1994-09-30 | 1998-06-15 | 엄길용 | 액정표시장치용 탭패키지 실장방법 |
| KR100459968B1 (ko) * | 1996-10-17 | 2005-04-28 | 세이코 엡슨 가부시키가이샤 | 반도체장치및그제조방법,회로기판및필름캐리어테이프 |
| JP3214470B2 (ja) * | 1998-11-16 | 2001-10-02 | 日本電気株式会社 | マルチチップモジュール及びその製造方法 |
| JP3512655B2 (ja) * | 1998-12-01 | 2004-03-31 | シャープ株式会社 | 半導体装置およびその製造方法並びに該半導体装置の製造に使用される補強用テープ |
| US6154366A (en) * | 1999-11-23 | 2000-11-28 | Intel Corporation | Structures and processes for fabricating moisture resistant chip-on-flex packages |
| US6423570B1 (en) * | 2000-10-18 | 2002-07-23 | Intel Corporation | Method to protect an encapsulated die package during back grinding with a solder metallization layer and devices formed thereby |
-
1999
- 1999-11-25 JP JP33493199A patent/JP3998878B2/ja not_active Expired - Fee Related
-
2000
- 2000-11-21 TW TW089124669A patent/TW539904B/zh not_active IP Right Cessation
- 2000-11-21 US US09/716,432 patent/US6624520B1/en not_active Expired - Fee Related
- 2000-11-24 KR KR10-2000-0070540A patent/KR100413027B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101932732B1 (ko) * | 2017-07-26 | 2018-12-26 | 아익시스코리아(주) | 태양전지 패키지 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100413027B1 (ko) | 2003-12-31 |
| KR20010051944A (ko) | 2001-06-25 |
| JP3998878B2 (ja) | 2007-10-31 |
| US6624520B1 (en) | 2003-09-23 |
| TW539904B (en) | 2003-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4716038B2 (ja) | 電子部品及びその製造方法 | |
| EP1041633A1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
| KR100689681B1 (ko) | 필름기판 및 그 제조방법과 화상표시용 기판 | |
| JP2005311321A (ja) | 半導体装置およびその製造方法、並びに、該半導体装置を備えた液晶モジュールおよび半導体モジュール | |
| JP2004179232A (ja) | 半導体装置及びその製造方法並びに電子機器 | |
| JP2005175263A (ja) | 半導体装置の製造方法、半導体装置、電子機器 | |
| JP3998878B2 (ja) | 半導体装置、半導体装置の製造方法、およびパッケージの製造方法 | |
| JPH11288750A (ja) | フレキシブル配線基板の接合構造 | |
| JP3360669B2 (ja) | 半導体パッケージ素子、３次元半導体装置及びこれらの製造方法 | |
| JP2004063710A (ja) | 配線板および電子装置、ならびに配線板の製造方法および電子装置の製造方法 | |
| JP2001036246A (ja) | 配線基板およびこれを用いた多層配線基板 | |
| JP2001177005A (ja) | 半導体装置及びその製造方法 | |
| JPH11191574A (ja) | 半導体装置 | |
| JP3404446B2 (ja) | テープキャリアパッケージ及びそのテープキャリアパッケージを備えた液晶表示装置 | |
| JP2000307055A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2000150577A (ja) | 配線基板とその製造方法、半導体装置、これらを用いた電気部品とその製造方法 | |
| JP2004200665A (ja) | 半導体装置およびその製造方法 | |
| JP4439339B2 (ja) | 半導体装置およびその製造方法 | |
| JPH04139737A (ja) | 半導体チップの実装方法 | |
| JP2008311347A (ja) | 半導体モジュール及びその製造方法 | |
| JPH10303251A (ja) | 半導体装置 | |
| JP2010251566A (ja) | 配線基板、半導体装置、半導体モジュールおよびその製造方法 | |
| JP2000277681A (ja) | 配線基板、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH1174400A (ja) | Ｂｇａ型半導体装置及びその製造方法 | |
| JPH0595080A (ja) | マルチ集積回路搭載基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040406 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040511 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040707 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040728 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040820 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070518 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070518 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070712 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070808 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130817 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |