CN112447619A - 一种采用非金属承载片的封装体及其工艺 - Google Patents

一种采用非金属承载片的封装体及其工艺 Download PDF

Info

Publication number
CN112447619A
CN112447619A CN201910835859.7A CN201910835859A CN112447619A CN 112447619 A CN112447619 A CN 112447619A CN 201910835859 A CN201910835859 A CN 201910835859A CN 112447619 A CN112447619 A CN 112447619A
Authority
CN
China
Prior art keywords
dummy wafer
chip
package
dummy
total thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910835859.7A
Other languages
English (en)
Inventor
何忠亮
沈正
张旭东
王成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Accelerated Printed Circuit Board Co ltd
Original Assignee
Accelerated Printed Circuit Board Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Accelerated Printed Circuit Board Co ltd filed Critical Accelerated Printed Circuit Board Co ltd
Priority to CN201910835859.7A priority Critical patent/CN112447619A/zh
Publication of CN112447619A publication Critical patent/CN112447619A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Abstract

一种采用非金属承载片的封装体，包括：封装体底面，封装体顶面，封装体中的第一芯片，和封装体中的第二芯片/第二假片；封装体底面包括非金属材质的承载片；承载片的上表面覆有第一金属箔；第一金属箔之上焊接有第一芯片、第二芯片/第二假片，其中，第二芯片/第二假片与第一芯片间隔一定距离；第一芯片之上焊接有第五假片，第二芯片/第二假片之上焊接有第六假片，其中：对于第一芯片与第五假片的厚度之和构成的第一总厚度，第二芯片/第二假片与第六假片的厚度之和构成的第二总厚度，第一总厚度与第二总厚度一致；第五假片、第六假片的上表面用于引出电极。以此，本公开实现了一种更简单、最大程度避免打线、更环保、更低成本的封装体。

Description

一种采用非金属承载片的封装体及其工艺
技术领域
本公开属于电子领域，其具体涉及一种采用非金属承载片的封装体及其工艺。
背景技术
集成电路产业是信息化社会的基础性和先导性产业，其中，各种集成电路的封装及测试是整个产业链中的重要一环。就封装技术而已，主流的封装载板多采用HD工技术路线，其核心在于微孔导通与细线路的形成，然而该技术路线的设备及技术门槛高，投入大，需匹配专用的载板基材，且尺寸厚度受材料规格限制。
如何设计一种更简单、更环保、更低成本的封装体及其配套工艺，是封装产业亟须解决的技术问题。
发明内容
针对现有技术的不足，本公开揭示了一种采用非金属承载片的封装体，包括：
封装体底面，封装体顶面，封装体中的第一芯片，和封装体中的第二芯片/第二假片，其中，
所述封装体底面包括承载片，所述承载片为非金属材质；
所述承载片的上表面覆有第一金属箔；
所述第一金属箔之上焊接有所述第一芯片、以及焊接有所述第二芯片/第二假片，其中，所述第二芯片/第二假片与所述第一芯片间隔一定距离；
所述第一芯片之上焊接有第五假片，所述第二芯片/第二假片之上焊接有第六假片，其中：对于第一芯片与第五假片的厚度之和构成的第一总厚度，第二芯片/第二假片与第六假片的厚度之和构成的第二总厚度，第一总厚度与第二总厚度一致；并且，
所述第五假片、第六假片的上表面用于引出电极。
此外，本公开还揭示了一种采用非金属承载片的封装工艺，包括如下步骤：
S100：在非金属承载片的上表面设置第一金属箔，并对所述第一金属箔实施图形转移；
S200：在所述第一金属箔的上表面的第一区域焊接第一芯片，以及在所述第一金属箔的上表面的第二区域焊接第二芯片/第二假片，其中，所述第一区域和第二区域之间间隔一定距离；
S300：在第二芯片/第二假片、所述第一芯片之上，分别焊接第五假片和第六假片，其中，对于第一芯片与第五假片的厚度之和构成的第一总厚度，第二芯片/第二假片与第六假片的厚度之和构成的第二总厚度，第一总厚度与第二总厚度一致；
S400：对以上整体采用封装胶进行塑封形成封装体，且第五假片、第六假片的上表面通过塑封树脂胶形成封装体上表面；相应的，所述非金属承载片的下表面形成封装体下表面；
S500：使得第五假片和第六假片的上表面完全露出，且第五假片和第六假片的上表面用于引出电极。
另外，本公开还揭示了一种采用非金属承载片的封装工艺，包括如下步骤：
S110：在非金属承载片的上表面设置第一金属箔，并对所述第一金属箔实施图形转移；
S210：在所述第一金属箔的上表面的依次排列的第一区域至第四区域，分别焊接第一芯片、第二芯片/第二假片、第三芯片、第四芯片/第四假片，且所述第一芯片、第二芯片/第二假片、第三芯片、第四芯片/第四假片厚度一致，其中，所述第一区域至第四区域之间分别存在间隔；
S310：在第一芯片、第二芯片/第二假片、第三芯片、第四芯片/第四假片之上，分别焊接第五假片、第六假片、第七假片、第八假片，其中：对于第一芯片与第五假片的厚度之和构成的第一总厚度，第二芯片/第二假片与第六假片的厚度之和构成的第二总厚度，第三芯片与第七假片的厚度之和构成的第三总厚度，第四芯片/第四假片与第八假片的厚度之和构成的第四总厚度，第一总厚度、第二总厚度、第三总厚度、以及第四总厚度一致；
S410：对以上整体采用封装胶进行塑封形成封装体，且第五假片、第六假片、第七假片、第八假片的上表面通过塑封树脂胶形成封装体上表面；相应的，所述非金属承载片的下表面形成封装体下表面；
S510：使得第五假片、第六假片、第七假片、第八假片的上表面完全露出，且所述第五假片、第六假片、第七假片、第八假片的上表面用于引出电极；
S610：连同所述非金属承载片一起，将所述封装体经由第二区域与第三区域之间切割成两部分封装体，其中，第一部分封装体包括：第一芯片、第二芯片/第二假片、第五假片、第六假片；第二部分封装体包括：第三芯片、第四芯片/第四假片、第七假片、第八假片。
通过上述技术方案，本公开实现了一种新型封装体及其工艺，其方案简单且有利于最大程度避免打线，并且可以整片一体焊接，因此生产效率更高，成本更低，而且封装之后甚至无需剥离承载片。
附图说明
图1-1为本公开一个实施例的结构示意图；
图1-2为本公开一个实施例的结构示意图；
图2-1为本公开另一个实施例的结构示意图；
图2-2为本公开另一个实施例的结构示意图；
图3-1为本公开另一个实施例的结构示意图；
图3-2为本公开另一个实施例的结构示意图；
图3-3为本公开另一个实施例的结构示意图；
其中，1表示承载片，2表示金属箔，3表示芯片，3’表示芯片/假片，4表示芯片/假片，4’表示芯片/假片上的另外的假片，6表示塑封树脂胶，7表示切割道，8表示表电极。
具体实施方式
下文是附图1-1至图3-3所示的本公开优选实施例的更为具体的说明，通过这些说明，本公开的特征和优点将显而易见。
参见图1-1，在一个实施例中，其揭示了一种采用非金属承载片的封装体，包括：
封装体底面，封装体顶面，封装体中的第一芯片，和封装体中的第二芯片/第二假片，其中，
所述封装体底面包括承载片，所述承载片为非金属材质；
所述承载片的上表面覆有第一金属箔；
所述第一金属箔之上焊接有所述第一芯片、以及焊接有所述第二芯片/第二假片，其中，所述第二芯片/第二假片与所述第一芯片间隔一定距离；
所述第一芯片之上焊接有第五假片，所述第二芯片/第二假片之上焊接有第六假片，其中：对于第一芯片与第五假片的厚度之和构成的第一总厚度，第二芯片/第二假片与第六假片的厚度之和构成的第二总厚度，第一总厚度与第二总厚度一致；并且，
所述第五假片、第六假片的上表面用于引出电极。
对于上述实施例而言，由于第一总厚度与第二总厚度一致，这就意味着：在封装工艺中，无需单颗芯片打线，所述承载片就能够因应单颗芯片与假片的平衡(例如图中第一芯片与第二假片的平衡)，或者第一芯片与第二芯片的平衡。也就是说，对于上述封装体，较传统工艺无需做打线流程，这显然能够使得封装更加简单，效率更高。需要说明的是，本公开所称的厚度一致包括厚度完全一致以及几乎一致的情形，这符合工程中的实际情况。能够理解，虽然图1-1示意的是第一芯片与第二假片的情形，但是该实施例同样适用于第一芯片与第二芯片的情形。
此外，对于封装体而言，其封装底面或封装顶面往往其中一面能体现塑封树脂胶封装的痕迹。至于所述非金属承载片和其上覆有的第一金属箔，二者通过如下任一方式结合：生长金属箔或喷涂金属箔的方式，或其他能使得二者形成结合的方式。
需要说明的是，图1-1中的第一芯片与第二假片的厚度一致，且第一总厚度与第二总厚度一致；而图1-2中的第一芯片与第二假片的厚度不一致，但第一总厚度依然与第二总厚度一致。
在另一个实施例中，
所述第二芯片/第二假片与第一芯片之间的连通关系根据电气逻辑、通过所述第一金属箔呈电性导通。一般来讲，第二芯片与第一芯片之间通常有连通关系，但是不排除特定情况下第二假片与第一芯片之间也有连通关系。
在另一个实施例中，
当第二芯片/第二假片与第一芯片通过第一金属箔呈电性导通时，所述电性导通经由对第一金属箔所实施的图形转移而实现。对承载片上的金属箔完成所需要的图形，这可以采用蚀刻的方式实现。
能够理解，本公开无需进行多次的图形转移工艺，方案简单。
在另一个实施例中，所述承载片为带状。能够理解，承载片的形状可以是任何方便用于生产的形状，带状有利于流水线作业。
优选的，在另一个实施例中，所述承载片的长向为闭环模式。能够理解，承载片一般为矩形，其沿横向伸展，并且承载片具有长宽两条边，长向指的是长边所在。当承载片的长向为闭环模式时，这有利于不间断的生产，从而极大提高后续封装的效率。
在另一个实施例中，
所述承载片包括如下任一：热膨胀系数较低的非金属材质、或热膨胀系数与塑封树脂匹配的其他非金属材质。
能够理解，本实施例是对承载片进行选型。就该实施例而言，其通过热膨胀系数来进行承载片的选型，是为了克服封装工艺中热膨胀可能带来的负面影响。
在另一个实施例中，
所述第二假片、第五假片、第六假片选择可焊接性金属导体。例如：铜、铁镀铜、铜合金等。
能够理解，这是为了便于假片与芯片焊接，以及假片与假片焊接。
参见图2-1，在另一个实施例中，
所述承载片的下表面覆有：第二金属箔。
对于该实施例而言，下表面覆有的第二金属箔有利于封装体的导热。
在另一个实施例中，
所述非金属材质包括如下任一：FR4材料、BT树脂材料、陶瓷材料、导热胶材料、可剥胶材料。
能够理解，该实施例在于非金属材质的选型。
在另一个实施例中，
所述第六假片的下表面的横向尺寸大于或小于第二芯片/第二假片的上表面的横向几何尺寸。
对于该实施例中的第六假片而言，尺寸做大或做小视具体工程上的实现需要。假片的尺寸形状可满足客户的设计规范，可大可小。需要说明的是，对于本公开所揭示的各种假片，可以在单独加工假片时就预先做好假片表面的金属保护层，以便有利于进一步提高本公开的技术方案的生产效率。能够理解，第五假片亦然。
参见图2-2，在另一个实施例中，
承载片上预先制作多层互联的电极结构。
就该实施例而言，在承载片上把多层互联的电极结构先做出来，再焊接芯片3和芯片/假片3’，然后在二者上面再分别焊接假片，直至利用假片把电极引出到封装体的表面。
结合前文，能够理解，本公开还揭示了一种采用非金属承载片的封装工艺，包括如下步骤：
S100：在非金属承载片的上表面设置第一金属箔，并对所述第一金属箔实施图形转移；
S200：在所述第一金属箔的上表面的第一区域焊接第一芯片，以及在所述第一金属箔的上表面的第二区域焊接第二芯片/第二假片，其中，所述第一区域和第二区域之间间隔一定距离；
S300：在第二芯片/第二假片、所述第一芯片之上，分别焊接第五假片和第六假片，其中，对于第一芯片与第五假片的厚度之和构成的第一总厚度，第二芯片/第二假片与第六假片的厚度之和构成的第二总厚度，第一总厚度与第二总厚度一致；
S400：对以上整体采用封装胶进行塑封形成封装体，且第五假片、第六假片的上表面通过塑封树脂胶形成封装体上表面；相应的，所述非金属承载片的下表面形成封装体下表面；
S500：使得第五假片和第六假片的上表面完全露出，且第五假片和第六假片的上表面用于引出电极。
能够理解，通过上述实施例即可获得前文所述封装体。此外，对于其中需要的焊接工艺，其通过焊料例如助焊剂进行焊接。
在另一个实施例中，其中，该封装工艺还具备如下任一特点或其任意组合：
(1)所述第二假片、第五假片、第六假片选择可焊接性金属导体；
(2)所述承载片的下表面覆有第二金属箔；
(3)所述非金属材质包括如下任一：FR4材料、BT树脂材料、陶瓷材料、导热胶材料、可剥胶材料。
在另一个实施例中，
塑封树脂胶高出第五假片、第六假片的上表面约6微米，最高约10微米。能够理解，该高度涉及工程实际。事实上，高出相关假片的上表面，是为了后续步骤中对所述封装体上表面进行拉丝研磨，使得第五假片和第六假片的上表面完全露出。需要说明的是，只有采取对封装体整体直接进行树脂胶塑封时，才考虑通过该实施例使得塑封树脂胶稍高出假片顶部。
在另一个实施例中，
对所述封装体上表面进行拉丝研磨露出第五假片、第六假片后，然后在假片的表面镀上一层金属保护层。
能够理解，这是为了实施必要的保护。
在另一个实施例中，除了前述整体直接树脂胶塑封和拉丝处理，还可以采取如下方式：
在第五假片、第六假片上表面紧靠塑封用的模腔的下表面情况下，在侧边进行注塑塑封，利用抽真空的操作使塑封胶充满整个模腔，实现塑封，并在完成塑封之后，直接使第五假片、第六假片与塑封模具的模腔分离，直接裸露假片的顶部。
就该实施例而言，此时假片露出的顶部表面可进一步加工为最终单颗封装体焊接时用的电极。
更特别的，本公开还揭示了一种采用非金属承载片的封装工艺，包括如下步骤：
S110：在非金属承载片的上表面设置第一金属箔，并对所述第一金属箔实施图形转移；
S210：在所述第一金属箔的上表面的依次排列的第一区域至第四区域，分别焊接第一芯片、第二芯片/第二假片、第三芯片、第四芯片/第四假片，且所述第一芯片、第二芯片/第二假片、第三芯片、第四芯片/第四假片厚度一致，其中，所述第一区域至第四区域之间分别存在间隔；
S310：在第一芯片、第二芯片/第二假片、第三芯片、第四芯片/第四假片之上，分别焊接第五假片、第六假片、第七假片、第八假片，其中：对于第一芯片与第五假片的厚度之和构成的第一总厚度，第二芯片/第二假片与第六假片的厚度之和构成的第二总厚度，第三芯片与第七假片的厚度之和构成的第三总厚度，第四芯片/第四假片与第八假片的厚度之和构成的第四总厚度，第一总厚度、第二总厚度、第三总厚度、以及第四总厚度一致；
S410：对以上整体采用封装胶进行塑封形成封装体，且第五假片、第六假片、第七假片、第八假片的上表面通过塑封树脂胶形成封装体上表面；相应的，所述非金属承载片的下表面形成封装体下表面；
S510：使得第五假片、第六假片、第七假片、第八假片的上表面完全露出，且所述第五假片、第六假片、第七假片、第八假片的上表面用于引出电极；
S610：连同所述非金属承载片一起，将所述封装体经由第二区域与第三区域之间切割成两部分封装体，其中，第一部分封装体包括：第一芯片、第二芯片/第二假片、第五假片、第六假片；第二部分封装体包括：第三芯片、第四芯片/第四假片、第七假片、第八假片。
结合图3-1、图3-2、图3-3所示封装体及切割后的第一部分封装体和第二部分封装体示意图，能够理解，该工艺相比前一个工艺，能够进一步提高生产效率。其中，图3-3示意了第一芯片与第二芯片/第二假片不同厚度，以及第三芯片与第四芯片/第四假片不同厚度的情形。
另外，相比图3-1和3-2，图3-3还示意了：可剥胶材质的承载片进行可剥胶的剥离，其第一金属箔直接用于散热。而对于图3-1和3-2所示的两个实施例，承载片可以是FR4/BT料/陶瓷/导热胶材质，其可以保留承载片，并通过第二金属箔改善散热。当然，对于图3-3而言，其也可以保留承载片，并通过第二金属箔改善散热。类似的，对于3-1和3-2而言，其也可以通过适当的方法去除承载片。具体是否需要去除承载片以及是否需要第二金属箔，视实际需要而定。
此外，该封装工艺也可以具备如下任一特点或其任意组合：
(1)所述第二假片、第三假片、第四假片至第八假片选择可焊接性金属导体；
(2)所述承载片的下表面覆有：第二金属箔；
(3)所述非金属材质包括如下任一：FR4材料、BT树脂材料、陶瓷材料、导热胶材料、可剥胶材料。
以上所述仅为本公开的较佳实施例，并不用以限制本公开，本领域的技术人员在本公开技术方案范围内进行通常的变化和替换都应包含在本公开的保护范围内。

Claims (10)

1.一种采用非金属承载片的封装体，包括：
封装体底面，封装体顶面，封装体中的第一芯片，和封装体中的第二芯片/第二假片，其中，
所述封装体底面包括承载片，所述承载片为非金属材质；
所述承载片的上表面覆有第一金属箔；
所述第一金属箔之上焊接有所述第一芯片、以及焊接有所述第二芯片/第二假片，其中，所述第二芯片/第二假片与所述第一芯片间隔一定距离；
所述第一芯片之上焊接有第五假片，所述第二芯片/第二假片之上焊接有第六假片，其中：对于第一芯片与第五假片的厚度之和构成的第一总厚度，第二芯片/第二假片与第六假片的厚度之和构成的第二总厚度，第一总厚度与第二总厚度一致；并且，
所述第五假片、第六假片的上表面用于引出电极。
2.根据权利要求1所述的封装体，其中，优选的，
当第二芯片/第二假片与第一芯片通过第一金属箔呈电性导通时，所述电性导通经由对第一金属箔所实施的图形转移而实现。
3.根据权利要求1所述的封装体，其中，
所述第二假片、第五假片、第六假片选择可焊接性金属导体。
4.根据权利要求1所述的封装体，其中，
所述承载片的下表面覆有第二金属箔。
5.根据权利要求1所述的封装体，其中，
所述非金属材质包括如下任一：FR4材料、BT树脂材料、陶瓷材料、导热胶材料、可剥胶材料。
6.根据权利要求1所述的封装体，其中，
承载片上预先制作多层互联的电极结构。
7.一种采用非金属承载片的封装工艺，包括如下步骤：
S100：在非金属承载片的上表面设置第一金属箔，并对所述第一金属箔实施图形转移；
S200：在所述第一金属箔的上表面的第一区域焊接第一芯片，以及在所述第一金属箔的上表面的第二区域焊接第二芯片/第二假片，其中，所述第一区域和第二区域之间间隔一定距离；
S300：在第二芯片/第二假片、所述第一芯片之上，分别焊接第五假片和第六假片，其中，对于第一芯片与第五假片的厚度之和构成的第一总厚度，第二芯片/第二假片与第六假片的厚度之和构成的第二总厚度，第一总厚度与第二总厚度一致；
S400：对以上整体采用封装胶进行塑封形成封装体，且第五假片、第六假片的上表面通过塑封树脂胶形成封装体上表面；相应的，所述非金属承载片的下表面形成封装体下表面；
S500：使得第五假片和第六假片的上表面完全露出，且第五假片和第六假片的上表面用于引出电极。
8.根据权利要求7所述的封装工艺，其中，该封装工艺还具备如下任一特点或其任意组合：
(1)所述第二假片、第五假片、第六假片选择可焊接性金属导体；
(2)所述承载片的下表面覆有第二金属箔；
(3)所述非金属材质包括如下任一：FR4材料、BT树脂材料、陶瓷材料、导热胶材料、可剥胶材料。
9.一种采用非金属承载片的封装工艺，包括如下步骤：
S110：在非金属承载片的上表面设置第一金属箔，并对所述第一金属箔实施图形转移；
S210：在所述第一金属箔的上表面的依次排列的第一区域至第四区域，分别焊接第一芯片、第二芯片/第二假片、第三芯片、第四芯片/第四假片，且所述第一芯片、第二芯片/第二假片、第三芯片、第四芯片/第四假片厚度一致，其中，所述第一区域至第四区域之间分别存在间隔；
S310：在第一芯片、第二芯片/第二假片、第三芯片、第四芯片/第四假片之上，分别焊接第五假片、第六假片、第七假片、第八假片，其中：对于第一芯片与第五假片的厚度之和构成的第一总厚度，第二芯片/第二假片与第六假片的厚度之和构成的第二总厚度，第三芯片与第七假片的厚度之和构成的第三总厚度，第四芯片/第四假片与第八假片的厚度之和构成的第四总厚度，第一总厚度、第二总厚度、第三总厚度、以及第四总厚度一致；
S410：对以上整体采用封装胶进行塑封形成封装体，且第五假片、第六假片、第七假片、第八假片的上表面通过塑封树脂胶形成封装体上表面；相应的，所述非金属承载片的下表面形成封装体下表面；
S510：使得第五假片、第六假片、第七假片、第八假片的上表面完全露出，且所述第五假片、第六假片、第七假片、第八假片的上表面用于引出电极；
S610：连同所述非金属承载片一起，将所述封装体经由第二区域与第三区域之间切割成两部分封装体，其中，第一部分封装体包括：第一芯片、第二芯片/第二假片、第五假片、第六假片；第二部分封装体包括：第三芯片、第四芯片/第四假片、第七假片、第八假片。
10.根据权利要求9所述的封装工艺，其中，该封装工艺还具备如下任一特点或其任意组合：
(1)所述第二假片、第三假片、第四假片至第八假片选择可焊接性金属导体；
(2)所述承载片的下表面覆有：第二金属箔；
(3)所述非金属材质包括如下任一：FR4材料、BT树脂材料、陶瓷材料、导热胶材料、可剥胶材料。
CN201910835859.7A 2019-09-04 2019-09-04 一种采用非金属承载片的封装体及其工艺 Pending CN112447619A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910835859.7A CN112447619A (zh) 2019-09-04 2019-09-04 一种采用非金属承载片的封装体及其工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910835859.7A CN112447619A (zh) 2019-09-04 2019-09-04 一种采用非金属承载片的封装体及其工艺

Publications (1)

Publication Number Publication Date
CN112447619A true CN112447619A (zh) 2021-03-05

Family

ID=74733333

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910835859.7A Pending CN112447619A (zh) 2019-09-04 2019-09-04 一种采用非金属承载片的封装体及其工艺

Country Status (1)

Country Link
CN (1) CN112447619A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6624520B1 (en) * 1999-11-25 2003-09-23 Sharp Kabushiki Kaisha Tape carrier, manufacturing method of tape carrier and package manufacturing method
CN103187319A (zh) * 2011-12-28 2013-07-03 巨擘科技股份有限公司 超薄基板的封装方法
CN103367313A (zh) * 2012-03-27 2013-10-23 英飞凌科技股份有限公司 电子装置及制造电子装置的方法
CN106601699A (zh) * 2016-12-22 2017-04-26 深圳中科四合科技有限公司 一种分立器件的封装方法及分立器件
CN206524327U (zh) * 2017-01-24 2017-09-26 比亚迪股份有限公司 一种功率模块

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6624520B1 (en) * 1999-11-25 2003-09-23 Sharp Kabushiki Kaisha Tape carrier, manufacturing method of tape carrier and package manufacturing method
CN103187319A (zh) * 2011-12-28 2013-07-03 巨擘科技股份有限公司 超薄基板的封装方法
CN103367313A (zh) * 2012-03-27 2013-10-23 英飞凌科技股份有限公司 电子装置及制造电子装置的方法
CN106601699A (zh) * 2016-12-22 2017-04-26 深圳中科四合科技有限公司 一种分立器件的封装方法及分立器件
CN206524327U (zh) * 2017-01-24 2017-09-26 比亚迪股份有限公司 一种功率模块

Similar Documents

Publication Publication Date Title
CN103811452B (zh) 半导体器件及其制造方法
US20110260200A1 (en) Method of fabricating non-metal led substrate and non-metal led substrate and method of fabricating led device using the non-metal led substrate and led device with the non-metal led substrate
CN102057485A (zh) 基于薄片的半导体封装
CN107170716A (zh) 半导体封装件及半导体封装件的制造方法
KR101986855B1 (ko) 발광 부품용 회로와 그 제조 방법
US6957898B2 (en) Adhesive type LED lead frame
US7772107B2 (en) Methods of forming a single layer substrate for high capacity memory cards
TW201539695A (zh) 半導體裝置及其製造方法
JP2006516832A (ja) 薄い多重半導体ダイ・パッケージ
KR20180002812A (ko) 리드 캐리어 구조, 그리고 이로부터 다이 부착 패드들 없이 형성되는 패키지들
EP1450413A2 (en) Adhesive type LED lead frame
CN101325190A (zh) 导线架上具有图案的四方扁平无引脚封装结构
JPH10214921A (ja) ボールグリッドアレイ半導体パッケージ用部材、その製造方法、及びボールグリッドアレイ半導体パッケージの製造方法
CN102361025B (zh) 一种高密度集成电路封装结构、封装方法以及集成电路
CN107342354B (zh) 一种ic封装工艺
CN210443544U (zh) 一种塑封封装体
KR20170012927A (ko) 반도체 패키지용 클립 및 그 제조방법, 클립을 포함하는 반도체 패키지
CN112447619A (zh) 一种采用非金属承载片的封装体及其工艺
CN102395981B (zh) Ic封装的引线框架和制造方法
CN102403236B (zh) 芯片外露的半导体器件及其生产方法
CN111403296A (zh) 一种半导体封装件及其制作方法
CN110383471A (zh) 用于制造用于集成电路封装的引线框架的方法
CN216413070U (zh) 引线框架组件
CN110600382B (zh) 一种芯片封装工艺及产品
JP5708733B2 (ja) パワーモジュール用基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210305

RJ01 Rejection of invention patent application after publication