JPH10214921A - ボールグリッドアレイ半導体パッケージ用部材、その製造方法、及びボールグリッドアレイ半導体パッケージの製造方法 - Google Patents

ボールグリッドアレイ半導体パッケージ用部材、その製造方法、及びボールグリッドアレイ半導体パッケージの製造方法

Info

Publication number
JPH10214921A
JPH10214921A JP10012342A JP1234298A JPH10214921A JP H10214921 A JPH10214921 A JP H10214921A JP 10012342 A JP10012342 A JP 10012342A JP 1234298 A JP1234298 A JP 1234298A JP H10214921 A JPH10214921 A JP H10214921A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor package
carrier frame
grid array
ball grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10012342A
Other languages
English (en)
Other versions
JP2958692B2 (ja
Inventor
Jin Sung Kim
スン キム ジン
Tae Kwon Yon
タエ クウォン ヨン
Sun Choi Kuuan
スン チョイ クウァン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of JPH10214921A publication Critical patent/JPH10214921A/ja
Application granted granted Critical
Publication of JP2958692B2 publication Critical patent/JP2958692B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 通常の製造設備を用いてパッケージング工程
を行い、製造原価を低減し、工程の進行速度を迅速化し
て、生産性を向上し得るＢＧＡ半導体パッケージ用部材
及びこれを利用したＢＧＡ半導体パッケージの製造方法
を提供する。 【解決手段】 ＢＧＡ半導体パッケージ部材は、複数の
板状パドル２１、サイドレール２２、２２’及び連結部
２３を有するキャリヤフレーム２６と、前記各パドル２
１上に付着され、多層回路が埋設された本体を有し、該
本体の中央に貫通孔４２が形成された基板４３と、を備
えて構成される。このＢＧＡ半導体パッケージ用部材を
利用して、前記貫通孔４２の内方側パドル２１上に半導
体チップを付着し、該半導体チップと多層回路とをワイ
ヤを用いて電気的に接続し、前記半導体チップ及びワイ
ヤをモールディングして、ＢＧＡ半導体パッケージを製
造する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ボールグリッドア
レイ（Ball Grid Array ：以下、ＢＧＡと称す）半導
体パッケージ用部材、その製造方法、及びＢＧＡ半導体
パッケージの製造方法に係るもので、詳しくは、通常の
半導体パッケージの製造設備を利用しながらも、生産性
を向上するため、キャリヤフレーム及び基板を用いて構
成されたＢＧＡ半導体パッケージ用部材、その製造方
法、及びＢＧＡ半導体パッケージ用部材を利用したＢＧ
Ａ半導体パッケージの製造方法に関するものである。
【０００２】
【従来の技術】一般に、高集積化した多ピンパッケージ
の生産に対する研究が盛んに進行されているが、その代
表的な例としては、基板（Substrate ）に複数のソルダ
ボール（Solder Ball）を付着して、外部端子として利
用するＢＧＡ半導体パッケージが紹介されている。即
ち、前記ＢＧＡ半導体パッケージにおいては、基板の下
面に複数のソルダボールを付着し、炉内で加熱して、一
時に接着する方法を施してパッケージを製造するため、
生産性を向上し、外部の衝撃から外部端子としてのソル
ダボールを保護し得るという利点がある。
【０００３】以下、このような従来のＢＧＡ半導体パッ
ケージ用基板及びこらを利用したＢＧＡ半導体パッケー
ジの製造方法について、図１６〜図２１を用いて説明す
る。先ず、従来のＢＧＡ半導体パッケージ用部材とし
て、半導体チップを受容するための基板を製造するが、
該基板の製造方法を、図１６（Ａ）〜（Ｆ）を用いて説
明する。
【０００４】即ち、先ず、図１６（Ａ）に示したよう
に、長方形アルミニウムパネル１の上下両面をアノーダ
イジング（Anodizing ）し、図１６（Ｂ）に示したよう
に、前記アルミニウムパネル１の上面にクロムをスパッ
タリング（Sputtering）して、シード層（Seed layer
）２を形成した後、該シード層２の上面にフォトレジ
スト（Photo resist）パターン３を形成し、次いで、
図１６（Ｃ）に示したように、前記フォトレジストパタ
ーン３から露出された前記シード層２の上面の一部に、
銅４、ニッケル５，金６を順次メッキして、銅４／ニッ
ケル５／金６の三重層の配線（多層回路）４ａを形成す
る。
【０００５】その後、図１６（Ｃ）に示した前記フォト
レジストパターン３をストリピング（Stripping ）して
除去し、前記配線４ａをマスクとして前記シード層２を
エッチング（Etching ）して、アルミニウムパネル１の
上面所定部位を露出させ、ソルダマスク７を用いて前記
配線４ａ及び前記露出されたアルミニウムパネル１の上
面部位を部分的に塗布して、図１６（Ｄ）に示したよう
に形成する。
【０００６】次いで、図１６（Ｅ）に示したように、前
記アルミニウムパネル１の上面中央に所定深さのチップ
キャビディ８を形成し、図１６（Ｆ）に示したように、
前記アルミニウムパネル１を点線に沿ってカッター９に
より切断して（Dicing）、ＢＧＡパッケージ用単位基板
１０を形成する。そして、図１７は、上述した従来のＢ
ＧＡ半導体パッケージ用基板の製造工程をフローチャー
トにより示している。
【０００７】このような工程により製造された基板１０
を用いて半導体パッケージを製造する方法を説明する
と、次のようである。先ず、複数のチップを一時にパッ
ケージングするため、図１８に示したように、ボート
（Boat）１１を準備するが、該ボート１１には、チップ
を受容するため、複数のチップ安着部１２ａが形成さ
れ、前記チップ安着部１２ａの中央部にチップが安着さ
れた後、揺動しないように固定するクリップ１１ａが形
成され、前記ボート１１の縁部には、パッケージング工
程進行中、前記ボート１１と半導体パッケージの製造設
備との整合を行うための複数のアラインホール１９が、
形成されている。
【０００８】その後、図１９（Ａ）に示したように、図
１８に示したボート１１のチップ安着部１２ａに、図１
６（Ｆ）に示した基板１０を載置し、前記クリップ１１
ａにより固定させる。且つ、図１９（Ｂ）は、図１９
（Ａ）に示した基板１０が安着されたボート１１を矢印
方向から眺めた正面図である。次いで、図２０（Ａ）〜
（Ｅ）に示したような工程を行う。ここで、図２０
（Ａ）〜（Ｅ）においては、一つの基板に、一つの半導
体チップがパッケージングされるように図示されている
が、前記ボート１１上には、複数の基板１０が載置され
るため、複数の半導体チップが一緒にパッケージングさ
れる。
【０００９】即ち、前記ボート１１は、個別に分離され
ている前記基板１０を複数個受容して、複数の半導体チ
ップを一時にパッケージングさせて、半導体素子製造の
生産性を向上することができる。以下、従来のＢＧＡ半
導体パッケージの製造方法について、図２０を用いて詳
細に説明する。
【００１０】先ず、図２０（Ａ）に示したように、基板
１０のチップキャビティ８の底面に各半導体チップ１２
を接着剤１３により接着するダイボンディング（Die
bonding ）工程を施し、図２０（Ｂ）に示したように、
前記半導体チップ１２上面の複数のチップパッド（図示
されず）と、前記基板１０に形成された配線（多層回
路）４ａとをそれぞれ金属ワイヤ（導電体）１４により
連結するワイヤボンディング（Wire bonding ）工程を
施し、図２０（Ｃ）に示したように、前記基板１０の上
面の半導体チップ１２の外方側を囲むように、ディスペ
ンサー１５を用いて、粘度の高い液状封止剤により所定
高さの複数個のダム１６を設置するダムフォーミング
（Dam forming ）工程を施す。
【００１１】その後、図２０（Ｄ）に示したように、前
記ダム１６の内方側にディスペンサー１５’を用いて半
導体チップ１２及び金属ワイヤ１４を囲むように、粘度
の低い封止剤によりポッティングして封止部（モールデ
ィング部）１７を形成するポッティング（Potting ）工
程を施し、図２０（Ｅ）に示したように、前記基板１０
上面の配線４ａと連結されるように、複数のソルダボー
ル１８を付着するソルダボールアタッチ（Solder ball
attach）工程を施した後、前記複数のソルダボール１
８を融着させるリフロー（Reflow）工程を施し、このよ
うなリフロー工程中で発生する残留フラックス（Flux）
を除去するクリーニング（Cleaning）工程を施す。
【００１２】このような全ての工程を終了すると、前記
ボート１１から各基板１０を分離するシングレーション
（Singulation ）工程を施して、ＢＧＡ半導体パッケー
ジを完成していた。そして、図２１は、上述した従来の
ＢＧＡ半導体パッケージの製造工程をフローチャートに
より示している。
【００１３】
【発明が解決しようとする課題】然るに、このような従
来のＢＧＡ半導体パッケージの製造方法においては、次
の〜のような不都合な点があった。 特殊に製造されたボート及び基板を用いるようにな
っているため、リードフレームを用いる一般の半導体パ
ッケージの製造設備には適用することができず、新たな
設備費用により製造原価が上昇するという不都合な点が
あった。
【００１４】 クリップ１１ａが形成されたボート１
１の上面に、手作業により基板１０を載置して、該基板
１０をボート１１に設置した後にも、アセンブリ工程進
行時に、ボート１１から基板１０が離脱することを防止
するため、工程進行速度を低下する必要があるため、生
産性が低下するという不都合な点があった。 ＣＰＵのような高電力のディバイスに適用するため
には、熱放出を行うため、ヒートシンク（Heat sink）
をパッケージの裏面に付着するため、全体的なパッケー
ジの厚さが３mm以上になるため、薄、小型化に限界があ
るという不都合な点があった。
【００１５】 熱放出を向上するため、貫通孔（Cavi
ty down）を形成するため、低価のトランスファーモー
ルディング工程を施すことができず、ディスペンサーに
よる高価な液状封止剤を用いるしかないという不都合な
点があった。そこで、本発明は、このような従来の課題
に鑑みてなされたもので、通常の製造設備を用いてパッ
ケージング工程を行い、製造原価を低減し、工程の進行
速度を迅速化して、生産性を向上し得るＢＧＡ半導体パ
ッケージ用部材、その製造方法、及びＢＧＡ半導体パッ
ケージ用部材を利用したＢＧＡ半導体パッケージの製造
方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】このような目的を達成す
るため、本発明に係るＢＧＡ半導体パッケージ用部材に
おいては、複数の板状パドル、これらのパドルを支持す
るサイドレール、及び前記複数のパドル間を連結する連
結部、を有するキャリヤフレームと、前記各パドル上に
付着され、多層回路が形成された本体を有し、該本体の
中央に貫通孔が形成された基板と、を備えて構成されて
いる。
【００１７】ここで、前記キャリヤフレームは、複数の
パドルが一列に連結されたストリップ状キャリヤフレー
ムであるか、該ストリップ状キャリヤフレームを複数有
し、これらがパネル状に連結されたパネル状キャリヤフ
レームである。又、前記基板は、それぞれの基板が分離
されている単位基板であるか、複数の単位基板が連結バ
ーにより一列に連結されたストリップ状基板、又は、複
数の単位基板が連結バーによりパネル状に連結されたパ
ネル状基板（詳しくは、複数の単位基板が連結バーによ
り一列に連結されたストリップ状基板を複数有し、これ
らがパネル状に連結されたパネル状基板）である。
【００１８】又、前記キャリヤフレームは、パドルの所
定部位に一つ以上の樹脂注入孔及び垂直ゲートを有する
ようにしてもよい。又、前記キャリヤフレームは、銅合
金、アルミニウム合金及びアロイ４２中、いずれか一つ
を用いて形成するとよい。又、前記パドルの上面又は下
面に複数の凸凹部を形成したり、前記パドルの下面に複
数の冷却ピンを付着するとよい。
【００１９】そして、このようなＢＧＡ半導体パッケー
ジ用部材の製造方法においては、複数のパドル、これら
のパドルを支持するサイドレール、及び前記複数のパド
ル間を連結する連結部、を有するキャリヤフレームを形
成する工程と、多層回路が形成された本体を有し、該本
体の中央に貫通孔が形成された基板を形成する工程と、
前記キャリヤフレームの各パドル上に前記基板を接着す
る工程と、を順次行うようになっている。
【００２０】ここで、前記キャリヤフレームと前記基板
とを接着する工程では、ラウティング又は金属加工され
たシートタイプの接着剤を用いて接着するか、液状接着
剤を用いてシルクスクリーンプリンティング又はディス
ペンシングを施して接着するとよい。そして、このよう
なＢＧＡ半導体パッケージ用部材を利用したＢＧＡ半導
体パッケージの製造方法においては、複数のパドル、こ
れらのパドルを支持するサイドレール、及び前記複数の
パドル間を連結する連結部、を有するキャリヤフレーム
を形成する工程と、多層回路が形成された本体を有し、
該本体の中央に貫通孔が形成された基板を形成する工程
と、前記キャリヤフレームの各パドル上に前記基板を接
着する工程と、前記貫通孔の内方側パドル上に半導体チ
ップを付着する工程と、該半導体チップと前記多層回路
とを導電体を用いて電気的に接続する工程と、前記半導
体チップ及び導電体をモールディングする工程と、を順
次行うようになっている。
【００２１】ここで、前記モールディング工程は、前記
基板の上面に半導体チップ及び導電体を囲むようにダム
を形成する工程と、前記ダム内方側にモールディング部
を形成する工程と、を包含する。又、モールディングに
際しては、ポッティング方法を利用するか、前記パドル
の所定部位に一つ以上の樹脂注入孔及び垂直ゲートを形
成することを前提として、トランスファーモールディン
グ方法を利用する。
【００２２】又、ストリップ状若しくはパネル構造の場
合、前記キャリヤフレームから各パドル間を分離するシ
ングレーション工程を追加して行う。
【００２３】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を用いて詳細に説明する。即ち、本発明に係る
キャリヤフレーム及び基板とこれらを利用したＢＧＡ半
導体パッケージ用部材、及びその製造方法、並びに、Ｂ
ＧＡ半導体パッケージ用部材を利用したＢＧＡ半導体パ
ッケージの製造方法について、説明する。
【００２４】先ず、図１（Ａ）は、本発明に係るキャリ
ヤフレームの実施形態を示した平面図で、図示したよう
に、ダイパドル（Die Paddle）及びヒートシンク（He
atsink）の役割を行う複数の板状パドル２１が中央に形
成され、自動化工程を行うため、該パドル２１の前後方
側に所定距離を置いて形成されたサイドレール２２、２
２’（Side rail）と、前記パドル２１の左右両方側に
形成された連結部２３と、前記サイドレール２２、２
２’及び連結部２３と前記パドル２１とをそれぞれ連結
しているタイバー２４と、を備えて構成された単位キャ
リヤフレーム２５が、前記連結部２３により複数個連結
されたストリップ状キャリヤフレーム２６にて形成され
ている。
【００２５】そして、前記サイドレール２２、２２’上
には、工程進行時、設備によりキャリヤフレーム２６の
位置を認識するため、複数個の認識ホール（Index ho
le）２７が所定間隔毎に離隔して形成され、前記連結部
２３上には、切断を容易に行うように切断孔２８がそれ
ぞれ形成されている。且つ、前記キャリヤフレーム２６
の左右両端部に位置する連結部２３上には、基板を接合
するとき、正確なアライン工程を施すためのアラインホ
ール（Alignhole）２９が形成されている。
【００２６】図１（Ｂ）は、本発明に係るキャリヤフレ
ームの実施形態として、複数の前記ストリップ状キャリ
ヤフレーム２６をパネルフレーム３１内にて連続的に連
結して構成したパネル状キャリヤフレーム３０を示した
平面図で、図示したように、パネル状キャリヤフレーム
３０の縁部（パネルフレーム３１）には、基板の接合時
に、アライン工程を施すため、複数のパネルアラインホ
ール３２が形成されている。
【００２７】又、キャリヤフレーム２６、３０の厚さ
は、０．５mm以下に形成し、その形成材質としては、銅
合金、アルミニウム合金、アロイ４２などの高熱伝導性
物質を用いることが望ましい。図２は、本発明に係るキ
ャリヤフレームの変形例を示した平面図で、図示したよ
うに、キャリヤフレームの基本的な構造は、図１（Ａ）
に示したキャリヤフレームと同様であるが、モールディ
ング工程時、液状封止剤の費用を低減するため、前記パ
ドル２１の所定部位に樹脂注入孔３３を形成し、図中、
点線部分のような垂直ゲート３４を通ってトランスファ
ーモールディングを行うように形成されている。
【００２８】図３は、前記したようなトランスファーモ
ールディングを行うため、金型３５の内方側に、本発明
に係るキャリヤフレームの変形例を利用したＢＧＡ半導
体パッケージ３６が位置された状態を示した断面図であ
る。図４（Ａ）は、図１（Ａ）に示したパドル２１の変
形例を示した平面図であり、図４（Ｂ）は、図４（Ａ）
のXb−Xb線縦断面図であって、図示したように、前記パ
ドル２１の上面にハーフエッチング（Half etching
）、又は、Ｖ型エッチングにより複数の凸凹部３７が
形成され、該パドル２１の表面積が拡張されている。こ
のとき、前記凸凹部３７は、前記キャリヤフレームの厚
さの最大０．７倍以下の直径を有する。そして、前記凸
凹部３７は、前記キャリヤフレーム及び後述する基板間
の接着信頼性を向上することができる。
【００２９】図５（Ａ）は、図１（Ａ）に示したパドル
２１の他の変形例を示した平面図であり、図５（Ｂ）
は、図５（Ａ）のXIb −XIb 線縦断面図であって、図示
したように、熱放出の効果を向上するため、前記パドル
２１の下面にハーフエッチング又はＶ型エッチングによ
り複数の凸凹部３７’が形成され、外部に露出されるパ
ドル２１の表面積が拡張されている。このとき、前記凸
凹部３７’は、前記キャリヤフレームの厚さの最大０．
７倍以下の直径を有する。そして、前記凸凹部３７’
は、熱放出の効率を向上し、後述する基板とキャリヤフ
レームとの接着性を向上することができる。
【００３０】図６（Ａ）は、図１（Ａ）に示したパドル
２１の更に他の変形例を示した平面図であり、図６
（Ｂ）は、図６（Ａ）のXIIb−XIIb線縦断面図であっ
て、図示したように、熱放出の効果を向上するため、前
記キャリヤフレームの下面に高熱伝導性接着剤により複
数の冷却ピン３８が接着されている。このような構造
は、ＣＰＵのような高電力のディバイスに適用すること
ができる。このとき、前記キャリヤフレームの上下面に
化学蒸着方法（Chemical Vapor Deposion）を施し
て、高熱伝導性の人造ダイヤモンド（図示されず）を最
大０．５mmの厚さ以内でコーティングすることもでき
る。
【００３１】図７（Ａ）は、本発明に係る基板の実施形
態を示した平面図で、図示したように、基板（単位基
板）４３は、長方形本体４１と、該本体４１の中央部に
半導体チップが受容されるほどの大きさに形成された貫
通孔４２と、を備えて構成されている。且つ、前記本体
４１の上面には、配線（多層回路；図示されず）が埋設
されているが、これは、図１６（Ａ）〜（Ｄ）に示され
た方法と同様な方法により形成される。
【００３２】このとき、単位基板４３の製造方法は、従
来の基板１０の製造方法と類似している。即ち、図１６
（Ａ）〜（Ｄ）に示したように、金属基板上に配線を形
成した後、前記金属基板の中央部に半導体チップよりも
大きい貫通孔４２を形成するのである。そして、図７
（Ｂ）は、図７（Ａ）に示した基板（単位基板）４３の
本体４１の左右両端部に連結バー（Connection bar ）
４４を連結し、該連結バー４４により、複数の単位基板
４３が一列に連結されたストリップ状基板４５を図示し
たものである。
【００３３】且つ、前記連結バー４４には、図１〜図２
に示したストリップ状キャリヤフレーム２６上に前記ス
トリップ状基板４５を結合させるとき、位置整合を行う
ため、一つ以上のアラインホール４６が形成されてい
る。このとき、前記ストリップ状基板４５は、前記スト
リップ状キャリヤフレーム２６との幅差が、少なくとも
５mm以上になるように、小さく形成されている。
【００３４】又、図７（Ｃ）は、複数の前記ストリップ
状基板４５をパネルフレーム４８内にて上下左右方向に
連結して形成したパネル状基板４７を図示したものであ
る。更に、前記パネル状基板４７の縁部（パネルフレー
ム４８）には、図１（Ｂ）に示したパネル状キャリヤフ
レーム３０を結合させるとき、位置整合を行うため、一
つ以上のパネルアラインホール４９が形成されている。
【００３５】以下、本発明に係るキャリヤフレーム２
６、３０及び基板４３、４５、４７を利用したＢＧＡ半
導体パッケージ用部材及びＢＧＡ半導体パッケージの製
造方法について、説明する。先ず、本発明に係るＢＧＡ
半導体パッケージ用部材及びＢＧＡ半導体パッケージの
製造方法の第１実施形態について、図８〜図９を用いて
説明する。
【００３６】第１実施形態においては、図１（Ａ）に示
したストリップ状キャリヤフレーム２６に対し、図７
（Ａ）に示した単位基板４３を複数接合して、ＢＧＡ半
導体パッケージ用部材を製造し、該部材を用いて半導体
パッケージを製造するようになっている。先ず、図８
（Ａ）に示したように、ストリップ状キャリヤフレーム
２６を準備する。ストリップ状キャリヤフレーム２６の
製造方法は、一般の半導体パッケージ製造工程で用いら
れる製造方法と同様である。図８（Ｂ）は、図８（Ａ）
のXIVb−XIVb線縦断面図である。
【００３７】次いで、図８（Ａ）に示したストリップ状
キャリヤフレーム２６のパドル２１上にラウティング又
は金属加工により製造された２０〜１５０μm 厚さのシ
ートタイプの接着剤（以下、接着シートと称す）を塗布
するか、又は、熱硬化／熱可塑性エポキシ、即ち、A-ST
AGE 、又は、B-STAGE 形状の液状接着剤をシルクスクリ
ーンプリンティング（Silk screen printing）、又
は、ディスペンシング（Dispensing）工程を施して塗布
した後、図７（Ａ）に示した単位基板４３をそれぞれピ
ックアンドプレイス（Pick and place）工程を施して
前記ストリップ状キャリヤフレーム２６上に載置し、１
００〜４００℃の温度下で、熱圧搾／熱硬化させて接着
し、ＢＧＡ半導体パッケージ用部材を製造する。図８
（Ｃ）は、このようなＢＧＡ半導体パッケージ用部材の
平面図で、図示したように、各パドル２１上に、単位基
板４３が付着されている。図８（Ｄ）は、図８（Ｃ）の
XIVd−XIVd線縦断面図である。
【００３８】単位基板４３をパドル２１に付着する方法
としては、パネル状基板４７又はストリップ状基板４５
にA-STAGE 、又は、B-STAGE 形状の液状接着剤をシルク
スクリーン工程を施して塗布した後、各単位基板４３を
切断して、ストリップ状キャリヤフレーム２６のパドル
２１の上面にピックアンドプレイス工程を施して載置し
た後、１００〜４００℃の温度下で、熱圧搾／熱硬化さ
せて接着することもできる。
【００３９】その後、ＢＧＡ半導体パッケージ用部材を
用いて、ＢＧＡ半導体パッケージの製造を行う。即ち、
複数の基板４３が付着されたキャリヤフレーム２６をダ
イボンディング設備に移動させ、図９（Ａ）に示したよ
うに、パドル２１の上面中央部に接着剤５１により半導
体チップ５２を接着するダイボンディング（Die bond
ing ）を施し、図９（Ｂ）に示したように、半導体チッ
プ５２の上面に形成された複数のチップパッド（図示さ
れず）と基板４３に形成された配線（多層回路；図示さ
れず）とを金属ワイヤ（導電体）５３により連結するワ
イヤボンディング（Wirebonding ）を施す。
【００４０】次いで、図９（Ｃ）に示したように、前記
基板４３の上面所定部位に前記半導体チップ５２を囲む
ように注射器を用いて粘度の高い液状の封止剤を用いて
所定高さのダム５４を形成するダムフォーミング（Dam
forming ）を施し、図９（Ｄ）に示したように、前記
ダム５４の内方側に半導体チップ５２及び金属ワイヤ５
３を覆うように封止剤によりポッティングして（Pottin
g ）、封止部（モールディング部）５５を形成する。
【００４１】このようなダムフォーミング工程及びポッ
ティング工程は、図２に示したように、樹脂注入孔３３
及び垂直ゲート３４の形成されたキャリヤフレーム２６
を用いて、トランスファーモールディング（Transfer
molding ）（図示されず）工程に代替することができ
る。次いで、図９（Ｅ）に示したように、基板４３の上
面に複数のソルダボール５６を付着するソルダボールア
タッチ（Solder ball attach）工程を施し、該ソルダ
ボール５６を加熱して、融着させるリフロー（Reflow）
工程を施した後、このようなリフロー工程時に発生する
不純物を除去するため、クリーニング（Cleaning）工程
を施す。
【００４２】次いで、図９（Ｆ）に示したように、前記
キャリヤフレーム２６のタイバー２４をそれぞれ切断す
るシングレーション（Singulation ）工程を施して、Ｂ
ＧＡ半導体パッケージの製造工程を終了する。そして、
図１０は、上述した本発明に係るＢＧＡ半導体パッケー
ジの製造工程の第１実施形態をフローチャートにより示
している。
【００４３】次に、本発明に係るＢＧＡ半導体パッケー
ジ用部材及びＢＧＡ半導体パッケージの製造方法の第２
実施形態について、図１１〜図１２を用いて説明する。
第２実施形態においては、図１（Ａ）に示したストリッ
プ状キャリヤフレーム２６に対し、図７（Ｂ）に示した
ストリップ状基板４５を接合して、ＢＧＡ半導体パッケ
ージ用部材を製造し、該部材を用いて半導体パッケージ
を製造するようになっている。
【００４４】先ず、図１１（Ａ）に示したように、スト
リップ状キャリヤフレーム２６を準備し、図１１（Ｃ）
に示したように、前記ストリップ状キャリヤフレーム２
６上に、図７（Ｂ）に示したストリップ状基板４５を付
着する。尚、図１１（Ｂ）は図１１（Ａ）のXVIb−XVIb
線縦断面図、図１１（Ｄ）は、図１１（Ｃ）のXVId−XV
Id線縦断面図である。
【００４５】具体的には、厚さが約２０〜１５０μm で
ある接着シートを前記ストリップ状キャリヤフレーム２
６のパドル２１上に付着するか、又は、熱硬化／熱可塑
性エポキシとしてのA-STAGE 、又は、B-STAGE 形状の液
状接着剤を前記パドル２１上面に塗布した後、ストリッ
プ状基板４５を前記キャリヤフレーム２６上に載置し、
１００〜４００℃の温度下で、熱圧搾／熱硬化させて接
着し、ＢＧＡ半導体パッケージ用部材を製造する。
【００４６】前記ストリップ状キャリヤフレーム２６に
ストリップ状基板４５を接着する工程は、前記ストリッ
プ状基板４５にA-STAGE 、又は、B-STAGE 形状の液状接
着剤をシルクスクリーンを施して塗布した後、前記キャ
リヤフレーム２６のパドル２１の上面に付着することも
できる。又、前記パネル状基板４７に前記液状接着剤を
塗布した後、ストリップ状に切断して、ストリップ状キ
ャリヤフレーム２６上に接着することもできる。
【００４７】その後、ＢＧＡ半導体パッケージ用部材を
用いて、ＢＧＡ半導体パッケージの製造を行う。即ち、
図１２（Ａ）〜（Ｅ）に示したように、ダイボンディン
グ、ワイヤボンディング、ダムフォーミング、ポッティ
ング、ソルダボールアタッチ、リフロー及びクリーニン
グ工程を順次行う。且つ、このような工程は、図９
（Ａ）〜（Ｅ）を用いて説明した方法と同様に行われ
る。
【００４８】次いで、図１２（Ｆ）に示したように、矢
印に沿って、前記キャリヤフレーム２６のタイバー２４
と、前記基板４５の連結バー４４とを同時に切断するシ
ングレーション工程を施して、ＢＧＡ半導体パッケージ
の製造工程を終了する。そして、図１３は、上述した本
発明に係るＢＧＡ半導体パッケージの製造工程の第２実
施形態をフローチャートにより示している。
【００４９】次に、本発明に係るＢＧＡ半導体パッケー
ジ用部材及びＢＧＡ半導体パッケージの製造方法の第３
実施形態について、説明する。第３実施形態において
は、図１（Ｂ）に示したパネル状キャリヤフレーム３０
に対し、図７（Ｃ）に示したパネル状基板４７を接合し
て、ＢＧＡ半導体パッケージ用部材を製造し、該部材を
用いて半導体パッケージを製造するようになっている。
【００５０】そして、図１４は、第３実施形態のＢＧＡ
半導体パッケージ用部材（キャリヤフレームと基板との
接着状態）を示した概略縦断面図で、図示したように、
図１（Ｂ）に示したようなパネル状キャリヤフレーム３
０と図７（Ｃ）に示したようなパネル状基板４７との間
に、前記パネル状基板４７の形態に合わせ、ラウティン
グ、又は、金属加工されたシートタイプの接着剤（以
下、接着シートと称す）６２を挿入する。次いで、１０
０〜４００℃の温度下で、熱圧搾／熱硬化させ、前記パ
ネル状キャリヤフレーム３０とパネル状基板４７とを接
着する。
【００５１】一方、前記接着シート６２を用いる代わり
に、A-STAGE 、又は、B-STAGE 形状の液状接着剤をシル
クスクリーンプリンティング又はディスペンシング工程
を用いて前記パネル状キャリヤフレーム３０のパドル２
１上面に塗布した後、前記パネル状基板４７を前記液状
接着剤上に載置し、１００〜４００℃の温度に熱圧搾／
熱硬化させ、前記パネル状キャリヤフレーム３０とパネ
ル状基板４７とを接着することもできる。
【００５２】このとき、前記キャリヤフレーム３０及び
基板４７に形成されたパネルアラインホール３２、４９
に積層治具６１を挿合して前記キャリヤフレーム３０、
接着シート６２及び基板４７を固定する。又は、前記キ
ャリヤフレーム３０と前記基板４７との間の接着シート
６２の間に、インタフェースコア６３を形成する。該イ
ンタフェースコア６３は、半導体チップを覆う位置にキ
ャビティが形成され、該インタフェースコア６３の上下
面には、接着シート６２が両面に形成されている。
【００５３】且つ、前記インタフェースコア６３は、メ
タル、ＢＴレジン、ＦＲ４、ＦＲ５、ポリイミドなどを
用いて形成することができる。この場合、前記インタフ
ェースコア６３を前記キャリヤフレーム３０と基板４７
との間に介し、前記キャリヤフレーム３０及び基板４７
に形成されたアラインホール３２、４９に積層治具６１
を挿合して固定する。
【００５４】次いで、第１実施形態及び第２実施形態と
同様にダイボンディング、ワイヤボンディング、ダムフ
ォーミング、ポッティング、ソルダボールアタッチ、リ
フロー及びクリーニング工程をパネル単位に順次行う。
その後、前記パネル状基板４７の単位基板４３の左右両
端部の連結バー４４、及び、前記パネル状キャリヤフレ
ーム３０の単位キャリヤフレーム２５の各タイバー２４
を、同時に切断するシングレーション工程を施して、Ｂ
ＧＡ半導体パッケージの製造工程を終了する。
【００５５】そして、図１５は、上述した本発明に係る
ＢＧＡ半導体パッケージの製造工程の第３実施形態をフ
ローチャートにより示している。
【００５６】
【発明の効果】以上説明したように、本発明に係るキャ
リヤフレーム及び基板を利用したＢＧＡ半導体パッケー
ジ用部材においては、通常の半導体パッケージのリード
フレームの構造と類似しているため、通常の半導体パッ
ケージの製造設備を用いて製造することができ、設備に
かかる費用を低減して、生産原価を低減し得るという効
果が得られる。
【００５７】そして、本発明に係るＢＧＡ半導体パッケ
ージ用部材を利用したＢＧＡ半導体パッケージの製造方
法においては、単位基板、ストリップ状基板又はパネル
状基板を用いてパッケージング工程を行うようになって
いるため、全工程の自動化及び高速化を具現し、製造原
価及び低減して生産性を向上し得るという効果が得られ
る。
【図面の簡単な説明】
【図１】 本発明に係るストリップ状キャリヤフレーム
を示した平面図（Ａ）及び本発明に係るパネル状キャリ
ヤフレームを示した平面図（Ｂ）
【図２】 本発明に係るキャリヤフレームの変形例を示
した平面図
【図３】 トランスファーモールディング工程を行うた
め、金型内に図２のキャリヤフレームが装着された状態
を示した縦断面図
【図４】 図１（Ａ）のパドルの変形例を示した平面図
（Ａ）及びそのXb−Xb線縦断面図（Ｂ）
【図５】 図１（Ａ）のパドルの他の変形例を示した平
面図（Ａ）及びそのXIb −XIb 線縦断面図（Ｂ）
【図６】 図１（Ａ）のパドルの更に他の変形例を示し
た平面図（Ａ）及びそのXIIb−XIIb線縦断面図（Ｂ）
【図７】 本発明に係る基板（単位基板、ストリップ状
基板及びパネル状基板）を示した平面図
【図８】 本発明に係るＢＧＡ半導体パッケージ用部材
の製造方法の第１実施形態を示した平面図及び縦断面図
【図９】 本発明に係るＢＧＡ半導体パッケージの製造
方法の第１実施形態を示した工程縦断面図
【図１０】 本発明に係るＢＧＡ半導体パッケージの製
造工程の第１実施形態のフローチャート
【図１１】 本発明に係るＢＧＡ半導体パッケージ用部
材の製造方法の第２実施形態を示した平面図及び縦断面
図
【図１２】 本発明に係るＢＧＡ半導体パッケージの製
造方法の第２実施形態を示した工程縦断面図
【図１３】 本発明に係るＢＧＡ半導体パッケージの製
造工程の第２実施形態のフローチャート
【図１４】 本発明に係るＢＧＡ半導体パッケージの製
造工程の第３実施形態におけるキャリヤフレームと基板
との接着状態を示した概略縦断面図
【図１５】 本発明に係るＢＧＡ半導体パッケージの製
造工程の第３実施形態のフローチャート
【図１６】 従来のＢＧＡ半導体パッケージ用基板の製
造方法を示した工程縦断面図
【図１７】 従来のＢＧＡ半導体パッケージ用基板の製
造工程のフローチャート
【図１８】 従来のＢＧＡ半導体パッケージのアセンブ
リ作業時に用いるボートを示した平面図
【図１９】 ボート上に基板を安着させた状態を示した
平面図（Ａ）及びその矢印方向の正面図（Ｂ）
【図２０】 従来のＢＧＡ半導体パッケージの製造方法
を示した工程縦断面図
【図２１】 従来のＢＧＡ半導体パッケージの製造工程
のフローチャート
【符号の説明】
２１：パドル ２２，２２’：サイドレ
ール ２３：連結部 ２４：タイバー ２５：単位キャリヤフレーム ２６：ストリップ状キャ
リヤフレーム ２７：認識ホール ２８：切断孔 ２９：アラインホール ３０：パネル状キャリヤ
フレーム ３１：パネルフレーム ３２：パネルアラインホ
ール ３３：樹脂注入孔 ３４：垂直ゲート ３５：金型 ３６：ＢＧＡ半導体パッ
ケージ ３７、３７’：凸凹部 ３８：冷却ピン ４１：本体 ４２：貫通孔 ４３：基板（単位基板） ４４：連結バー ４５：ストリップ状基板 ４６ アラインホール ４７：パネル状基板 ４８：パネルフレーム ４９：パネルアラインホール ５１：接着剤 ５２：半導体チップ ５３：金属ワイヤ（導電
体） ５４：ダム ５５：封止部（モールデ
ィング部） ５６：ソルダボール ６１：積層治具 ６２：接着シート ６３：インタフェースコ
ア
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヨン タエ クウォン 大韓民国、ダエク、ススン−ク、ブム−ド ン、15 (72)発明者 クウァン スン チョイ 大韓民国、ソウル、スンブク−ク、サムス ン １−ドン ２−カ、423

Claims (35)

    【特許請求の範囲】
  1. 【請求項１】複数の板状パドル、これらのパドルを支持
    するサイドレール、及び前記複数のパドル間を連結する
    連結部、を有するキャリヤフレームと、 前記各パドル上に付着され、多層回路が形成された本体
    を有し、該本体の中央に貫通孔が形成された基板と、 を備えて構成されたことを特徴とするボールグリッドア
    レイ半導体パッケージ用部材。
  2. 【請求項２】前記キャリヤフレームは、複数のパドルが
    一列に連結されたストリップ状キャリヤフレームである
    ことを特徴とする請求項１記載のボールグリッドアレイ
    半導体パッケージ用部材。
  3. 【請求項３】前記キャリヤフレームは、複数のパドルが
    一列に連結されたストリップ状キャリヤフレームを複数
    有し、これらがパネル状に連結されたパネル状キャリヤ
    フレームであることを特徴とする請求項１記載のボール
    グリッドアレイ半導体パッケージ用部材。
  4. 【請求項４】前記基板は、それぞれの基板が分離されて
    いる単位基板であることを特徴とする請求項１記載のボ
    ールグリッドアレイ半導体パッケージ用部材。
  5. 【請求項５】前記基板は、複数の単位基板が連結バーに
    より一列に連結されたストリップ状基板であることを特
    徴とする請求項１記載のボールグリッドアレイ半導体パ
    ッケージ用部材。
  6. 【請求項６】前記基板は、複数の単位基板が連結バーに
    よりパネル状に連結されたパネル状基板であることを特
    徴とする請求項１記載のボールグリッドアレイ半導体パ
    ッケージ用部材。
  7. 【請求項７】前記パネル状基板は、複数の単位基板が連
    結バーにより一列に連結されたストリップ状基板を複数
    有し、これらがパネル状に連結されたものであることを
    特徴とする請求項６記載のボールグリッドアレイ半導体
    パッケージ用部材。
  8. 【請求項８】前記キャリヤフレームは、パドルの所定部
    位に一つ以上の樹脂注入孔及び垂直ゲートを有すること
    を特徴とする請求項１記載のボールグリッドアレイ半導
    体パッケージ用部材。
  9. 【請求項９】前記キャリヤフレームは、銅合金、アルミ
    ニウム合金及びアロイ４２中、いずれか一つを用いるこ
    とを特徴とする請求項１記載のボールグリッドアレイ半
    導体パッケージ用部材。
  10. 【請求項１０】前記パドルの上面又は下面に複数の凸凹
    部が形成されたことを特徴とする請求項１記載のボール
    グリッドアレイ半導体パッケージ用部材。
  11. 【請求項１１】前記パドルの下面に複数の冷却ピンが付
    着されたことを特徴とする請求項１記載のボールグリッ
    ドアレイ半導体パッケージ用部材。
  12. 【請求項１２】複数のパドル、これらのパドルを支持す
    るサイドレール、及び前記複数のパドル間を連結する連
    結部、を有するキャリヤフレームを形成する工程と、 多層回路が形成された本体を有し、該本体の中央に貫通
    孔が形成された基板を形成する工程と、 前記キャリヤフレームの各パドル上に前記基板を接着す
    る工程と、 を順次行うことを特徴とするボールグリッドアレイ半導
    体パッケージ用部材の製造方法。
  13. 【請求項１３】前記キャリヤフレームと前記基板とを接
    着する工程は、ラウティング又は金属加工されたシート
    タイプの接着剤を用いて接着することを特徴とする請求
    項１２記載のボールグリッドアレイ半導体パッケージ用
    部材の製造方法。
  14. 【請求項１４】前記キャリヤフレームと前記基板とを接
    着する工程は、液状接着剤を用いてシルクスクリーンプ
    リンティング又はディスペンシングを施して接着するこ
    とを特徴とする請求項１２記載のボールグリッドアレイ
    半導体パッケージ用部材の製造方法。
  15. 【請求項１５】前記パドルの所定部位に一つ以上の樹脂
    注入孔及び垂直ゲートを形成することを特徴とする請求
    項１２記載のボールグリッドアレイ半導体パッケージ用
    部材の製造方法。
  16. 【請求項１６】前記キャリヤフレームの形成工程は、複
    数のパドルが一列に連結されたストリップ状キャリヤフ
    レームを形成することを特徴とする請求項１２記載のボ
    ールグリッドアレイ半導体パッケージ用部材の製造方
    法。
  17. 【請求項１７】前記キャリヤフレームの形成工程は、複
    数のパドルが一列に連結されたストリップ状キャリヤフ
    レームを複数有し、これらがパネル状に連結されたパネ
    ル状キャリヤフレームを形成することを特徴とする請求
    項１２記載のボールグリッドアレイ半導体パッケージ用
    部材の製造方法。
  18. 【請求項１８】前記基板の形成工程は、それぞれの基板
    が分離されている単位基板を形成することを特徴とする
    請求項１２記載のボールグリッドアレイ半導体パッケー
    ジ用部材の製造方法。
  19. 【請求項１９】前記基板の形成工程は、複数の単位基板
    が連結バーにより一列に連結されたストリップ状基板を
    形成することを特徴とする請求項１２記載のボールグリ
    ッドアレイ半導体パッケージ用部材の製造方法。
  20. 【請求項２０】前記基板の形成工程は、複数の単位基板
    が連結バーによりパネル状に連結されたパネル状基板を
    形成することを特徴とする請求項１２記載のボールグリ
    ッドアレイ半導体パッケージ用部材の製造方法。
  21. 【請求項２１】前記パドルの上面又は下面に複数の凸凹
    部を形成する工程を包含することを特徴とする請求項１
    ２記載のボールグリッドアレイ半導体パッケージ用部材
    の製造方法。
  22. 【請求項２２】前記パドルの下面に複数の冷却ピンを付
    着する工程を包含することを特徴とする請求項１２記載
    のボールグリッドアレイ半導体パッケージ用部材の製造
    方法。
  23. 【請求項２３】複数のパドル、これらのパドルを支持す
    るサイドレール、及び前記複数のパドル間を連結する連
    結部、を有するキャリヤフレームを形成する工程と、 多層回路が形成された本体を有し、該本体の中央に貫通
    孔が形成された基板を形成する工程と、 前記キャリヤフレームの各パドル上に前記基板を接着す
    る工程と、 前記貫通孔の内方側パドル上に半導体チップを付着する
    工程と、 該半導体チップと前記多層回路とを導電体を用いて電気
    的に接続する工程と、 前記半導体チップ及び導電体をモールディングする工程
    と、 を順次行うことを特徴とするボールグリッドアレイ半導
    体パッケージの製造方法。
  24. 【請求項２４】前記モールディング工程は、前記基板の
    上面に半導体チップ及び導電体を囲むようにダムを形成
    する工程と、前記ダム内方側にモールディング部を形成
    する工程と、を包含することを特徴とする請求項２３記
    載のボールグリッドアレイ半導体パッケージの製造方
    法。
  25. 【請求項２５】前記モールディング工程は、ポッティン
    グ方法を利用することを特徴とする請求項２３記載のボ
    ールグリッドアレイ半導体パッケージの製造方法。
  26. 【請求項２６】前記パドルの所定部位に一つ以上の樹脂
    注入孔及び垂直ゲートを形成することを特徴とする請求
    項２３記載のボールグリッドアレイ半導体パッケージの
    製造方法。
  27. 【請求項２７】前記モールディング工程は、トランスフ
    ァーモールディング方法を利用することを特徴とする請
    求項２６記載のボールグリッドアレイ半導体パッケージ
    の製造方法。
  28. 【請求項２８】前記キャリヤフレームから各パドルを分
    離するシングレーション工程を追加して行うことを特徴
    とする請求項２３記載のボールグリッドアレイ半導体パ
    ッケージの製造方法。
  29. 【請求項２９】前記キャリヤフレームと前記基板とを接
    着する工程は、ラウティング又は金属加工されたシート
    タイプの接着剤を用いて接着することを特徴とする請求
    項２３記載のボールグリッドアレイ半導体パッケージの
    製造方法。
  30. 【請求項３０】前記キャリヤフレームと前記基板とを接
    着する工程は、液状接着剤を用いてシルクスクリーンプ
    リンティング又はディスペンシングを施して接着するこ
    とを特徴とする請求項２３記載のボールグリッドアレイ
    半導体パッケージの製造方法。
  31. 【請求項３１】前記キャリヤフレームの形成工程は、複
    数のパドルが一列に連結されたストリップ状キャリヤフ
    レームを形成することを特徴とする請求項２３記載のボ
    ールグリッドアレイ半導体パッケージの製造方法。
  32. 【請求項３２】前記キャリヤフレームの形成工程は、複
    数のパドルが一列に連結されたストリップ状キャリヤフ
    レームを複数有し、これらがパネル状に連結されたパネ
    ル状キャリヤフレームを形成することを特徴とする請求
    項２３記載のボールグリッドアレイ半導体パッケージの
    製造方法。
  33. 【請求項３３】前記基板の形成工程は、それぞれの基板
    が分離されている単位基板を形成することを特徴とする
    請求項２３記載のボールグリッドアレイ半導体パッケー
    ジの製造方法。
  34. 【請求項３４】前記基板の形成工程は、複数の単位基板
    が連結バーにより一列に連結されたストリップ状基板を
    形成することを特徴とする請求項２３記載のボールグリ
    ッドアレイ半導体パッケージ用部材の製造方法。
  35. 【請求項３５】前記基板の形成工程は、複数の単位基板
    が連結バーによりパネル状に連結されたパネル状基板を
    形成することを特徴とする請求項２３記載のボールグリ
    ッドアレイ半導体パッケージの製造方法。
JP10012342A 1997-01-25 1998-01-26 ボールグリッドアレイ半導体パッケージ用部材、その製造方法、及びボールグリッドアレイ半導体パッケージの製造方法 Expired - Fee Related JP2958692B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019970002153A KR100214552B1 (ko) 1997-01-25 1997-01-25 캐리어프레임 및 서브스트레이트와 이들을 이용한 볼 그리드 어 레이 패키지의 제조방법
KR2153/1997 1997-01-25

Publications (2)

Publication Number Publication Date
JPH10214921A true JPH10214921A (ja) 1998-08-11
JP2958692B2 JP2958692B2 (ja) 1999-10-06

Family

ID=19495524

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10012342A Expired - Fee Related JP2958692B2 (ja) 1997-01-25 1998-01-26 ボールグリッドアレイ半導体パッケージ用部材、その製造方法、及びボールグリッドアレイ半導体パッケージの製造方法

Country Status (3)

Country Link
US (1) US6114760A (ja)
JP (1) JP2958692B2 (ja)
KR (1) KR100214552B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100374150B1 (ko) * 1999-11-01 2003-03-03 앰코 테크놀로지 코리아 주식회사 반도체 패키지 운반용 캐리어
JP2010021515A (ja) * 2008-06-12 2010-01-28 Renesas Technology Corp 半導体装置およびその製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6838766B2 (en) 2000-03-21 2005-01-04 Sanyo Electric Co., Ltd. Semiconductor device
JP2002092575A (ja) * 2000-09-19 2002-03-29 Mitsubishi Electric Corp 小型カードとその製造方法
US6537848B2 (en) 2001-05-30 2003-03-25 St. Assembly Test Services Ltd. Super thin/super thermal ball grid array package
SG109495A1 (en) * 2002-04-16 2005-03-30 Micron Technology Inc Semiconductor packages with leadfame grid arrays and components and methods for making the same
KR100485111B1 (ko) * 2002-07-31 2005-04-27 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US6903449B2 (en) * 2003-08-01 2005-06-07 Micron Technology, Inc. Semiconductor component having chip on board leadframe
JP4544624B2 (ja) * 2004-09-28 2010-09-15 ローム株式会社 金属製端子板付きハイブリッド回路基板を製造するための素材基板及びハイブリッド回路基板を製造する方法
TWI235465B (en) * 2004-10-28 2005-07-01 Advanced Semiconductor Eng Multi-row substrate strip and method for manufacturing the same
US20080054490A1 (en) * 2006-08-31 2008-03-06 Ati Technologies Inc. Flip-Chip Ball Grid Array Strip and Package
CN103426776A (zh) * 2013-07-09 2013-12-04 上海百嘉电子有限公司 智能卡载带的制造方法
KR101479248B1 (ko) * 2014-05-28 2015-01-05 (주) 씨앤아이테크놀로지 액상 점착제를 이용한 반도체 패키지의 전자파 차폐를 위한 스퍼터링 방법 및 이를 위한 스퍼터링 장치
US11398417B2 (en) 2018-10-30 2022-07-26 Stmicroelectronics, Inc. Semiconductor package having die pad with cooling fins

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4949161A (en) * 1988-12-23 1990-08-14 Micron Technology, Inc. Interdigitized leadframe strip
JP2636777B2 (ja) * 1995-02-14 1997-07-30 日本電気株式会社 マイクロプロセッサ用半導体モジュール
US5570271A (en) * 1995-03-03 1996-10-29 Aavid Engineering, Inc. Heat sink assemblies
KR0178255B1 (ko) * 1995-11-17 1999-03-20 황인길 Bga 반도체 패키지의 pcb캐리어 프레임 및 그 제조방법
US5859475A (en) * 1996-04-24 1999-01-12 Amkor Technology, Inc. Carrier strip and molded flex circuit ball grid array

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100374150B1 (ko) * 1999-11-01 2003-03-03 앰코 테크놀로지 코리아 주식회사 반도체 패키지 운반용 캐리어
JP2010021515A (ja) * 2008-06-12 2010-01-28 Renesas Technology Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2958692B2 (ja) 1999-10-06
KR100214552B1 (ko) 1999-08-02
KR19980066540A (ko) 1998-10-15
US6114760A (en) 2000-09-05

Similar Documents

Publication Publication Date Title
US5843808A (en) Structure and method for automated assembly of a tab grid array package
US6291271B1 (en) Method of making semiconductor chip package
US6548328B1 (en) Circuit device and manufacturing method of circuit device
WO1995026047A1 (en) Semiconductor package manufacturing method and semiconductor package
TW201232723A (en) Method of making stackable semiconductor assembly with bump/flange heat spreader and dual build-up circuitry
JPH08102466A (ja) 半導体装置の製造方法及び半導体ウエハー
JP2958692B2 (ja) ボールグリッドアレイ半導体パッケージ用部材、その製造方法、及びボールグリッドアレイ半導体パッケージの製造方法
US7923835B2 (en) Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing
JP2004119726A (ja) 回路装置の製造方法
US6664138B2 (en) Method for fabricating a circuit device
JPH08279591A (ja) 半導体装置とその製造方法
US9653424B2 (en) Semiconductor package with adhesive material pre-printed on the lead frame and chip, and its manufacturing method
US9972562B2 (en) Semiconductor device and corresponding method
US8455303B2 (en) Semiconductor package with adhesive material pre-printed on the lead frame and chip, and its manufacturing method
JP2626621B2 (ja) 半導体装置の製造方法
JP3691335B2 (ja) 回路装置の製造方法
JPH08241940A (ja) 半導体装置およびその製造方法
US20110068457A1 (en) Semiconductor package with adhesive material pre-printed on the lead frame and chip, and its manufacturing method
TWI283048B (en) New package system for discrete devices
JP4881369B2 (ja) 半導体装置の製造方法
JP2006013555A (ja) 半導体装置
JPH1116939A (ja) 半導体装置及びその製造方法
JP2675077B2 (ja) 半導体装置用リードフレーム
JP5271402B2 (ja) 半導体装置の製造方法
JP2001127195A (ja) ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070730

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080730

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080730

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090730

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090730

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100730

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110730

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110730

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120730

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130730

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees