JP2626621B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2626621B2
JP2626621B2 JP7096465A JP9646595A JP2626621B2 JP 2626621 B2 JP2626621 B2 JP 2626621B2 JP 7096465 A JP7096465 A JP 7096465A JP 9646595 A JP9646595 A JP 9646595A JP 2626621 B2 JP2626621 B2 JP 2626621B2
Authority
JP
Japan
Prior art keywords
chip
bonding jig
film carrier
bonding
carrier tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7096465A
Other languages
English (en)
Other versions
JPH08293530A (ja
Inventor
力 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7096465A priority Critical patent/JP2626621B2/ja
Priority to US08/634,443 priority patent/US5643802A/en
Priority to KR1019960012765A priority patent/KR100198682B1/ko
Publication of JPH08293530A publication Critical patent/JPH08293530A/ja
Application granted granted Critical
Publication of JP2626621B2 publication Critical patent/JP2626621B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/79—Apparatus for Tape Automated Bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にフィルムキャリア半導体装置の製造方法に関
する。
【０００２】
【従来の技術】一般にフィルムキャリア半導体装置は、
搬送及び位置決め用のスプロケットホールとＩＣチップ
が入るデバイスホールとを有するポリイミド，ポリエス
テルまたはガラスエポキシ等の絶縁フィルムをベースと
し、このベースフィルム上に接着材を介してＣｕ等の金
属箔を接着し、この金属箔をエッチング等により所望の
形状のリードと電気的選別用のパッドとを形成し、この
リードとＩＣチップの電極端子上に予め設けた金属突起
物であるバンプとを熱圧着法又は共晶法によりインナー
リードボンディング（以下ＩＬＢと記す）を行ない、フ
ィルムキャリアテープの状態で電気選別やＢＴ（Ｂｕｒ
ｎ−ｉｎ Ｔｅｓｔ）を実施した後、リードを所望の長
さに切断して半導体装置を形成する。
【０００３】このとき、リードの数が多い多数ピンの場
合はアウターリードのばらけを防止するためフィルムキ
ャリアテープを構成しているポリイミド等の絶縁フィル
ムをアウターリードの外端に残す方法が用いられること
が多い。次に、例えばプリント基板や一般リードフレー
ム上のボンディングパットにアウターリードボンディン
グを行なう。
【０００４】このようなフィルムキャリア半導体装置
は、ボンディングがリードの数と無関係に一度で、同時
に実施できるためボンディングスピードが速いこと、ま
た、ボンディング等の組立と電気的選別作業の自動化が
容易で、量産性が優れている等の利点を有している。
【０００５】ところが、このようなフィルムキャリア半
導体装置のボンディングは、バンプの数と無関係に一度
で同時に行なうため、熱と荷重を負荷されるギャングボ
ンディング治具は熱分布の均一性と荷重を均一に負荷す
るためにインナーリードに接触する面は均一な面、つま
り平坦度が要求され、ＩＣチップ上のバンプはその高さ
のばらつきを小さくすること、また、フィルムキャリア
テープのインナーリードもその厚さのばらつきを小さく
すること等が要求される。
【０００６】一方で、ＩＣは高集積化，高機能化が進ん
でＩＣチップの外形サイズが大型化されており、これに
伴ないＩＣチップの電極数も例えば３００〜６００個に
のぼるものが開発されつつある。
【０００７】このようなＩＣチップのＩＬＢを従来の方
法で行なう場合、多数のバンプとインナーリードの接続
を接続数にかかわらず一度で同時に行なうが、１電極
（１接続点）当りの接続に必要な印加荷重は変らず、従
って、多数ピンではそのピン数に比例してギャングボン
ディング治具に必要な荷重は大きくなってしまい、例え
ば１接続当り０．１ｋｇとすると、６００ピンのＩＣチ
ップでは６０ｋｇにもなる。
【０００８】また、接続に必要なギャングボンディング
治具の熱分布は、ＩＣチップの外形サイズが（１０〜１
５ｍｍ）×（１０〜１５ｍｍ）と大型になっても均一で
あることが必要とされ、その温度範囲は±５〜７℃であ
る。
【０００９】したがって、ＩＣチップの大型化・多ピン
化に伴なう熱圧着時の荷重の増大、ギャングボンディン
グ治具の熱分布の均一性向上、ギャングボンディング治
具の平坦度向上等が必要となるため、以下の欠点が顕著
化してくる。
【００１０】すなわち、ＩＣチップ上のバンプの製造上
の精度、特に厚さのばらつきおよびギャングボンディン
グ治具やＩＬＢ装置の精度、特に傾き又は平坦度，平行
度などの不備からＩＬＢ時に数個から数１０個のバンプ
のみに瞬間的に荷重や熱が集中して強大なストレスを受
け、バンプが隣りのバンプとショートをおこしたり、バ
ンプがシリコン基板または絶縁膜とバンプ界面からの剥
離をおこし接続強度の低下やＩＣチップそのものを破壊
する。
【００１１】また、一方では、ＩＬＢ時の荷重や熱が不
足し、バンプとインナーリードの界面からの剥離が発生
し、これは接続強度の低下となる。この傾向はＩＣチッ
プの大型化，多ピン化に伴なって顕著化して、その信頼
性を著しく低下させることになる。
【００１２】このように、バンプとリードの接続を一度
で同時に行なう方法では、その接続信頼性を低下させる
問題があり、バンプおよびリードの特に厚さ方向の精度
向上やギャングボンディング治具およびＩＬＢ装置の特
に平行度等に対する精度向上の対策はＩＣチップの大型
化，多ピン化と共に非常に困難となっている。
【００１３】この問題に対して、ＩＣチップ上に配置さ
れた複数個の電極つまりバンプとこのバンプのそれぞれ
と一対に対応する複数個のフィルムキャリアテープのイ
ンナーリードとの接続を複数回に分割して接続する方法
が開発されている。
【００１４】バンプとこれに対応するインナーリードの
一組ずつをポイントボンディング治具により順次接続す
るシングルポイントＩＬＢ法では、ＩＬＢ装置には複雑
な機械的機構が不要で、これに伴ないＩＬＢ装置の小型
化，低価格化が可能となる上に、ポイントボンディング
治具に印加される熱と荷重は、ＩＣチップの外形寸法に
対して、ポイントボンディング治具の外形寸法が非常に
小さくなり、例えばＩＣチップの外形寸法が１５ｍｍ×
１５ｍｍでも、ポイントボンディング治具の先端外形寸
法が０．１ｍｍ×０．１ｍｍであるような場合、このポ
イントボンディング治具先端部の熱分布は±１℃以内に
収まり、またポイントボンディング治具に印加される荷
重も数１０ｇから数１００ｇですむようになり、さら
に、ポイントボンディング治具とＩＣチップ上のバンプ
との平行度も容易に調整できる。
【００１５】しかしながら、ＩＣチップの大型化，多ピ
ン化に伴ないシングルポイントＩＬＢ中の温度上昇によ
り、フィルムキャリアテープの変形を生じて寸法精度が
低下するという問題が発生した。
【００１６】すなわち、シングルポイントＩＬＢはＩＣ
チップ上に配置された複数個の電極とそれぞれ一対に対
応する複数個のフィルムキャリアテープのインナーリー
ドとの接続を複数回に分割して接続する方法であるた
め、シングルポイントＩＬＢを進めるに従ってＩＬＢに
必要な熱（約２５０℃〜３５０℃）がインナーリードを
通してフィルムキャリアに伝達され、ベースフィルムの
温度が少しずつ上昇する。この温度によりフィルムキャ
リアのベースフィルムが熱膨張し、フィルムキャリアや
インナーリードが変形し、ＩＬＢに必要な寸法精度が保
てなくなり、ＩＣチップ上の電極とインナーリードとの
位置ずれによりボンディング不良が発生し、接続強度が
低下する。この傾向はＩＣの大型化，多ピン化に伴なっ
て顕著化して、その信頼性を著しく低下させる。
【００１７】
【発明が解決しようとする課題】この従来の半導体装置
の製造方法は、ＩＣチップの大型化、多ピン化に伴いフ
ィルムキャリアテープのインナーリードをギャングボン
ディング治具で一括して接続する方法では、ギャングボ
ンディング治具の平坦性不良や傾きによりＩＣチップ上
のバンプに局部的に荷重や熱が集中して短絡事故や接続
不良を生ずるという問題がある。
【００１８】また、シングルポイントＩＬＢ法では、多
数の接続点を個々に順次ボンディングして進行するに従
いフィルムキャリアに熱が伝わりフィルムキャリアのベ
ースフィルムが膨張してフィルムキャリアテープやイン
ナーリードが変形し、接続不良を生ずるという問題があ
る。
【００１９】本発明の目的は、ギャングボンディング治
具の精度不足による荷重や加熱の偏在やシングルボンデ
ィング時におけるフィルムキャリアテープの熱歪みの影
響を低減して信頼性を向上させた半導体装置の製造方法
を提供することにある。
【００２０】
【課題を解決するための手段】本発明の第１の半導体装
置の製造方法は、ＩＣチップ上に配置して形成した電極
と前記電極のそれぞれに対応するフィルムキャリアテー
プのインナリードとを位置合わせして重ね低温のギャン
グボンディング治具により前記電極と前記インナーリー
ドとを仮接続する工程と、仮接続した前記電極および前
記インナーリードの接続部のそれぞれをポイントボンデ
ィング治具により順次圧着して本格接続する工程とを含
んで構成される。
【００２１】本発明の第２の半導体装置の製造方法は、
ＩＣチップ上に配置して形成した電極と前記電極のそれ
ぞれに対応する位置のフィルムキャリアテープに設けた
スルーホールとを位置合わせして重ね低温のギャングボ
ンディング治具により前記電極と前記スルーホールに埋
込まれた金属層とを仮接続すると同時に前記フィルムキ
ャリアテープに貼付けた熱可塑性接着フィルムを加熱流
動させ前記フィルムキャリアテープを前記ＩＣチップに
接着する工程と、仮接続した前記電極および前記金属層
の接続部のそれぞれをポイントボンディング治具により
順次圧着して本格接続する工程とを含んで構成される。
【００２２】
【実施例】次に、本発明について図面を参照して説明す
る。
【００２３】図１（ａ）〜（ｃ）は本発明の第１の実施
例を説明するための工程順に示した平面図および断面図
である。
【００２４】まず、図１（ａ）に示すように、ボンディ
ングステージ２１の上に装着したＩＣチップ１の上面に
設けたバンプ電極２のそれぞれに対応するキャリアテー
プのインナーリード３を位置合わせして重ねる。
【００２５】次に、図１（ｂ）に示すように、ギャング
ボンディング治具２２を用いＩＣチップ１の全部のバン
プ電極２とインナーリード３を一括して低温で熱圧着し
仮接続する。
【００２６】このとき、例えばチップサイズ１５ｍｍ×
１５ｍｍのＩＣチップ１に８０μｍのピッチで７００個
のバンプ電極２を形成したものでは、インナーリード３
の幅は約４０μｍとなり、仮接続のＩＬＢ条件はギャン
グボンディング治具２２の温度が３８０〜４２０℃、荷
重が３０〜４０ｋｇ、ボンディング時間が０．５〜１．
０秒である。また、ＩＣチップ１とギャングボンディン
グ治具２２との平行性を得るために両者の傾きは０．１
０℃以下に抑える必要がある。また、ギャングボンディ
ング治具２２に高周波振動を加えても良い。
【００２７】次に、図１（ｃ）に示すように、仮接続さ
れたバンプ電極２とインナーリード３との組合せをボン
ディングステージ２１による加熱とポイントボンディン
グ治具２３に印加する超音波振動により１個ずつ順次圧
着し本格的に接続する。
【００２８】この本格接続の条件としては、ボンディン
グステージ２１の温度が２５０〜３００℃、ポイントボ
ンディング治具２３の荷重が４０〜６０ｇ、超音波振動
の周波数６０ｋＨｚ、ボンディング時間が０．０５〜
０．１秒である。
【００２９】なお、ポイントボンディング治具２３によ
るＩＬＢは１個ずつ順次ボンディングする以外に数個の
ポイントボンディング治具２３を組にして順次ＩＬＢを
行っても良い。
【００３０】このように本実施例では、一括ボンディン
グの際のギャングボンディング治具２２の温度、荷重が
従来例の温度４８０〜５２０℃、荷重５５〜６５ｋｇに
比べてそれぞれ約８０％，約５０〜８０％と低くするこ
とができ、高温におけるインナーリードの変形やフィル
ムキャリアテープの反り、うねり等の発生を防止でき、
また、ギャングボンディング治具２２とＩＣチップ１と
の平行度が多少低くてもポイントボンディングによる本
格接続を用いているため、接続不良を生ずることはな
い。
【００３１】図２は本発明の第２の実施例を説明するた
めの断面図である。
【００３２】図２に示すように、ボンディングステージ
２１の上に装着したＩＣチップ１の上面に形成したアル
ミニウムからなる電極パッド４のそれぞれに対応するキ
ャリアテープのインナーリード３を位置合わせして重
ね、これらの電極パッド４のそれぞれに対応する位置に
突起部２５を設けたギャングボンディング治具２４の突
起部２５を電極パッド４直上のインナーリード３の上に
位置合わせして乗せ、温度と圧力を加えて仮接続する。
【００３３】このとき、チップサイズ１５ｍｍ×１５ｍ
ｍのＩＣチップ１に８０μｍピッチで７００個の電極パ
ッド４を有するものでは、インナーリード３の幅は約４
０μｍとなり、仮接続のＩＬＢ条件はギャング治具２４
の温度が３８０〜４２０℃、荷重が２０〜３０ｋｇ、ボ
ンディング時間０．７〜１．０秒であり、ギャングボン
ディング治具２４とＩＣチップとの傾きは０．０５°以
下に抑える。また、ギャングボンディング治具２４に５
０〜１００ｋＨｚの超音波振動を加えても良い。
【００３４】次に、第１の実施例と同様に、仮接続され
た電極パッド４とインナーリード３を先端が尖っている
ポイントボンディング治具により順次本格的に接続す
る。このときのＩＬＢ条件はポイントボンディング治具
の荷重が４０〜６０ｇ、超音波振動周波数５０〜１００
ｋＨｚ、ボンディングステージ２１の温度が２５０〜３
５０℃、ボンディング時間が０．０８〜０．１秒であ
る。
【００３５】図３（ａ）〜（ｃ）は本発明の第３の実施
例を説明するための工程順に示した断面図である。
【００３６】まず、図３（ａ）に示すように、上面に設
けた電極パッド４の上にＡｕのボールバンプ５を形成し
たＩＣチップ１をボンディングステージ２１の上に装着
し、このボールバンプ５の位置に対応してフィルムキャ
リアテープ６に形成して金属層を充填したスルーホール
７の一方に設けたランド８をボールバンプ５と位置合わ
せして重ね、ランド８を有する面の中央部に貼付けられ
た熱可塑性樹脂からなる接着フィルム９をＩＣチップ１
の上面に載置する。
【００３７】次に、図３（ｂ）に示すように、フィルム
キャリアテープ６の上から加熱したギャングボンディン
グ治具２５で圧着しフィルムキャリアテープ６のランド
８とＩＣチップ１のボールバンプ５とを仮接続する。
【００３８】このとき、チップサイズが１０ｍｍ×１０
ｍｍのＩＣチップ１に０．１５ｍｍのピッチで単列配置
された２４０個の電極パッド４を有する場合には、電極
パッド４の大きさが（０．１〜０．１１ｍｍ）×（０．
１〜０．１１ｍｍ）で、電極パッド４の上に直径０．０
８〜０．０９ｍｍ、高さ０．０３〜０．０５ｍｍのポー
ルバンプ５が形成され、仮接続の条件はギャングボンデ
ィング治具２５により２０〜２４ｋｇの荷重をかけた状
態でギャングボンディング治具２５の温度を２５０〜３
３０℃に上昇させ０．５〜０．７秒間保持した後１００
〜１３０℃まで冷却させるパルスヒート方式の熱圧着法
で仮接続する。
【００３９】ここで、ギャングボンディング治具２５の
荷重により、まず、フィルムキャリアテープ６のランド
８がボールバンプ５に圧着された後に接着フィルム９が
軟化してＩＣチップ１の中央部から周辺部に流動してＩ
Ｃチップ１の周縁まで達し、ＩＣチップ１とフィルムキ
ャリアテープ６との間隙に充填される。
【００４０】次に、図３（ｃ）に示すように、仮接続さ
れたランド８とボールバンプ５とをボンディングステー
ジ２１による加熱とポイントボンディング治具２６に印
加する超音波振動により個々に順次圧着して本格的に接
続する。
【００４１】このポイントボンディングの条件として
は、ボンディングステージ２１の温度が２５０〜３３０
℃、ポイントボンディング治具の荷重が４０〜６０ｇ、
超音波振動数５０〜１００ｋＨｚ、ボンディング時間
０．０５〜０．１秒である。
【００４２】次に、図３（ｄ）に示すように、ＩＣチッ
プ１の周縁近傍でフィルムキャリアテープ６を金型やレ
ーザ等を用いて切断し、スルーホールに埋込まれた金属
層の表面に印刷法、インジェクション法あるいは打抜き
バンプ法等により半田バンプ１０を形成し、ＣＳＰ（Ｃ
ｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）半導体装置を構成
する。
【００４３】図４（ａ）〜（ｃ）は本発明の第４の実施
例を説明するための工程順に示した断面図である。
【００４４】まず、図４（ａ）に示すように、フィルム
キャリアテープ６に形成して金属層を充填したスルーホ
ール７に接続しフィルムキャリアテープ６の一方の側の
表面に形成した配線１１と、この配線１１を被覆する保
護膜１２と、このフィルムキャリアテープ６の他方の側
のスルーホール７の金属層に接続して形成した突起部１
３とを有するフィルムキャリアテープ６の突起部１３を
ボンディングステージ２１上に装着したＩＣチップ１の
電極パッド４上に位置合わせして重ね、第３の実施例と
同様にギャングボンディング治具２５により仮接続す
る。
【００４５】次に、図４（ｂ）に示すように、第３の実
施例と同様にボンディングステージ２１による加熱とポ
イントボンディング治具２６による超音波振動により突
起部１３と電極パッド４を個々に順次圧着して本格接続
する。
【００４６】次に、図４（ｃ）に示すように、ＩＣチッ
プ１の周縁近傍でフィルムキャリアテープ６を切断し、
配線１１上に半田バンプ１０を形成する。
【００４７】この実施例では、配線１１の使用によりＩ
Ｃチップ１上の任意の位置（例えばマトリクス状に配置
した位置）に配置でき多ピン化に対応できる利点があ
る。
【００４８】
【発明の効果】以上説明したように本発明は、フィルム
キャリアテープのインナーリードあるいはランド等とＩ
Ｃチップ上の電極パッドとを低温のギャングボンディン
グにより一括して仮接続し、次いで、ポイントボンディ
ングによる本格接続を行うことにより、一括ボンディン
グにおけるギャングボンディング治具の平坦性不良や傾
きにより局部的に荷重や熱が集中して生ずる短絡や接続
不良と、ポイントボンディングにおけるフィルムキャリ
アの変形でインナーリードが位置ずれし生ずる接続不良
とを防止し、６００〜１０００ピンというの多ピン半導
体装置のボンディングの信頼性を向上できるという効果
を有する。
【図面の簡単な説明】
【図１】本発明の第１の実施例を説明するための工程順
に示した平面図および断面図。
【図２】本発明の第２の実施例を説明するための断面
図。
【図３】本発明の第３の実施例を説明するための工程順
に示した断面図。
【図４】本発明の第４の実施例を説明するための工程順
に示した断面図。
【符号の説明】
１ ＩＣチップ ２ バンプ電極 ３ インナーリード ４ 電極パッド ５ ボールバンプ ６ フィルムキャリアテープ ７ スルーホール ８ ランド ９ 接着フィルム １０ 半田バンプ １１ 配線 １２ 保護膜 １３ 突起部 ２１ ボンディングステージ ２２，２４，２５ ギャングボンディング治具 ２３，２６ ポイントボンディング治具
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/48 Ｈ０１Ｌ 23/48 Ｓ Ｚ

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 ＩＣチップ上に配置して形成した電極と
    前記電極のそれぞれに対応するフィルムキャリアテープ
    のインナリードとを位置合わせして重ね低温のギャング
    ボンディング治具により前記電極と前記インナーリード
    とを仮接続する工程と、仮接続した前記電極および前記
    インナーリードの接続部のそれぞれをポイントボンディ
    ング治具により順次圧着して本格接続する工程とを含む
    ことを特徴とする半導体装置の製造方法。
  2. 【請求項２】 ギャングボンディング治具がＩＣチップ
    上の電極とインナーリードとの接続位置に対応する部分
    のそれぞれに突起部を有する請求項１記載の半導体装置
    の製造方法。
  3. 【請求項３】 ギャングボンディング治具およびポイン
    トボンディング治具のうちの少くとも一方に高周波振動
    を印加する請求項１又は請求項２記載の半導体装置の製
    造方法。
  4. 【請求項４】 ギャングボンディング治具の加熱温度が
    ３８０乃至４２０℃である請求項１又は請求項２記載の
    半導体装置の製造方法。
  5. 【請求項５】 ＩＣチップ上に配置して形成した電極と
    前記電極のそれぞれに対応する位置のフィルムキャリア
    テープに設けたスルーホールとを位置合わせして重ね低
    温のギャングボンディング治具により前記電極と前記ス
    ルーホールに埋込まれた金属層とを仮接続すると同時に
    前記フィルムキャリアテープに貼付けた熱可塑性接着フ
    ィルムを加熱流動させ前記フィルムキャリアテープを前
    記ＩＣチップに接着する工程と、仮接続した前記電極お
    よび前記金属層の接続部のそれぞれをポイントボンディ
    ング治具により順次圧着して本格接続する工程とを含む
    ことを特徴とする半導体装置の製造方法。
  6. 【請求項６】 ポイントボンディング治具に高周波振動
    を印加する請求項５記載の半導体装置の製造方法。
JP7096465A 1995-04-21 1995-04-21 半導体装置の製造方法 Expired - Fee Related JP2626621B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP7096465A JP2626621B2 (ja) 1995-04-21 1995-04-21 半導体装置の製造方法
US08/634,443 US5643802A (en) 1995-04-21 1996-04-18 Method of producing a semiconductor device by gang bonding followed by point bonding
KR1019960012765A KR100198682B1 (ko) 1995-04-21 1996-04-19 반도체 디바이스 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7096465A JP2626621B2 (ja) 1995-04-21 1995-04-21 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH08293530A JPH08293530A (ja) 1996-11-05
JP2626621B2 true JP2626621B2 (ja) 1997-07-02

Family

ID=14165788

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7096465A Expired - Fee Related JP2626621B2 (ja) 1995-04-21 1995-04-21 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US5643802A (ja)
JP (1) JP2626621B2 (ja)
KR (1) KR100198682B1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100186333B1 (ko) * 1996-06-20 1999-03-20 문정환 칩 사이즈 반도체 패키지 및 그 제조방법
KR100351038B1 (ko) * 1999-10-11 2002-08-30 밍-퉁 쉔 반도체 장치 및 그 제조 방법
EP1109214A1 (de) * 1999-12-16 2001-06-20 Infineon Technologies AG Anordnung und Verfahren zur Kontaktierung von Schaltkreisen
JP3980386B2 (ja) 2002-03-18 2007-09-26 富士通株式会社 重ね合わせ部品の加熱方法および加熱装置
JP4264388B2 (ja) * 2004-07-01 2009-05-13 富士通株式会社 半導体チップの接合方法および接合装置
JP4663609B2 (ja) * 2006-09-25 2011-04-06 富士通株式会社 重ね合わせ部品の加熱方法および加熱装置
JP5076163B2 (ja) * 2007-07-24 2012-11-21 株式会社アドウェルズ 超音波振動接合方法および超音波振動接合装置
US20090279275A1 (en) * 2008-05-09 2009-11-12 Stephen Peter Ayotte Method of attaching an integrated circuit chip to a module
KR20130055220A (ko) * 2011-11-18 2013-05-28 삼성전자주식회사 동박적층판 및 이를 사용한 금속코어기판의 제조방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3650454A (en) * 1967-07-06 1972-03-21 Western Electric Co Device for bonding with a compliant medium
US3697828A (en) * 1970-12-03 1972-10-10 Gen Motors Corp Geometry for a pnp silicon transistor with overlay contacts
US4295912A (en) * 1978-07-03 1981-10-20 National Semiconductor Corporation Apparatus and process for laminating composite tape
US4209355A (en) * 1978-07-26 1980-06-24 National Semiconductor Corporation Manufacture of bumped composite tape for automatic gang bonding of semiconductor devices
GB8624513D0 (en) * 1986-10-13 1986-11-19 Microelectronics & Computer Single point bonding method
US5569956A (en) * 1995-08-31 1996-10-29 National Semiconductor Corporation Interposer connecting leadframe and integrated circuit

Also Published As

Publication number Publication date
US5643802A (en) 1997-07-01
KR960039241A (ko) 1996-11-21
JPH08293530A (ja) 1996-11-05
KR100198682B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
JP3377001B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2792532B2 (ja) 半導体装置の製造方法及び半導体ウエハー
JP2546192B2 (ja) フィルムキャリア半導体装置
JP2916915B2 (ja) ボールグリッドアレイ半導体パッケージの製造方法
JP2586344B2 (ja) キャリアフィルム
JPH10173003A (ja) 半導体装置とその製造方法およびフィルムキャリアテープとその製造方法
KR20040086576A (ko) 반도체장치 및 그 제조방법
JP2626621B2 (ja) 半導体装置の製造方法
JP2958692B2 (ja) ボールグリッドアレイ半導体パッケージ用部材、その製造方法、及びボールグリッドアレイ半導体パッケージの製造方法
US8217517B2 (en) Semiconductor device provided with wire that electrically connects printed wiring board and semiconductor chip each other
JP3645511B2 (ja) 半導体装置の製造方法
JPH07106334A (ja) 光学半導体装置を光学基板に付着する方法
KR20020026854A (ko) 반도체 장치 제조 방법
JP4708090B2 (ja) 半導体装置およびその製造方法
JP3827978B2 (ja) 半導体装置の製造方法
JP3508478B2 (ja) 半導体装置の製造方法
KR100350758B1 (ko) 반도체 장치 및 그 제조 공정
JP2001127102A (ja) 半導体装置およびその製造方法
JP2751726B2 (ja) フィルムキャリア半導体装置の製造方法
JP3019899B2 (ja) マルチチップモジュールの製造方法
JP2727848B2 (ja) フィルムキャリア半導体装置の製造方法
JPH07201894A (ja) 電子部品搭載装置の製造方法
JP2000299399A (ja) 半導体装置
JPH11135672A (ja) 半導体パッケージ
JP2000012621A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970218

LAPS Cancellation because of no payment of annual fees