JP4708090B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4708090B2
JP4708090B2 JP2005148548A JP2005148548A JP4708090B2 JP 4708090 B2 JP4708090 B2 JP 4708090B2 JP 2005148548 A JP2005148548 A JP 2005148548A JP 2005148548 A JP2005148548 A JP 2005148548A JP 4708090 B2 JP4708090 B2 JP 4708090B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
pitch
electrodes
semiconductor device
tape carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005148548A
Other languages
English (en)
Other versions
JP2006324602A5 (ja
JP2006324602A (ja
Inventor
寿雄 中村
誠一 市原
伸弥 金光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2005148548A priority Critical patent/JP4708090B2/ja
Publication of JP2006324602A publication Critical patent/JP2006324602A/ja
Publication of JP2006324602A5 publication Critical patent/JP2006324602A5/ja
Application granted granted Critical
Publication of JP4708090B2 publication Critical patent/JP4708090B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体製造技術に関し、特に、ポリイミド樹脂からなるテープキャリアを有するCOF(Chip On Film) に適用して有効な技術に関する。
COFでは、チップの複数個のバンプの内側エリアには複数個のダミーバンプを突設し、キャリアテープの複数本のインナリードの先端の内側エリアには複数個のダミーインナリードを敷設し、各ダミーバンプと各ダミーインナリードとを正規のバンプと正規のインナリードのインナリードボンディング時に同時に熱圧着する(例えば、特許文献1参照)。
また、半導体装置の製造方法は、半導体チップと基板との間にアンダーフィル材を設けることを含み、基板には、半導体チップと重なる領域に、いずれかの方向に細長く延びる複数の凸部が形成され、アンダーフィル材を、半導体チップよりも外側から、隣同士の凸部の間に入り込むように注入する(例えば、特許文献2参照)。
特開2004−247534号公報(図6) 特開2004−207296号公報(図2)
LCD(Liquid Crystal Display) ドライバに搭載されるCOFなどのテープキャリア(テープ)を有する半導体装置では、半導体チップの保護、信頼性の向上もしくは顧客要求などから、チップの主面(表面)にポリイミド樹脂からなる保護膜を形成する製品が増えつつある。ポリイミド樹脂を保護膜として採用した半導体チップに、基材がポリイミド樹脂で形成されたテープキャリアのインナリードをインナリードボンディングする際、テープの反り及びボンディング時の熱により、テープの基材のポリイミド樹脂と半導体チップの主面の保護膜であるポリイミド樹脂とが貼り付く現象が起こる。
これにより、半導体チップの主面上の電極の内側領域付近において、半導体チップの表面とテープとが貼り付いているため、封止工程で封止用樹脂(アンダーフィル材)が半導体チップとテープとの間に充填されないという現象が発生する。
その結果、チップ上でテープとの間の領域に封止用樹脂の未充填が発生し、そこにボイドが形成される。チップ上においてテープとの間の領域にボイドが形成されると、COFの温度サイクル試験などでポリイミド樹脂の保護膜がチップから剥離したり、リフロー処理により形成されたボイドが膨張し破裂するリフロークラックが発生し、これによって、COFの組み立て不良や信頼性不良を引き起こすことが問題となる。
また、LCDドライバは、半導体チップの主面に形成される電極の数が、入力側と出力側では異なる。これは、入力側は電源端子として使用される場合が多く、半導体チップの小型化を実現するためには、如何に少ない電源で多くの信号を出力(供給)できるかによる。入力用の電極と出力用の電極は、互いに対向する辺にそれぞれ設けられる。そのため、電極の数が多い方の電極の間隔は狭くなる。単にテープキャリアと半導体チップとの間に封止用樹脂を充填すると、電極の間隔が狭い方において封止用樹脂の流速が電極の間隔が広い方よりも遅くなる。この結果、電極の数が多い方、つまり、電極の間隔が狭い方から封止用樹脂を充填すると、流速の低下によりボイドが発生し易くなる。
ボイドが形成されると、上記した通り、リフロークラックの問題が生じる。なお、前記特許文献1(特開2004−247534号公報)に記載された半導体装置(COF)の構造では、チップとテープの間にダミーバンプが配置されているが、ダミーバンプはテープ側だけではなく、集積回路が形成されているチップの主面側にも設けられている。これにより、インナリードボンディングによりチップの主面に荷重が加わり、チップクラックや故障の原因となる。
また、前記特許文献2(特開2004−207296号公報)に記載された半導体装置(COF)の構造は、単に半導体チップと基板の間に凸部を配置してアンダーフィル材の流路(凹部)を形成することで、半導体チップの一辺から対向する対辺(もう一方の一辺)に向かって、半導体チップの中心付近の主面上を封止用樹脂が効率良く流れるのを考慮したものであり、半導体チップの電極が形成された付近の封止用樹脂の流速については一切考慮していない。そのため、両辺にそれぞれ配置された複数の電極の間隔は、どちらも同じ間隔である。すなわち、前記特許文献2は上記した問題には一切気づいていなく、それぞれの辺に配置された電極の数が異なる場合、ボイドの発生を防止することはできない。
また、使用する基板はリジット基板でも良いと記載している。上記したとおり、チップとテープ間のボイド発生の問題は、フレキシブル性のあるポリイミド樹脂からなるテープキャリアを使用した場合に生じるものである。すなわち、リジット基板ではポリイミド樹脂から成るテープキャリアに比べ、反り難い。また、半導体チップの主面にポリイミド樹脂からなる保護膜を形成することも一切記載していない。以上のことから、テープと半導体チップの主面が貼り付く問題は発生し難くく、前記特許文献2は上記ボイドの問題を一切考慮していない。
本発明の目的は、半導体装置における品質および信頼性の向上を図ることができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
すなわち、本発明は、ポリイミド樹脂からなるテープキャリアと、主面の表面にポリイミド樹脂からなる保護膜を有した半導体チップと、半導体チップとテープキャリアの間に配置された樹脂部とを含み、半導体チップの前記複数の電極は、入力信号用の電極と、出力信号用の電極とを有し、出力信号用の電極の数は、入力信号用の電極の数よりも多く、入力信号用の電極は、第1のピッチで配置され、出力信号用の電極は、第1のピッチよりも狭い第2のピッチで配置され、テープキャリアの半導体チップの電極列より内側の領域に、テープキャリアと半導体チップの間に配置される導体部であるダミーパターンが設けられているものであり、ダミーパターンは、半導体チップの保護膜と接触している。
また、本発明は、入力信号用の複数の配線と出力信号用の複数の配線の間に導体部が設けられたテープキャリアを準備し、入力信号用に比較して出力信号用の電極数の方が多い半導体チップとテープキャリアとの間に導体部を介在させてチップとテープを接続した後、チップの入力信号用の電極側からチップとテープの間に樹脂を充填するものである。
さらに、本発明は、第1のピッチで配置された配線と第1のピッチより狭い第2のピッチで配置された配線の間に導体部が設けられたテープキャリアを準備し、第1のピッチと同ピッチの電極数より第2のピッチと同ピッチの電極数の方が多い半導体チップと、テープとの間に導体部を介在させてチップとテープを接続した後、チップの第1のピッチと同ピッチで配置された電極側からチップとテープの間に樹脂を充填するものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
ポリイミド樹脂からなるテープキャリアと、表面にポリイミド樹脂の保護膜を有した半導体チップにおいて、テープキャリアの半導体チップの電極列より内側の領域に導体部が設けられていることにより、半導体チップとテープキャリアを接続する際にチップとテープの間に導体部が配置されるため、テープとチップの表面との間に隙間を確保できる。
これにより、封止工程でテープキャリアと半導体チップの表面との間に封止用樹脂を充填する際に、テープとチップの間に封止用樹脂が充填されて未充填部分の発生を防ぐことができ、ボイドが形成されることを防止できる。その結果、半導体装置の温度サイクル試験などにおいて、ポリイミド樹脂の保護膜の剥離や、チップクラックの発生を阻止することができ、したがって、半導体装置の品質および信頼性の向上を図ることができる。
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
また、以下の実施の形態において、要素の数など(個数、数値、量、範囲などを含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
(実施の形態1)
図1は本発明の実施の形態1の半導体装置の構造の一例を示す平面図、図2は図1に示すA−A線に沿って切断した断面の構造を示す断面図、図3は図2に示すC部の構造を拡大して示す部分拡大断面図、図4は図1に示すB−B線に沿って切断した断面の構造を示す断面図である。また、図5は図1に示す半導体装置に搭載される半導体チップの構造の一例を示す平面図、図6は図5に示すA−A線に沿って切断した断面の構造を示す断面図、図7は図1に示す半導体装置の組み立てにおけるインナリードボンディングまでの組み立て手順の一例を示すプロセスフロー図である。さらに、図8は図1に示す半導体装置の組み立てにおけるインナリードボンディング完了後の組み立て手順の一例を示すプロセスフロー図、図9は図8に示す半導体装置の組み立てにおける封止工程での樹脂充填方法の一例を示す平面図、図10は本発明の実施の形態1の半導体装置における導体部の配列の変形例を示す平面図である。
図1、図2および図4に示す本実施の形態1の半導体装置は、フィルム状のテープキャリア1に半導体チップ2がインナリードボンディングによって接続された半導体装置であり、本実施の形態1では前記半導体装置の一例として、主に、LCDドライバに搭載されるCOF5を取り上げて説明する。
図1に示すCOF5の構成について説明すると、複数の配線1b,1cを備え、かつ基材がポリイミド樹脂からなるフィルム状のテープキャリア1と、配線1b,1cとそれぞれに接続する複数の電極であるパッド2b,2cが主面2aに設けられ、かつ図3に示すように主面2aの表面にポリイミド樹脂からなる保護膜2eを有した半導体チップ2とからなる。さらに、COF5は、半導体チップ2とテープキャリア1との間に配置された樹脂部3を有している。
また、図1に示すように、COF5のテープキャリア1には、その半導体チップ2の電極列より内側の領域(パッド2b、2cよりも半導体チップ2の中心側)に、テープキャリア1と半導体チップ2との間に配置される導体部であるダミーパターン1dが設けられている。
ダミーパターン1dは、配線1b,1cと同様に、例えば、銅合金(銅箔)によって形成されており、テープキャリア1の配線1b,1cが設けられている面と同一の面に、配線列の内側の領域(配線1bと配線1cとの間の領域)に略等間隔で分散して複数設けられている。また、配線1b,1cおよびダミーパターン1dは、図3に示すようにそれぞれ表面がSn(錫)めっき1eで覆われており、厚さが、例えば、8μm程度のパターンとしてエッチング等で形成されている。このSn(錫)めっき1eは銅合金からなる配線パターン1b, 1cとAuバンプ4との接続性を確保するために用いられ、Auバンプ4とSnめっき1eの界面には、Au−Sn合金層が形成される(図示しない)。また、配線パターン1b、1cの汚染防止のためにもSnめっき1eは有効である。
なお、半導体チップ2の電極とテープキャリア1の配線1b,1cとは、インナリードボンディングによって図3に示すように金バンプ4を介して電気的に接続されている。
ここで、テープキャリア1は、図3に示すように、基材がポリイミド樹脂からなるフィルム状のテープ本体1aと、銅パターンの配線1b,1cと、銅パターンのダミーパターン1dと、配線1b,1cそれぞれにおける電気的な接続部以外の箇所を覆って絶縁するソルダレジスト膜1fとを有している。なお、テープキャリア1では、テープ本体1aの配線列の内側の領域のダミーパターン1dを除いた箇所は、基材のポリイミド樹脂が露出している。
一方、半導体チップ2は、図3に示すようにシリコン基板2hと、その主面2aに形成された電極であるパッド2b,2cと、主面2aおよびパッド外周部を覆うガラス製の下層保護膜2fと、パッド上に形成された下地メタルであるバンプメタル2gと、下層保護膜2f上に配置され、かつポリイミド樹脂からなる表面の保護膜2eとを有している。したがって、インナリードボンディングによって金バンプ4を介してテープキャリア1と半導体チップ2とを電気的に接続すると、テープキャリア1のテープ本体1aのポリイミド樹脂と、半導体チップ2の表面の保護膜2eのポリイミド樹脂とが対向して配置された構造となる。パッド2b,2cは、アルミニウムによって形成された電極である。
本実施の形態1のCOF5では、テープキャリア1のテープ本体1aに、その配線列より内側の領域に、複数のダミーパターン1dが略等間隔で分散して設けられているため、図2および図4に示すように、これらのダミーパターン1dがテープキャリア1のテープ本体1aと半導体チップ2との間に配置されている。ダミーパターン1dは、インナリードボンディングにより半導体チップ2の表面の保護膜2eに埋め込まれて接触する場合もあるため、半導体チップ2の表面とテープキャリア1との間に隙間を確保するために、ダミーパターン1dの高さは半導体チップ2の表面の保護膜2eよりも高く形成されていることが好ましい。
なお、半導体チップ2の主面2aと反対側の裏面2dは露出しているが、4つの側面には樹脂部3からなるフィレット3aが形成されており、各側面は樹脂によって覆われている。
また、本実施の形態1のCOF5がLCDドライバに搭載される場合、COF5に組み込まれる半導体チップ2では、その複数の電極において、入力信号用に比較して出力信号用の電極数が多い。例えば、入力信号用が193ピンで、出力信号用が593ピンである。
ここで、図5および図6は、LCDドライバに搭載されるCOF5に組み込まれる半導体チップ2の構造の一例を示すものである。ピッチE(第1のピッチ)で配置されたパッド2bは入力信号用の電極(第1電極)であり、これより狭いピッチF(第2のピッチ)で配置されたパッド2cは出力信号用の電極(第2電極)である。すなわち、入力信号用のパッド2bの数より出力信号用のパッド2cの数の方が遥かに多い。
そこで、半導体チップ2の四角形(長方形)の主面2aにおいて、複数の電極は、半導体チップ2の主面2aの4辺の周縁部に沿って配置されている。その際、入力信号用と出力信号用とではその数が遥かに異なっているため、例えば、1辺に入力信号用のパッド2bをピッチE(第1のピッチ)で配置し、その他の3辺に出力信号用のパッド2cを、ピッチEより狭いピッチF(第2のピッチ)で配置している。
このように、LCDドライバ用のCOF5の半導体チップ2では、入力信号用と出力信号用の電極数が遥かに異なっているため、これらを1辺と他の3辺とに振り分けて配置することが好ましい。また、本実施の形態1における入力信号用と出力信号用の総電極数は786ピンと多く、インナリードボンディングした際、各電極間が接触(ショート)しない程度に間隔を確保しなければならない。そのため、本実施の形態1で使用する半導体チップ2の面積は1mm×5mm以上と大きい長方形にすることで、入力信号用と出力信号用の電極を各辺に振り分けて配置することができる。
フレキシブル性が高く反り易いポリイミド樹脂から成るテープキャリア1を半導体チップ2の周縁部に配置されたパッド2b、2cとインナリードボンディングすると、半導体チップ2の互いに対向する辺の間隔が大きいため、半導体チップ2の中心付近でテープキャリア1が撓んでしまい、半導体チップ2の主面2aと接触する。すなわち、本実施の形態1のように面積が大きく、互いに対向する辺の間隔が大きい半導体チップ2と、テープキャリア1とをインナリードボンディングする場合、上記ボイドの問題が生じ易くなる。言い換えると、半導体チップ2の面積が1mm×5mm未満と小さい場合には、上記ボイドの問題は生じ難い。
しかしながら、本実施の形態1のように、テープキャリア1のテープ本体1aに、その配線列より内側の領域に、複数のダミーパターン1dが略等間隔で分散して設けられているため、テープキャリア1が半導体チップ2の主面2aに接触するのを防止することができる。
また、テープキャリア1のテープ本体1aにおける配線1b,1cのピッチも、パッド2b,2cのピッチに対応している。すなわち、パッド2bのピッチE(第1のピッチ)に対応して複数の配線1bがピッチEで設けられており、さらに、ピッチEより狭いパッド2cのピッチF(第2のピッチ)に対応して複数の配線1cがピッチFで設けられている。したがって、配線1cの本数は配線1bの本数に比べて遥かに多い。
なお、樹脂部3やフィレット3aを形成する樹脂は、例えば、エポキシ系の熱硬化性樹等である。
次に、本実施の形態1の半導体装置(COF5)の製造方法を、図7および図8に示すプロセスフロー図を用いて説明する。ここでは、LCDドライバに搭載されるCOF5を一例として取り上げて説明する。
まず、図7に示すステップS1のテープ準備を行う。すなわち、複数の配線1b,1cを備え、かつ複数の配線1b,1cにおいて入力信号用の複数の配線(第1インナリード、第1リード)1bと、出力信号用の複数の配線(第2インナリード、第2リード)1cとが対向して配置され、さらに入力信号用の複数の配線1bと、出力信号用の複数の配線1cとの間に複数のダミーパターン(第3リード)1dが分散して設けられた図1に示すようなフィルム状のテープキャリア1を準備する。
ここで、出力信号用の配線1cの本数は入力信号用の配線1bの本数に比べて遥かに多い。すなわち、複数の配線1bがピッチE(第1のピッチ)で設けられており、さらに、ピッチEより狭いピッチF(第2のピッチ)で複数の配線1cが設けられている。
続いて、ステップS2のチップ準備を行う。すなわち、複数のパッド2b,2c(図5参照)が設けられた主面2aを備え、複数のパッド2b,2cにおいて、入力信号用に比較して出力信号用のパッド数の方が多い半導体チップ2を準備する。すなわち、図5に示すような1辺に入力信号用のパッド2bがピッチE(第1のピッチ)で配置され、他の3辺に出力信号用のパッド2cが、ピッチEより狭いピッチF(第2のピッチ)で配置された長方形の半導体チップ2を準備する。
なお、半導体チップ2の各パッド2b,2cには、金バンプ4が接続されている。
その後、ステップS3のインナリードボンディングを行って半導体チップ2とテープキャリア1とを電気的に接続する。まず、半導体チップ2を、350〜400℃程度に温度調節されたヒートステージ9上に配置する。ここでは、半導体チップ2の主面2aを上方に向けて半導体チップ2の裏面2dとヒートステージ9が接続するように配置する。
さらに、半導体チップ2上にテープキャリア1を配置し、続いて半導体チップ2の各パッド2b,2cとこれらに対応するテープ本体1aの配線1b,1cとの位置が合うように半導体チップ2とテープキャリア1とを位置決めする。
その後、テープキャリア1の上方から400℃程度に温度調節されたボンディングツール6をテープキャリア1のテープ本体1aに押し当てて、半導体チップ2の各パッド2b,2cとテープ本体1aの配線1b,1cとを金バンプ4を介して熱圧着により接続する。
すなわち、半導体チップ2の入力信号用のパッド2bとテープキャリア1の入力信号用の配線1bとを、及び半導体チップ2の出力信号用のパッド2cとテープキャリア1の出力信号用の配線1cとを、それぞれ金バンプ4を介して熱圧着により接続する。その際、テープキャリア1において対向して配置された入力信号用の複数の配線1bと出力信号用の複数の配線1cの間には、複数のダミーパターン1dが分散して設けられているため、半導体チップ2のパッド列より内側の領域に、半導体チップ2とテープキャリア1との間にテープキャリア1のダミーパターン1dを介在させて接続することができる。
上記したボイドの問題は、ボンディングツール6をテープキャリア1のテープ本体1aに押し当てる際、テープキャリア1がポリイミド樹脂から成るためにボンディングツール6の荷重、及び熱により撓んでしまい、更には半導体チップ2の主面2aもポリイミド樹脂から成る保護膜2eで覆われているため、貼り付いてしまう。
しかしながら、図8のステップS4に示すように、半導体チップ2とテープ本体1aとの間にダミーパターン1dを介在させ、分散して配置されたダミーパターン1dがテープ本体1aを支えるため、半導体チップ上の半導体チップ2とテープ本体1aとの間に隙間を形成することができる。すなわち、半導体チップ2とテープ本体1aとを完全に離した状態でインナリードボンディングすることができ、その結果、テープ本体1aの基材であるポリイミド樹脂と、半導体チップ2の表面の保護膜2eのポリイミド樹脂とが貼り付かないようにしてインナリードボンディングを完了させることができる。
インナリードボンディング後、ステップS5に示す封止を行う。前記封止は、ノズルであるニードル7から半導体チップ2の各側面に沿って樹脂であるアンダーフィル材8を滴下し、半導体チップ2の側面に沿ってニードル7を移動させて側面とテープキャリア1との隙間からアンダーフィル材8を浸透させていく。
その際、複数のダミーパターン1dがテープ本体1aを支えており、テープ本体1aの基材であるポリイミド樹脂と、半導体チップ2の表面の保護膜2eのポリイミド樹脂とが貼り付かずに半導体チップ2とテープ本体1aとの間に隙間が形成されているため、アンダーフィル材8は半導体チップ2の主面2a上の中央部付近まで確実に到達する。
その結果、アンダーフィル材8の未充填部分の発生を防ぐことができ、半導体チップ2とテープ本体1aとの隙間にボイドが形成されることを防止できる。
なお、アンダーフィル材8の充填を行う際には、半導体チップ2の入力信号用のパッド2b側から半導体チップ2とテープキャリア1との間にアンダーフィル材8を充填することが好ましい。すなわち、半導体チップ2のパッド間ピッチが広いピッチ(第1のピッチ:E)で配置されたパッド側から半導体チップ2とテープキャリア1との間にアンダーフィル材8を充填することが好ましい。
これは、半導体チップ2の広いパッド間ピッチ側の側面から注入されたアンダーフィル材8は、アンダーフィル材8の流速が低下することなく浸入し易く、かつ対向する辺に形成された狭いパッド間ピッチ側に到達し易い。そして、アンダーフィル材8が狭いピッチのパッド側に到達した後、毛細管現象により狭いパッド間にも浸入して最終的に半導体チップ2の主面全体に充填を行うことができるためである。
なお、図5に示すように、LCDドライバ用のCOF5に搭載される半導体チップ2の場合、ピッチEで配置された入力信号用のパッド2bと、ピッチEより狭いピッチFで配置された出力信号用のパッド2cとを有しており、1辺に入力信号用のパッド2bがピッチEで配置され、他の3辺に出力信号用のパッド2cがピッチFで配置されている。
したがって、このような半導体チップ2においては、アンダーフィル材8の半導体チップ上での流れ方及び半導体チップ2のパッド配列と流れ方の関係や塗布時間を考慮してアンダーフィル材8を滴下しなければならない。
例えば、図9に示すように、半導体チップ2の主面2aの4辺のうち、入力信号用の複数のパッド2bが設けられた長辺に対向する1辺(出力信号用の複数のパッド2cが設けられた1つの長辺)を除いた他の3辺に沿ってコの字状にニードル7を移動させて前記3つの辺側からアンダーフィル材8を充填する。すなわち、出力信号用の複数のパッド2cが設けられた1つの長辺を除いた他の3辺の一端から順にこの3つの辺に沿ってコの字状にニードル7を移動させてアンダーフィル材8を充填する。
この場合、滴下順の1番目の短辺側は、狭いピッチFのパッド配列であるため、アンダーフィル材8の浸入速度は遅く、2番目の滴下の辺となる広いピッチEでパッド2bが配置された長辺からのアンダーフィル材8の浸入速度の方が遥かに早い。したがって、広いピッチEでパッド2bが配置された長辺側から浸入したアンダーフィル材8が、チップ中央部を素早く通過し、その後、他の3つの辺の狭いパッド間にも到達して浸入していくため、この方法がアンダーフィル材8を最も効率良く充填することができ、かつエアーの巻き込みを防いでボイドを形成せずに充填することができる。更に説明すると、テープキャリア1と半導体チップ2の主面2aとの間にアンダーフィル材8を充填するためには、広いピッチEのパッド側からのみニードル7を配置し、アンダーフィル材8を注入すれば良い。しかし、テープキャリア1と半導体チップ2との接着強度を確保するためには、半導体チップ2の側面までアンダーフィル材8が濡れ上がっていることが好ましい。しかしながら、他の3辺はピッチEより狭いピッチFで配置されているため、パッド間を通過するアンダーフィル材8の流速は低下し、側面までアンダーフィル材8が濡れ上がり難くなる。そこで、図9に示すように、2つの短辺側にもアンダーフィル材8が濡れ上がるようにコの字状にニードル7を移動させることでフィレット3aが形成できるため、半導体チップ2とテープキャリア1との接着強度を向上することができる。
半導体チップ2の4辺、すなわち、ロの字状にアンダーフィル材8を注入しないのは、テープキャリア1と半導体チップ2の主面2aとの間に残留したエアーを外部に排出させるためであり、本実施の形態1では、入力信号用の複数のパッド2bが設けられた長辺に対向する1辺側をその対象としている。
また、狭いピッチFでパッド2cが配置された3つの辺に沿ってコの字状にニードル7を移動させながらアンダーフィル材8を充填する場合、注入されたアンダーフィル材8は狭いピッチFのパッド2c間を通過する際、アンダーフィル材8の流速が低下し、半導体チップ2の主面2aにおける中心付近で硬化が始まってしまい、テープキャリア1と半導体チップ2の主面2a間において未充填の箇所が生じる可能性がある。
なお、アンダーフィル材8の充填によって、図8のステップS6に示すように半導体チップ2の各側面にアンダーフィル材8からなるフィレット3aが形成され、これにより、封止完となる。
次に、本実施の形態1の変形例について説明する。
図10に示す変形例は、テープキャリア1のテープ本体1aに形成される複数のダミーパターン1dの大きさと配置(配置ピッチ)について示すものであり、複数のダミーパターン1dは、隣り合ったダミーパターン間の間隔がダミーパターン1dの大きさより大きくなるように配置されていることが好ましい。
すなわち、ダミーパターン1dの形状を、例えば、四角形とし、その縦方向の長さ(半導体チップ2における長辺と平行な方向)をP、横方向の長さ(半導体チップ2における短辺と平行な方向)をRとし、さらに隣り合ったダミーパターン1dの縦方向と同方向の間隔をQ、横方向と同方向の間隔をSとすると、P<Q、R<Sとなるように形成・配置することが好ましい。
P>Q、R>Sとなるようにダミーパターン1dを形成・配置した場合、上記した問題と同様、アンダーフィル材8の流速が低下する要因となり、未充填が生じる可能性がある。しかしながら、図10に示すように、ダミーパターン1dの大きさ・配置をP<Q、R<Sとなるようにすることにより、半導体チップ2の主面2a上を流動するアンダーフィル材8の流れを滑らかにすることができる。これにより、テープキャリア1と半導体チップ2の主面2aとの間におけるアンダーフィル材8の未充填を防止することができる。
また、ダミーパターン1dの長さ(幅)は、例えば、0.1mm以上1mm以下であることが好ましい。ダミーパターン1dが小さすぎると耐熱性が低下し、剥がれ易くなるとともに、目視での確認が困難になる。これにより、ダミーパターン1dの大きさの下限は0.1mm程度であり、また、半導体チップ2の好ましい大きさの下限が1mmであるため、ダミーパターン1dの長さ(幅)の上限は、例えば、1mm程度である。
半導体チップ2の主面2aにおいて入力信号用のパッド2bと出力信号用のパッド2cとの間の領域全面にダミーパターン1dを形成・配置すると、ダミーパターン1dは銅合金によって形成されているため、放熱性が向上してしまう。この結果、図7に示すステップS3において、インナリードボンディングの最適温度まで上昇し難くなり、配線1b、1cと半導体チップ2のパッド2b、2c上に接続された金バンプ4の接続不良が生じる原因となる。更には、全面にダミーパターン1dが形成・配置されていると、図8に示すステップ5において、注入されたアンダーフィル材8の流路が妨げられ、未充填やボイドの問題が生じ易くなる。
本実施の形態1の半導体装置及びその製造方法によれば、基材がポリイミド樹脂からなるテープキャリア1と、表面にポリイミド樹脂の保護膜2eを有した半導体チップ2との接続において、テープキャリア1における半導体チップ2のパッド列より内側の領域に複数のダミーパターン1dが設けられていることにより、ダミーパターン1dがテープキャリア1を支えることができる。
すなわち、テープキャリア1と半導体チップ2との間にダミーパターン1dが配置されることにより、ダミーパターン1dがテープキャリア1のテープ本体1aを支えて、インナリードボンディング時にテープキャリア1のポリイミド樹脂と半導体チップ2の表面のポリイミド樹脂とが貼り付くことを防止できる。
したがって、テープキャリア1と半導体チップ2との間に隙間を確保することができる。
これにより、封止工程でテープキャリア1と半導体チップ2の表面との間にアンダーフィル材8を充填する際に、テープキャリア1と半導体チップ2との間に隙間が確保されているため、充填が十分に行われる。したがって、未充填部分の発生を防止することができ、ボイドが形成されることを防止できる。
その結果、半導体装置(COF5)の温度サイクル試験などにおいて、ポリイミド樹脂の保護膜2eが半導体チップ2から剥離したり、チップクラックが発生することを防止でき、半導体装置(COF5)の組み立て不良や信頼性不良の発生を阻止することができる。
これにより、半導体装置(COF5)の品質及び信頼性の向上を図ることができる。
(実施の形態2)
図11は本発明の実施の形態2の半導体装置の構造の一例を示す平面図、図12は図11に示すA−A線に沿って切断した断面の構造を示す断面図、図13は図11に示す半導体装置の組み立てにおけるインナリードボンディング時の構造の一例を示す断面図である。さらに、図14は図11に示す半導体装置の組み立てにおける封止工程での樹脂充填方法の一例を示す平面図、図15は図14に示すA−A線に沿って切断した断面の構造を示す断面図である。
図11、図12に示す半導体装置は、実施の形態1と同様に、フィルム状のテープキャリア1に半導体チップ2がインナリードボンディングによって接続されたCOF5であり、主に、LCDドライバ等に搭載されるものである。
実施の形態2のCOF5は、これに組み込まれる半導体チップ2において、対向する両短辺側に電極が設けられていない構造のものである。すなわち、長方形の半導体チップ2の主面2aにおいて、対向する両長辺のみにパッド2b,2cが形成されており、一方の長辺にピッチEで複数の入力信号用のパッド2bが設けられており、さらに他方の長辺にピッチEより狭いピッチFで複数の出力信号用のパッド2cが設けられている。
また、これらパッド2b,2cに対応してテープキャリア1の配線1b,1cも設けられており、このような半導体チップ2とテープキャリア1がインナリードボンディングによって接続されている。
したがって、実施の形態2のCOF5では、図11に示すように、半導体チップ2の主面2aの対向する両短辺上にはテープキャリア1の配線が配置されていない構造となっている。
なお、テープキャリア1のテープ本体1aにおいて、対向する複数の配線1bと配線1cの間の領域には、実施の形態1のCOF5と同様に、複数のダミーパターン1dが分散して設けられている。
また、実施の形態2のCOF5の組み立てにおいても、図13に示すように、インナリードボンディング工程で、半導体チップ2をヒートステージ9上に配置し、その後、テープキャリア1の上方からボンディングツール6をテープキャリア1のテープ本体1aに押し当てて、半導体チップ2の各パッドとテープ本体1aの各配線とを金バンプ4を介して熱圧着により接続する。
その際、本実施の形態2のCOF5においても、テープキャリア1の対向して配置された複数の配線1bと配線1cの間の領域に、複数のダミーパターン1dが分散して設けられているため、ダミーパターン1dがテープ本体1aを支えて半導体チップ上の半導体チップ2とテープ本体1aとの間に隙間を形成することができる。これにより、テープキャリア1の基材のポリイミド樹脂と、半導体チップ2の表面の保護膜2eのポリイミド樹脂とが貼り付かないようにしてインナリードボンディングを行うことができる。
さらに、その後の封止工程で、図14及び図15に示すように、実施の形態1と同様の方法でニードル7からアンダーフィル材8を滴下させて半導体チップ2とテープキャリア1の間にアンダーフィル材8を充填する。
本実施の形態1では半導体チップ2の4辺にパッドが形成されている場合について説明したが、互いに対向する長辺の2箇所にのみ、すなわち、2つの短辺にはパッドが配置されていない場合についても2つの短辺側の濡れ上がり性を改善するために、上記したようなコの字状にニードル7を移動させることが好ましい。
その際、テープキャリア1と半導体チップ2との間に隙間が確保されているため、アンダーフィル材8が確実に充填され、未充填部分の発生を防止することができ、ボイドが形成されることを防止できる。その結果、実施の形態1と同様に、COF5の温度サイクル試験などにおいて、ポリイミド樹脂の保護膜2eが半導体チップ2から剥離したり、チップクラックが発生することを防止でき、COF5の組み立て不良や信頼性不良の発生を阻止することができる。
これにより、本実施の形態2のCOF5においてもその品質及び信頼性の向上を図ることができる。
さらに、本実施の形態2のCOF5では、半導体チップ2の主面2aにおいて対向する両長辺のみにパッド2b,2cが形成されており、両短辺側には電極が設けられていない。
したがって、半導体チップ2の主面2aの対向する両短辺上にはテープキャリア1の配線が配置されていないため、封止工程で半導体チップ2とテープキャリア1の間にアンダーフィル材8を充填する際に、両短辺側からエアーを十分に抜くことができる。
これにより、アンダーフィル材8の充填時に半導体チップ2とテープキャリア1の間から確実にエアーを抜くことができ、ボイドの形成をより防ぐことができる。その結果、チップクラックが発生することをさらに防止できる。
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、前記実施の形態1,2では、テープキャリア1のテープ本体1aに形成されるダミーパターン1dが長方形等の四角形の場合を説明したが、ダミーパターン1dの形状は四角形に限らず、三角形や菱形等の矩形、あるいは円形や楕円等であってもよく、アンダーフィル材8の流れを妨げない形状であれば如何なる形状であってもよい。
テープキャリアを有する半導体装置の製造技術に好適である。
本発明の実施の形態1の半導体装置の構造の一例を示す平面図である。 図1に示すA−A線に沿って切断した断面の構造を示す断面図である。 図2に示すC部の構造を拡大して示す部分拡大断面図である。 図1に示すB−B線に沿って切断した断面の構造を示す断面図である。 図1に示す半導体装置に搭載される半導体チップの構造の一例を示す平面図である。 図5に示すA−A線に沿って切断した断面の構造を示す断面図である。 図1に示す半導体装置の組み立てにおけるインナリードボンディングまでの組み立て手順の一例を示すプロセスフロー図である。 図1に示す半導体装置の組み立てにおけるインナリードボンディング完了後の組み立て手順の一例を示すプロセスフロー図である。 図8に示す半導体装置の組み立てにおける封止工程での樹脂充填方法の一例を示す平面図である。 本発明の実施の形態1の半導体装置における導体部の配列の変形例を示す平面図である。 本発明の実施の形態2の半導体装置の構造の一例を示す平面図である。 図11に示すA−A線に沿って切断した断面の構造を示す断面図である。 図11に示す半導体装置の組み立てにおけるインナリードボンディング時の構造の一例を示す断面図である。 図11に示す半導体装置の組み立てにおける封止工程での樹脂充填方法の一例を示す平面図である。 図14に示すA−A線に沿って切断した断面の構造を示す断面図である。
符号の説明
1 テープキャリア
1a テープ本体
1b,1c 配線
1d ダミーパターン(導体部)
1e Snめっき
1f ソルダレジスト膜
2 半導体チップ
2a 主面
2b,2c パッド(電極)
2d 裏面
2e 保護膜
2f 下層保護膜
2g バンプメタル
2h シリコン基板
3 樹脂部
3a フィレット
4 金バンプ
5 COF(半導体装置)
6 ボンディングツール
7 ニードル(ノズル)
8 アンダーフィル材(樹脂)
9 ヒートステージ

Claims (19)

  1. 複数の配線を備え、ポリイミド樹脂からなるフィルム状のテープキャリアと、
    前記配線と接続する複数の電極が主面に設けられ、前記主面の表面にポリイミド樹脂からなる保護膜を有した半導体チップと、
    前記半導体チップと前記テープキャリアとの間に配置された樹脂部と、
    を含み、
    前記半導体チップの前記複数の電極は、入力信号用の電極と、出力信号用の電極とを有し、
    前記出力信号用の電極の数は、前記入力信号用の電極の数よりも多く、
    前記入力信号用の電極は、第1のピッチで配置され、
    前記出力信号用の電極は、前記第1のピッチよりも狭い第2のピッチで配置され、
    前記テープキャリアの前記半導体チップの電極列より内側の領域に、前記テープキャリアと前記半導体チップとの間に配置される導体部であるダミーパターンが設けられており、
    前記ダミーパターンは、前記半導体チップの前記保護膜と接触していることを特徴とする半導体装置。
  2. 請求項1記載の半導体装置において、前記配線及び導体部は銅合金によって形成されていることを特徴とする半導体装置。
  3. 請求項1記載の半導体装置において、前記導体部は分散して複数設けられていることを特徴とする半導体装置。
  4. 請求項3記載の半導体装置において、前記複数の導体部のピッチは、前記出力信号用の電極のピッチよりも大きいことを特徴とする半導体装置。
  5. 請求項1記載の半導体装置において、前記半導体チップの主面の平面形状は長方形から成り、
    前記入力信号用の電極は、一方の長辺に沿って配置され、
    前記出力信号用の電極は、前記一方の長辺と対向する他方の長辺に沿って配置されていることを特徴とする半導体装置。
  6. 請求項1記載の半導体装置において、前記半導体チップの主面の平面形状は長方形であり、前記複数の電極は、前記半導体チップの主面の4辺の周縁部に沿って配置されていることを特徴とする半導体装置。
  7. (a)複数の配線を備え、前記複数の配線において入力信号用の複数の配線と出力信号用の複数の配線とが対向して配置され、前記入力信号用の複数の配線と前記出力信号用の複数の配線との間に導体部であるダミーパターンが設けられ、ポリイミド樹脂からなるフィルム状のテープキャリアを準備する工程と、
    (b)第1のピッチで配置された入力信号用の電極、および前記第1のピッチよりも狭い第2のピッチで配置され、かつ、前記入力信号用の電極に比較して電極数が多い出力信号用の電極が設けられた主面を備え、前記主面の表面にポリイミド樹脂からなる保護膜が形成された半導体チップを準備する工程と、
    (c)前記半導体チップの入力信号用の電極と前記テープキャリアの入力信号用の配線、及び前記半導体チップの出力信号用の電極と前記テープキャリアの出力信号用の配線を、前記半導体チップと前記テープキャリアとの間に前記テープキャリアの前記導体部を介在させ、かつ、前記ダミーパターンを前記半導体チップの前記保護膜に接触させ、それぞれ接続する工程と、
    (d)前記(c)工程の後、前記半導体チップの入力信号用の電極側から前記半導体チップと前記テープキャリアとの間に樹脂を充填する工程とを有することを特徴とする半導体装置の製造方法。
  8. 請求項7記載の半導体装置の製造方法において、前記半導体チップの主面は四角形であり、前記複数の電極は、前記半導体チップの主面の4辺の周縁部に沿って配置されており、前記4辺のうちの1辺に沿って前記入力信号用の複数の電極が設けられ、前記4辺のうち他の3辺に沿って前記出力信号用の複数の電極が設けられていることを特徴とする半導体装置の製造方法。
  9. 請求項8記載の半導体装置の製造方法において、前記半導体チップの主面の4辺のうち、前記入力信号用の複数の電極が設けられた辺に対向する1辺を除いた他の3辺に沿ってコの字状にノズルを移動させて前記3辺側から前記樹脂を充填することを特徴とする半導体装置の製造方法。
  10. 請求項7記載の半導体装置の製造方法において、前記導体部は分散して複数設けられていることを特徴とする半導体装置の製造方法。
  11. 請求項10記載の半導体装置の製造方法において、前記複数の導体部のピッチは、前記出力信号用の電極のピッチよりも大きいことを特徴とする半導体装置の製造方法。
  12. 請求項10記載の半導体装置の製造方法において、前記複数の導体部は、隣り合った導体部間の間隔が前記導体部の大きさより大きくなるように配置されていることを特徴とする半導体装置の製造方法。
  13. 請求項7記載の半導体装置の製造方法において、前記半導体チップは、その主面の大きさが1mm×5mm以上であることを特徴とする半導体装置の製造方法。
  14. (a)複数の配線を備え、前記複数の配線において第1のピッチで配置された複数の配線と前記第1のピッチより狭い第2のピッチで配置された複数の配線とが対向して配置され、前記第1のピッチの複数の配線と前記第2のピッチの複数の配線との間に導体部であるダミーパターンが設けられ、ポリイミド樹脂からなるフィルム状のテープキャリアを準備する工程と、
    (b)複数の電極が設けられた主面を備え、前記複数の電極において前記第1のピッチと同ピッチで配置された電極数より前記第2のピッチと同ピッチで配置された電極数の方が多く、前記主面の表面にポリイミド樹脂からなる保護膜が形成された半導体チップを準備する工程と、
    (c)前記テープキャリアの前記第1のピッチで配置された複数の配線と前記半導体チップの前記第1のピッチと同ピッチで配置された複数の電極、及び前記テープキャリアの前記第2のピッチで配置された複数の配線と前記半導体チップの前記第2のピッチと同ピッチで配置された複数の電極を、前記半導体チップと前記テープキャリアとの間に前記テープキャリアの前記ダミーパターンを介在させ、かつ、前記ダミーパターンを前記半導体チップの前記保護膜に接触させ、それぞれ接続する工程と、
    (d)前記(c)工程の後、前記半導体チップの前記第1のピッチと同ピッチで配置された電極側から前記半導体チップと前記テープキャリアとの間に樹脂を充填する工程とを有することを特徴とする半導体装置の製造方法。
  15. 請求項14記載の半導体装置の製造方法において、前記半導体チップの前記第1のピッチと同ピッチで配置された複数の電極は入力信号用の電極であり、前記半導体チップの前記第2のピッチと同ピッチで配置された複数の電極は出力信号用の電極であることを特徴とする半導体装置の製造方法。
  16. 請求項14記載の半導体装置の製造方法において、前記半導体チップの主面は四角形であり、前記複数の電極は、前記半導体チップの主面の4辺の周縁部に沿って配置されており、前記4辺のうちの1辺に沿って前記第1のピッチと同ピッチで複数の電極が設けられ、前記4辺のうち他の3辺に沿って前記第2のピッチと同ピッチで複数の電極が設けられていることを特徴とする半導体装置の製造方法。
  17. 請求項16記載の半導体装置の製造方法において、前記半導体チップの主面の4辺のうち、前記第1のピッチと同ピッチで配置された複数の電極が設けられた辺に対向する1辺を除いた他の3辺に沿ってコの字状にノズルを移動させて前記3辺側から前記樹脂を充填することを特徴とする半導体装置の製造方法。
  18. 請求項14記載の半導体装置の製造方法において、前記樹脂の充填によって前記半導体チップの側面に前記樹脂からなるフィレットを形成することを特徴とする半導体装置の製造方法。
  19. 請求項14記載の半導体装置の製造方法において、前記導体部は分散して複数設けられており、
    前記複数の導体部のピッチは、出力信号用の電極のピッチよりも大きいことを特徴とする半導体装置の製造方法。
JP2005148548A 2005-05-20 2005-05-20 半導体装置およびその製造方法 Expired - Fee Related JP4708090B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005148548A JP4708090B2 (ja) 2005-05-20 2005-05-20 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005148548A JP4708090B2 (ja) 2005-05-20 2005-05-20 半導体装置およびその製造方法

Publications (3)

Publication Number Publication Date
JP2006324602A JP2006324602A (ja) 2006-11-30
JP2006324602A5 JP2006324602A5 (ja) 2008-06-26
JP4708090B2 true JP4708090B2 (ja) 2011-06-22

Family

ID=37544025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005148548A Expired - Fee Related JP4708090B2 (ja) 2005-05-20 2005-05-20 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP4708090B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009192796A (ja) * 2008-02-14 2009-08-27 Seiko Instruments Inc 液晶表示装置
JP6182928B2 (ja) * 2013-03-27 2017-08-23 セイコーエプソン株式会社 半導体装置
KR102601650B1 (ko) * 2016-07-26 2023-11-13 삼성디스플레이 주식회사 표시 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05198615A (ja) * 1992-01-20 1993-08-06 Nec Corp 半導体装置の製造方法
JPH08236584A (ja) * 1995-02-28 1996-09-13 Texas Instr Japan Ltd 半導体装置
JP2002124526A (ja) * 2000-10-13 2002-04-26 Sharp Corp チップ・オン・フィルム用テープおよび半導体装置
JP2003124262A (ja) * 2001-10-09 2003-04-25 Hitachi Ltd 半導体装置の製造方法
JP2004127974A (ja) * 2002-09-30 2004-04-22 Oki Electric Ind Co Ltd Cofテープキャリア、半導体素子、半導体装置
JP2004247534A (ja) * 2003-02-14 2004-09-02 Renesas Technology Corp 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05198615A (ja) * 1992-01-20 1993-08-06 Nec Corp 半導体装置の製造方法
JPH08236584A (ja) * 1995-02-28 1996-09-13 Texas Instr Japan Ltd 半導体装置
JP2002124526A (ja) * 2000-10-13 2002-04-26 Sharp Corp チップ・オン・フィルム用テープおよび半導体装置
JP2003124262A (ja) * 2001-10-09 2003-04-25 Hitachi Ltd 半導体装置の製造方法
JP2004127974A (ja) * 2002-09-30 2004-04-22 Oki Electric Ind Co Ltd Cofテープキャリア、半導体素子、半導体装置
JP2004247534A (ja) * 2003-02-14 2004-09-02 Renesas Technology Corp 半導体装置

Also Published As

Publication number Publication date
JP2006324602A (ja) 2006-11-30

Similar Documents

Publication Publication Date Title
JP3819851B2 (ja) 半導体装置およびその製造方法
JP5259560B2 (ja) 半導体装置
JP3310617B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP3813797B2 (ja) 半導体装置の製造方法
US20090263938A1 (en) Method for manufacturing semiconductor device
JP3384359B2 (ja) 半導体装置およびその製造方法
JP6586952B2 (ja) 半導体装置およびその製造方法
JP2907188B2 (ja) 半導体装置、半導体装置の実装方法、および半導体装置の製造方法
US20120135565A1 (en) Method of manufacturing semiconductor device including filling gap between substrates with mold resin
JP4708090B2 (ja) 半導体装置およびその製造方法
JP3559554B2 (ja) 半導体装置およびその製造方法
JP2004095730A (ja) 半導体装置、半導体装置の製造方法
JP2012028513A (ja) 半導体装置及びその製造方法
JP2626621B2 (ja) 半導体装置の製造方法
JP4825529B2 (ja) 半導体装置
JP4085572B2 (ja) 半導体装置及びその製造方法
JP2006196560A (ja) 半導体装置
WO2017043480A1 (ja) 半導体パッケージ
JP4331179B2 (ja) 半導体装置
JP4561969B2 (ja) 半導体装置
JP2001168224A (ja) 半導体装置、電子回路装置および製造方法
JP2001127102A (ja) 半導体装置およびその製造方法
TWI393224B (zh) 覆晶封裝及其製造方法
JP4591715B2 (ja) 半導体装置の製造方法
JPH11135672A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080514

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080514

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101227

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110316

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees