JP2004127974A - Ｃｏｆテープキャリア、半導体素子、半導体装置 - Google Patents

Ｃｏｆテープキャリア、半導体素子、半導体装置 Download PDF

Info

Publication number
JP2004127974A
JP2004127974A JP2002285730A JP2002285730A JP2004127974A JP 2004127974 A JP2004127974 A JP 2004127974A JP 2002285730 A JP2002285730 A JP 2002285730A JP 2002285730 A JP2002285730 A JP 2002285730A JP 2004127974 A JP2004127974 A JP 2004127974A
Authority
JP
Japan
Prior art keywords
semiconductor device
cof
semiconductor element
tape carrier
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002285730A
Other languages
English (en)
Other versions
JP3544970B2 (ja
Inventor
Kazuaki Yoshiike
吉池　一明
Shuichi Yamanaka
山中　秀一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2002285730A priority Critical patent/JP3544970B2/ja
Priority to US10/452,297 priority patent/US6809406B2/en
Publication of JP2004127974A publication Critical patent/JP2004127974A/ja
Application granted granted Critical
Publication of JP3544970B2 publication Critical patent/JP3544970B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】気泡の発生を防止するために最適な構造および製造方法を提供する。
【解決手段】ＣＯＦ構造の半導体装置に用いられるＣＯＦテープキャリアにおいて、半導体素子搭載のためのレジスト開口部４内の表面に、金属配線材からなるダミー配線１６を設けることによって、レジスト開口部４の辺の方向に対してそれぞれ斜め方向に延びた凹部および凸部からなる凹凸構造を形成する。
【選択図】　図５

Description

【０００１】
【発明の属する技術分野】
本発明は、ＣＯＦ（Ｃｈｉｐ　Ｏｎ　Ｆｉｌｍ／チップ・オン・フィルム）構造の半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
ＣＯＦ構造の半導体装置（以下、ＣＯＦ半導体装置と記載）は、ＣＯＦテープキャリアのレジスト開口部に半導体素子をボンディングして搭載し、ＣＯＦテープキャリアと半導体素子の間を樹脂によって封止したものである。
【０００３】
このような従来のＣＯＦ半導体装置では、封止樹脂の流れを制御するために、ＣＯＦテープキャリアの表面にダミーパターンを設ける（例えば特許文献１または２参照）、半導体素子のバンプの形状を変更する（例えば特許文献３参照）、などの工夫がなされている。
【０００４】
【特許文献１】
特開平０８−３３５５９３号公報（図２およびそれに関連する記載）
【特許文献２】
特開２００２−１２４５２６号公報（図１および図２ならびにこれらに関連する記載）
【特許文献３】
特開２００１−３５８１６５号公報（図１ないし図４ならびにこれらに関連する記載）
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来のＣＯＦ半導体装置では、ＣＯＦテープキャリアと半導体素子の間に樹脂を塗布および充填して封止する樹脂封止工程において、半導体素子側面に吐出された封止樹脂の回り込みが、ＣＯＦテープキャリアのレジスト開口部内のテープ基材表面と半導体素子表面の間を流れて広がる封止樹脂よりも早く、半導体素子とテープ基材との間の空気の逃げ道がなくなったり、半導体素子の電極パッドに設けられたバンプ間の隙間に封止樹脂が同時に流れ込み、バンプ間の隙間の空気の逃げ道がなくなり、半導体素子とテープ基材の間に残った空気による気泡が発生し、クラックや腐食などの不具合を生じることがあった。
【０００６】
上記特文献１ないし３に記載のＣＯＦ半導体装置についても、気泡の発生を防止するために最適なダミーパターンまたはバンプの配置がなされているとは言い難く、特にダミーパターンまたはバンプ配置方向やバンプ自体の構造について最適化する余地が残されている。
【０００７】
本発明は、このような従来の課題を解決するためになされたものであり、気泡の発生を防止するために最適な構造および製造方法を提供することを目的とするものである。
【０００８】
【課題を解決するための手段】
本発明のＣＯＦテープキャリアは、半導体素子搭載のためのレジスト開口部内の表面に、上記レジスト開口部の辺の方向に対してそれぞれ斜め方向に延びた凹部および凸部からなる凹凸構造を設けたものである。
【０００９】
【発明の実施の形態】
本発明の実施の形態について説明する前に、本発明を適用するＣＯＦ半導体装置およびその製造工程の概要について以下に説明する。
【００１０】
図１は本発明を適用するＣＯＦテープキャリアの概要図であって、（ａ）は上面図、（ｂ）は上記（ａ）においてのレジスト開口部の拡大断面図である。
【００１１】
図１のＣＯＦテープキャリアは、テープ基材１と、金属配線２（インナーリード５、入力端子部６、および出力端子部７を含む）と、レジスト３と、半導体素子搭載のためのレジスト開口部４と、パーフォレーション８とを備えている。
【００１２】
テープ基材１上に設けられた金属配線２によって、入力端子６または出力端子７からレジスト開口部４のインナーリード５までが配線されており、これらの配線を保護するために、レジスト３によって、表面の入力端子部６、出力端子部７、およびインナーリード部５以外の部分が覆われている。なお、ＣＯＦテープキャリアの搬送に使用するパーフォレーション８の破損を防止するために、金属配線２によってパーフォレーション８の周囲に補強が施されている。
【００１３】
図２は本発明を適用するＣＯＦ半導体装置の概要図であって、（ａ）は上面図、（ｂ）はボンディング構造の拡大断面図、（ｃ）はボンディング構造の拡大下面図である。この図２はインナーリードボンド（以下、ＩＬＢ記載）工程後であって樹脂封止工程（以下、シール工程記載）前のＣＯＦ半導体装置である。
【００１４】
半導体素子９に複数配列された電極パッドのそれぞれには、バンプ１０があらかじめ設けられており、ＩＬＢ工程において、これらのバンプ１０によって、半導体素子９の電極がＣＯＦテープキャリアのインナーリード５にボンディングされ、半導体素子９がＣＯＦテープキャリアのレジスト開口部４内に搭載される。
【００１５】
図３はＩＬＢ工程の概要を説明する断面図である。まず、ボンディングステージ１２に半導体素子を配置する（図３（ａ）参照）。次に、ＣＯＦテープキャリアのインナーリードに、半導体素子の電極パッドにあらかじめ設けられているバンプを位置合わせする（図３（ｂ）参照）。
【００１６】
そして、ボンディングステージ１２を上昇させるとともにボンディングツール１１を下降させて、ボンディングツール１１をＣＯＦテープキャリアのテープ基材に当接させ、加熱されたボンディングツール１１によって半導体素子のバンプを融解させて、半導体素子の電極とＣＯＦテープキャリアのインナーリードを熱圧着する（図３（ｃ）参照）。
【００１７】
そのあと、ボンディングステージ１２を下降させるとともにボンディングツール１１を上昇させて、ボンディングツール１１をＣＯＦテープキャリアのテープ基材から離すともに、ボンディングステージ１２を半導体素子９の裏面から離す（図３（ｄ）参照）。以上により、ＩＬＢ工程を完了する（図３（ｅ）参照）。
【００１８】
なお、図２（ｂ）や図３（ｅ）によれば、ＩＬＢ後のインナーリード５は下方に曲げられた形に加工されているが、これは、半導体素子９のエッジとインナーリード５が接触することによる電気的不良の発生を防止するための加工である。
【００１９】
図４は本発明を適用するシール工程の概要を説明する図である。このシール工程は上記ＩＬＢ工程後になされる工程である。なお、図４において、（ａ）および（ｂ）は拡大断面図、（ｃ）および（ｅ）は全体上面図、（ｄ）は拡大下面図、（ｆ）は全体下面図である。
【００２０】
まず、ＩＬＢ工程によってＣＯＦテープキャリアに搭載された半導体素子の側面の直近の任意の位置に、封止樹脂供給用シリンジ１３に取り付けられた封止樹脂供給用ニードル１４を近付ける（図４（ａ）参照）。
【００２１】
次に、封止樹脂１５の吐出を開始し（図４（ｂ）参照）、封止樹脂１５を吐出させながらニードル１４を半導体素子９の辺に沿って動かす（図４（ｃ）参照）。ニードル１４を動かす手順は、半導体素子９の長辺一辺のみの一筆書き、または短辺→長辺→短辺の一筆書きのいずれかが一般的である。このとき、半導体素子側面に吐出された封止樹脂１５は、半導体素子表面とＣＯＦテープキャリアのレジスト開口部表面の間の空間を毛細管現象によって広がりながら流れ、この空間に充填されていく（図４（ｄ）参照）。
【００２２】
封止樹脂１５の塗布および充填を完了したら、この封止樹脂１５を加熱して硬化させる。以上により、シール工程を完了する（図４（ｅ），（ｆ）参照）。
【００２３】
実施の形態１
図５は本発明の実施の形態１を示す概要図であって、（ａ）は実施の形態１のＣＯＦテープキャリアの上面図、（ｂ）は上記（ａ）においてのレジスト開口部の拡大図、（ｃ）はＩＬＢ工程後の実施の形態１のＣＯＦ半導体装置の断面図、（ｄ）は上記（ｂ）においてのＡ−Ａ’間の断面図である。なお、図５において、図１または図２と同じものあるいは相当するものには同じ符号を付してある。
【００２４】
実施の形態１のＣＯＦテープキャリアは、テープ基材１と、金属配線２（インナーリード５、入力端子部６、および出力端子部７を含む）と、レジスト３と、半導体素子搭載用のレジスト開口部４と、パーフォレーション８と、ダミー配線１６とを備えている。
【００２５】
テープ基材１は、例えばポリイミドである。このテープ基材１の厚さは、１００［μｍ］以下であり、例えば７０［μｍ］または３５［μｍ］である。このようにテープ基材１が非常に薄いため、ＣＯＦキャリアテープは、可撓性のあるテープである。
【００２６】
金属配線２は、テープ基材１上に設けられており、入力端子６または出力端子７からレジスト開口部４のインナーリード５までを配線している。金属配線２の配線材は、例えば銅箔である。
【００２７】
ダミー配線１６は、電気特性上意味をなさない（電気的に機能しない）配線であって、半導体素子が搭載されるレジスト開口部４内のテープ基材１表面に、金属配線材によって複数本設けられている。ダミー配線１６の金属配線材は、例えば金属配線２と同じ銅箔である。
【００２８】
レジスト開口部４の内周領域にはインナーリード５が設けられており、ダミー配線１６は、これらのインナーリード５の配置領域の内側に設けられている。
【００２９】
レジスト開口部４内に設けられた複数のダミー配線１６のそれぞれは、レジスト開口部４の辺に対して斜め方向に延びている。
【００３０】
このように実施の形態１のＣＯＦテープキャリアでは、レジスト開口部４内の表面に、ダミー配線１６によって、レジスト開口部４の辺の方向に対してそれぞれ斜め方向に延びた凹部および凸部からなる凹凸構造が形成されている。
【００３１】
上記の斜め方向には、レジスト開口部４の辺に対して略水平方向および略垂直方向は含まない。また、上記の斜め方向は、例えば、シール工程において図５（ａ），（ｂ）のレジスト開口部４の左辺に沿って封止樹脂供給用ニードルが上から下に動くとき、左下がりの方向である。
【００３２】
上記凹凸構造には、微細構造は上記略水平方向と略垂直方向のステップ構造であるが、巨視構造は上記の斜め方向に延びている凹部および凸部からなるものを含む。また、上記凹凸構造には、上記斜め方向に延びた凹部および凸部が、搭載される半導体素子表面の凹凸に起因して途中で途切れているものを含む。
【００３３】
レジスト開口部４内に設けられた複数のダミー配線１６は、シール工程において封止樹脂の流れを制御して気泡の発生を防止する役目を果たす。さらに、これらのダミー配線１６は、インナーリード５の配置領域の内側に設けられているので、シール工程において可撓性のあるＣＯＦキャリアテープの強度を高める役目を果たす。
【００３４】
図６は従来のＣＯＦテープキャリアを用いたシール工程での封止樹脂の流れ方を示す図であり、図７は実施の形態１のＣＯＦテープキャリアを用いたシール工程での封止樹脂の流れ方を示す図である。図６および図７では、封止樹脂供給用ニードルの位置を黒丸で示し、上記ニードルの軌跡（封止樹脂の吐出軌跡）を矢印で示している。
【００３５】
図６に示すように、従来のＣＯＦテープキャリアを用いた場合は、半導体素子側面に吐出された封止樹脂の流れが早く、この流れが半導体素子表面とＣＯＦテープキャリアのテープ基材表面の間の空気の逃げ道を塞ぎ、半導体素子表面とキャリアテープ基材の間に気泡が発生することがある。
【００３６】
これに対し、図７に示すように、実施の形態１のＣＯＦテープキャリアを用いた場合は、複数本のダミー配線による凹凸構造が半導体素子の側面を流れようとする封止樹脂を半導体素子の中央方向に誘導することによって、半導体素子の側面を流れる封止樹脂の量を減らして流れる速度を減速させるので、半導体素子の側面を流れる封止樹脂が空気の逃げ道を塞ぐことはなく、気泡の発生を防止できる。これにより、半導体素子表面とＣＯＦキャリアテープ表面の間に発生した気泡による不良を防止できる。
【００３７】
また、実施の形態１のＣＯＦテープキャリアを用いた場合は、複数本のダミー配線によって、可撓性のあるＣＯＦキャリアテープの強度が高められるので、シール工程を容易になり、高精度な樹脂封止が可能になる。
【００３８】
以上のように実施の形態１によれば、半導体素子表面とＣＯＦテープキャリア表面の間においての気泡の発生を防止できる。
【００３９】
実施の形態２
図８は本発明の実施の形態２を示す概要図であって、（ａ）は実施の形態１のＣＯＦテープキャリアの上面図、（ｂ）は上記（ａ）においてのレジスト開口部の拡大図、（ｃ）はＩＬＢ工程後の実施の形態１のＣＯＦ半導体装置の断面図、（ｄ）は上記（ｂ）においてのＡ−Ａ’間の断面図である。なお、図５において、図１または図２と同じものあるいは相当するものには同じ符号を付してある。
【００４０】
実施の形態２のＣＯＦテープキャリアは、凹凸加工が施されたテープ基材１と、金属配線２（インナーリード５、入力端子部６、および出力端子部７を含む）と、レジスト３と、半導体素子搭載用のレジスト開口部４と、パーフォレーション８とを備えている。図８において、１７はテープ基材１に施された凹凸加工の凹部である。
【００４１】
上記凹凸加工は、半導体素子が搭載されるレジスト開口部４内のインナーリード５の配置領域の内側のテープ基材１表面に設けられており、この凹凸加工による複数の凹部１７および凸部のそれぞれは、レジスト開口部４の辺に対して斜め方向に延びている。
【００４２】
このように実施の形態２のＣＯＦテープキャリアでは、レジスト開口部４内のテープ基材１表面に凹凸加工を施すことによって、レジスト開口部４の辺の方向に対してそれぞれ斜め方向に延びた凹部および凸部からなる凹凸構造が形成されている。
【００４３】
上記実施の形態１では、ダミー配線１６を設けることによって斜め方向に延びる凹凸構造を形成したが、この実施の形態２では、テープ基材１の表面を凹凸加工することによって斜め方向に延びる凹凸構造を形成し、上記実施の形態１と同様の効果を得ている。
【００４４】
上記の斜め方向には、レジスト開口部４の辺に対して略水平方向および略垂直方向は含まない。また、上記の斜め方向は、例えば、シール工程において図８（ａ），（ｂ）のレジスト開口部４の左辺に沿って封止樹脂供給用ニードルが上から下に動くとき、左下がりの方向である。
【００４５】
上記凹凸構造には、微細構造は上記略水平方向と略垂直方向のステップ構造であるが、巨視構造は上記の斜め方向に延びている凹部および凸部からなるものを含む。また、上記凹凸構造には、上記斜め方向に延びた凹部および凸部が、搭載される半導体素子表面の凹凸に起因して途中で途切れているものを含む。
【００４６】
この実施の形態２のＣＯＦテープキャリアを用いたシール工程では、図７に示す上記実施の形態１と同様の封止樹脂の流れにより、半導体素子表面とＣＯＦテープキャリアとの間の空気の逃げ道を塞ぐことがなく、気泡の発生を防止できる。
【００４７】
以上のように実施の形態２によれば、上記実施の形態１と同様に気泡の発生を防止できる。
【００４８】
実施の形態３
図９は本発明の実施の形態３を示す概要図であって、（ａ）は実施の形態３の半導体素子の上面図、（ｂ）は上記（ａ）においての斜め方向の断面図、（ｃ）はＩＬＢ工程後の実施の形態３のＣＯＦ半導体装置の断面図である。
【００４９】
実施の形態３の半導体素子は、バンプ１０と、凹凸加工が施されたウェハーコート（保護材）１８と、半導体素子内配線１９とを備えている。
【００５０】
ウェハーコート１８は、半導体素子表面を保護するために、複数の電極パッドの配置領域を除いた半導体素子表面に設けられており、例えばポリイミドである。
【００５１】
上記凹凸加工は、複数の電極パッドのそれぞれに設けられるバンプ１０の配置領域の内側のウェハーコート１８表面に設けられており、この凹凸加工による複数の凹部および凸部のそれぞれは、半導体素子の辺（半導体素子側面）の方向に対して斜め方向に延びている。
【００５２】
このように実施の形態３の半導体素子では、半導体素子表面のウェハーコート１８に凹凸加工を施すことによって、半導体素子側面の方向に対してそれぞれ斜め方向に延びた凹部および凸部からなる凹凸構造が形成されている。
【００５３】
上記実施の形態１および２は、ＣＯＦテープキャリアのレジスト開口部内に斜め方向に延びる凹凸構造を設け、封止樹脂の流れを誘導して気泡の発生を防止するものであったが、この実施の形態３は、半導体素子表面のウェハーコート１８に凹凸加工することによって、半導体素子表面に斜め方向に延びる凹凸構造を設け、上記実施の形態１および２と同様の効果を得るものである。
【００５４】
上記の斜め方向には、半導体素子の辺に対して略水平方向および略垂直方向は含まない。また、上記の斜め方向は、例えば、シール工程において図９（ａ）の半導体素子の左辺に沿って封止樹脂供給用ニードルが上から下に動くとき、左下がりの方向である。
【００５５】
上記凹凸構造には、微細構造は上記略水平方向と略垂直方向のステップ構造であるが、巨視構造は上記の斜め方向に延びている凹部および凸部からなるものを含む。また、上記凹凸構造には、上記斜め方向に延びた凹部および凸部が、ＣＯＦテープキャリア表面の凹凸に起因して途中で途切れているものを含む。
【００５６】
この実施の形態３の半導体素子を用いたシール工程では、図７に示す上記実施の形態１と同様の封止樹脂の流れにより、半導体素子表面とＣＯＦテープキャリアとの間の空気の逃げ道を塞ぐことがなく、気泡の発生を防止できる。
【００５７】
以上のように実施の形態３によれば、上記実施の形態１と同様に気泡の発生を防止できる。
【００５８】
実施の形態４
図１０は本発明の実施の形態４を示す概要図であって、（ａ）は実施の形態４の半導体素子の上面図、（ｂ）は上記（ａ）においての斜め方向の断面図、（ｃ）はＩＬＢ工程後の実施の形態４のＣＯＦ半導体装置の断面図である。
【００５９】
実施の形態４の半導体素子は、バンプ１０と、ウェハーコート１８と、半導体素子内配線１９と、半導体素子内ダミー配線２１とを備えている。
【００６０】
半導体素子内配線１９は、テープ基材１上に設けられており、電極パッドから半導体素子に設けられたトランジスタ等までを配線している。
【００６１】
半導体素子内ダミー配線２１は、半導体素子の電気特性上意味をなさない（電気的に機能しない）配線であって、半導体素子内配線１９とは電気的に接続されず、かつ半導体素子の電気的特性に影響を与えないように、半導体素子内配線１９の上層で、かつバンプ１０の配置領域の内側の半導体素子表面に（図１０ではウェハーコート１８の下）、複数本設けられており、それぞれの半導体素子内ダミー配線２１は、半導体素子側面の方向に対してそれぞれ斜め方向に延びている。
【００６２】
このように実施の形態４では、半導体素子表面に半導体素子内ダミー配線２１を設けることによって、半導体素子側面の方向に対してそれぞれ斜め方向に延びた凹部および凸部からなる凹凸構造が形成されている。
【００６３】
上記実施の形態３は、半導体素子表面のウェハーコート１８を凹凸加工することによって斜め方向に延びる凹凸構造を設け、封止樹脂の流れを誘導して気泡の発生を防止するものであったが、この実施の形態４は、半導体素子内ダミー配線２１を設けることによって斜め方向に延びる凹凸構造を設け、上記実施の形態３と同様の効果を得るものである。
【００６４】
上記の斜め方向には、半導体素子の辺に対して略水平方向および略垂直方向は含まない。また、上記の斜め方向は、例えば、シール工程において図１０の半導体素子の左辺に沿って封止樹脂供給用ニードルが上から下に動くとき、左下がりの方向である。
【００６５】
上記凹凸構造には、微細構造は上記略水平方向と略垂直方向のステップ構造であるが、巨視構造は上記の斜め方向に延びている凹部および凸部からなるものを含む。また、上記凹凸構造には、上記斜め方向に延びた凹部および凸部が、ＣＯＦテープキャリア表面の凹凸に起因して途中で途切れているものを含む。
【００６６】
この実施の形態４の半導体素子を用いたシール工程では、上記実施の形態３と同様の封止樹脂の流れにより、半導体素子表面とＣＯＦテープキャリアとの間の空気の逃げ道を塞ぐことがなく、気泡の発生を防止できる。
【００６７】
以上のように実施の形態４によれば、上記実施の形態３と同様の効果が得られるとともに、上記実施の形態３の凹凸構造よりも微細な凹凸構造を形成できるので、上記実施の形態３よりも封止樹脂の流れを誘導しやすい加工が可能となる。
【００６８】
実施の形態５
図１１は本発明の実施の形態５を示す概要図であって、（ａ）はボンディング構造の拡大上面図、（ｂ）は上記（ａ）においての断面図、（ｃ）はバンプの上面図、（ｄ）はバンプの断面図である。また、図１２は従来のＣＯＦ半導体装置を示す概要図であって、（ａ）はボンディング構造の拡大上面図、（ｂ）は上記（ａ）においての断面図、（ｃ）はバンプの上面図、（ｄ）はバンプの断面図である。なお、図１１および図１２において、図１または図２と同じものあるいは相当するものには同じ符号を付してある。
【００６９】
図１２に示す従来の半導体素子９では、それぞれの電極パッド内に、略長方体のバンプ１０が設けられており、このバンプ１０がＣＯＦテープキャリアのそれぞれのインナーリード５にボンディングされている。
【００７０】
これに対し、図１１に示す実施の形態５の半導体素子９では、略長方体のそれぞれのバンプ１０に、空洞２０が設けられている。この空洞２０は、略長方体のバンプ１０の２つの長側面間を貫通して設けられており、シール工程においてバンプ１０間の隙間から隣接する他の隙間に空気を逃がす役目を果たす。
【００７１】
このように実施の形態５では、バンプ１０に空洞２０を設けることによって、バンプ１０の両長側間に、空気の逃げ道となる通気構造が形成されている。
【００７２】
図１３は従来のバンプ構造を用いたシール工程での封止樹脂の流れ方を示す図であり、図１４は実施の形態５のバンプ構造を用いたシール工程での封止樹脂の流れ方を示す図である。
【００７３】
図１３に示すように、従来のバンプ構造を用いた場合は、半導体素子のバンプの外側（図では左側）を流れる封止樹脂とバンプの内側（図では右側）を流れる封止樹脂が同時にバンプ間の隙間に到達するとバンプ間の隙間に残った空気の逃げ場がなくなり（図１３（４）参照）、気泡が発生する（図１３（５）参照）。この気泡は、封止樹脂の流れに押し流されて半導体素子の中央側（図の右側）に移動し（図１３（６）参照）、半導体素子の短辺側（図では下側）に流されていく（図１３（７）参照）。
【００７４】
これに対し、図１４に示すように、実施の形態５のバンプ構造を用いた場合は、半導体素子のバンプの外側（図の左側）を流れる封止樹脂とバンプの内側（図では右側）を流れる封止樹脂が同時にバンプ間の隙間に到達してバンプ間の隙間に空気が残っても（図１４（４）参照）、バンプに設けられた空洞によってバンプ間の隙間に残った空気は隣接する他のバンプ間の隙間（図では下側の隙間）に逃がされる（図１４（５）参照）。このため、バンプ間の隙間に残った空気によって気泡が発生することはない（図１４（６），（７）参照）。
【００７５】
以上のように実施の形態５によれば、バンプ間の空隙においての気泡の発生を防止できる。
【００７６】
実施の形態６
図１５は本発明の実施の形態６を示す概要図であって、（ａ）はボンディング構造の拡大上面図、（ｂ）は上記（ａ）においての断面図、（ｃ）はバンプの上面図、（ｄ）はバンプの断面図である。なお、図１５において、図１または図２と同じものあるいは相当するものには同じ符号を付してある。
【００７７】
上記図１２に示す従来の半導体素子９では、１つの電極パッド内に、略長方体の１つのバンプ１０が設けられており、この１つのバンプ１０がＣＯＦテープキャリアの１本のインナーリード５にボンディングされている。
【００７８】
これに対し、図１５に示す実施の形態６のＣＯＦ半導体装置の半導体素子９では、１つの電極パッド内に分割された複数のバンプ１０（図では２つのバンプ１０）が設けられており、これらの分割された複数のバンプ１０がＣＯＦテープキャリアの１本のインナーリード５にボンディングされている。この同じ電極パッド内で分割されたバンプ１０の間の空間は、シール工程においてバンプ１０間の隙間から隣接する他の隙間に空気を逃がす役目を果たす。
【００７９】
このように実施の形態６では、１つの電極パッドに複数に分割したバンプ１０を設けることによって、バンプ１０の両長側間に、空気の逃げ道となる通気構造が形成されている。
【００８０】
上記実施の形態５は、バンプに空洞を設けることによって空気の逃げ道となる通気構造を設け、気泡の発生を防止するものであったが、この実施の形態６は、同じ電極パッド内のバンプを分割することによって通気構造を設け、上記実施の形態５と同様の効果を得るものである。
【００８１】
この実施の形態６のバンプ構造を用いたシール工程では、上記実施の形態５と同様の封止樹脂の流れにより、気泡の発生を防止できる。また、バンプの分割によって空気の逃げ道となる通気構造を設けるので、上記実施の形態５よりもバンプの形成が容易になる。
【００８２】
以上のように実施の形態６によれば、上記実施の形態５と同様の効果が得られるととともに、上記実施の形態５よりもバンプの形成が容易になる。
【００８３】
実施の形態７
図１６は本発明の実施の形態７を示す概要図であって、（ａ）はボンディング構造の拡大上面図、（ｂ）は上記（ａ）においての断面図である。なお、図１６において、図１または図２と同じものあるいは相当するものには同じ符号を付してある。
【００８４】
上記図１２に示す従来の半導体素子９では、略長方体のバンプ１０は、電極パッドの配列方向（バンプの配列方向、半導体素子側面の方向）に対して略垂直な方向に延びている。
【００８５】
これに対し、図１６に示す実施の形態７の半導体素子９では、略長方体のバンプ１０は、その両長側面が半導体素子側面の方向に対して斜め方向に延びる傾斜面からなる。つまり、バンプ１０は、半導体素子側面の方向に対して斜め方向に延びている。この斜め方向に設けられたバンプ１０は、シール工程においてバンプ１０間の隙間に空気が残らないように封止樹脂の流れを誘導する役目を果たす。
【００８６】
上記の斜め方向には、半導体素子側面に対して略水平方向および略垂直方向は含まない。また、上記の斜め方向は、例えば、シール工程において図１６（ａ）の半導体素子の左辺に沿って封止樹脂供給用ニードルが上から下に動くとき、左下がりの方向である。
【００８７】
上記図１３に示すように、従来のバンプ構造を用いた場合は、バンプの両側に同時に封止樹脂が流れ込むと、空気の逃げ道がなくなり、バンプ間の隙間に残った空気によって気泡が発生する。
【００８８】
図１７は実施の形態７のバンプ構造を用いたシール工程での封止樹脂の流れ方を示す図である。図１７に示すように、実施の形態７のバンプ構造を用いた場合は、樹脂の流れる方向に対してバンプが斜め方向に設けられているため、バンプの内側（図では右側）の封止樹脂がバンプの外側（図では左側）の封止樹脂よりも早くバンプ間の隙間に流れ込む（図１７（２）等参照）。これよって、バンプ間の隙間の空気を押し出しながら、半導体素子の短辺側（図では下側）に流れていく（図１７（３）等参照）。
【００８９】
もしも、バンプの両側に同時に封止樹脂が到達しても、斜め方向に設けられたバンプによって、封止樹脂の流れがバンプの外側（図では左側）に強制誘導されてるので、気泡は半導体素子９の外周側（図では左側）に流され、品質上および外観上の不良とはならない。
【００９０】
以上のように実施の形態７によれば、バンプ間の隙間においての気泡の発生を防止でき、または気泡による不良の発生を防止できる。
【００９１】
実施の形態８
図１８は本発明の実施の形態８を示す概要図であって、（ａ）はボンディング構造の拡大上面図、（ｂ）は上記（ａ）においての断面図である。なお、図１８において、図１または図２と同じものあるいは相当するものには同じ符号を付してある。
【００９２】
上記図１２に示すＣＯＦ半導体装置では、半導体素子９の略長方体のバンプ１０およびＣＯＦテープキャリアのインナーリード５は、電極パッドの配列方向（バンプの配列方向、半導体素子側面の方向）およびインナーリードの配列方向（ＣＯＦテープキャリアのレジスト開口部４の辺の方向）に対して略垂直な方向に延びている。
【００９３】
これに対し、図１８に示す実施の形態８のＣＯＦ半導体装置では、半導体素子９の略長方体のバンプ１０は、上記実施の形態７（図１６参照）と同様に半導体素子側面およびＣＯＦテープキャリアのレジスト開口部４の辺の方向に対して斜め方向に延びている。この斜め方向に設けられたバンプ１０は、上記実施の形態７と同様に、シール工程においてバンプ１０間の隙間に空気が残らないように封止樹脂の流れを誘導する役目を果たす。
【００９４】
また、ＣＯＦテープキャリアのインナーリード５は、レジスト開口部内の途中で屈曲しており、先端部までのバンプ１０とのボンディング部が、半導体素子側面およびレジスト開口部４の辺に対して斜め方向、かつバンプ１０と平行な方向に延びたリード部になっている。このバンプ１０と平行に斜め方向に延びたリード部は、上記実施の形態７よりもバンプ１０との接着面積を広げて接着強度を高める役目を果たす。
【００９５】
このように実施の形態８のＣＯＦ半導体装置は、上記実施の形態７のＣＯＦ半導体装置において、インナーリード５を、レジスト開口部内の途中で屈曲させてバンプ１０と平行に斜めに延びるようにしたものである。
【００９６】
この実施の形態８のインナーリード構造を用いたＩＬＢ工程では、上記実施の形態７よりもバンプ１０とインナーリード５の接着面積を広げることができるので、接着強度を高めることができる。
【００９７】
また、この実施の形態８のバンプ構造を用いたシール工程では、上記実施の形態７と同様の封止樹脂の流れにより、バンプ間に隙間においての気泡の発生またはその気泡による不良の発生を防止できる。
【００９８】
以上のように実施の形態８によれば、上記実施の形態７と同様の効果が得られるとともに、バンプとインナーリードの接着強度を高めることができる。
【００９９】
実施の形態９
図１９は本発明の実施の形態９を示す概要図であって、（ａ）はボンディング構造の拡大上面図、（ｂ）は上記（ａ）においての断面図である。なお、図１９において、図１または図２と同じものあるいは相当するものには同じ符号を付してある。
【０１００】
この実施の形態９のＣＯＦ半導体装置では、半導体素子９の略長方体のバンプ１０は、上記実施の形態７（図１６参照）および上記実施の形態８（図１８参照）と同様に半導体素子側面およびＣＯＦテープキャリアのレジスト開口部４の辺の方向に対して斜め方向に延びている。この斜め方向に設けられたバンプ１０は、上記実施の形態７および上記実施の形態８と同様にシール工程においてバンプ１０間の隙間に空気が残らないように封止樹脂の流れを誘導する役目を果たす。
【０１０１】
また、ＣＯＦテープキャリアのインナーリード５は、レジスト開口部内において、ＣＯＦテープキャリアのレジスト開口部４の辺から先端に至るまで屈曲することなく略直線であり、半導体素子側面およびレジスト開口部４の辺の方向に対して斜め方向、かつバンプ１０と平行な方向に延びている。このバンプ１０と平行に斜め方向に延びたインナーリード５は、上記実施の形態８と同様にバンプ１０との接着面積を広げて接着強度を増加させる役目を果たす。さらに、屈曲することなく略直線で延びたインナーリード５は、バンプ間の隙間に発生した気泡を半導体素子の外周側にスムーズかつ確実に押し流す役目を果たす。
【０１０２】
このように実施の形態９のＣＯＦ半導体装置は、上記実施の形態８のＣＯＦ半導体装置において、インナーリード５を、レジスト開口部４の辺から先端に至るまで屈曲することなく略直線でバンプ１０と平行な斜め方向に延びるようにしたものである。
【０１０３】
この実施の形態９のインナーリード構造を用いたＩＬＢ工程では、上記実施の形態８と同様にバンプ１０とインナーリード５の接着面積を広げることができるので、接着強度を高めることができる。また、この実施の形態９のバンプ構造を用いたシール工程では、上記実施の形態７および上記実施の形態８と同様の封止樹脂の流れにより、バンプ間に隙間においての気泡の発生またはその気泡による不良の発生を防止できる。さらに、この実施の形態９の屈曲のないインナーリード構造を用いたシール工程では、バンプ間に隙間に発生した気泡を、インナーリードの屈曲部に停滞させることなく、半導体素子９の外周側にスムーズかつ確実に押し流すことができるので、気泡による不良の発生を確実に防止できる。
【０１０４】
以上のように実施の形態９によれば、上記実施の形態８と同様の効果が得られるとともに、気泡による不良の発生を確実に防止できる。
【０１０５】
実施の形態１０
図２０は本発明の実施の形態１０を示す概要図であって、（ａ）は半導体素子のバンプ構造の拡大上面図、（ｂ）は上記（ａ）においての断面図である。なお、図２０において、図２と同じものあるいは相当するものには同じ符号を付してある。
【０１０６】
上記図１２に示す従来の半導体素子９では、バンプ１０は略長方体であり、バンプ１０の両長側面は、電極パッドの配列方向（バンプの配列方向、半導体素子側面の方向）に対して略垂直な方向に延びており、バンプ１０の両短側面の幅寸法は略同じである。
【０１０７】
これに対し、図２０に示す実施の形態１０の半導体素子９では、バンプ１０は、半導体素子９の中央側（図では右側）の短側面の幅寸法Ｌよりも半導体素子９の外周側（図では左側）の短側面の幅寸法が細くなっている。そして、バンプ１０の一方の長側面に、斜め方向に延びる傾斜面が設けられている。この傾斜面は、シール工程においてバンプ１０間の隙間に空気が残らないように封止樹脂の流れを誘導する役目を果たす。
【０１０８】
上記の斜め方向には、半導体素子側面に対して略水平方向および略垂直方向は含まない。また、例えば、シール工程において図２０（ａ）の半導体素子の左辺に沿って封止樹脂供給用ニードルが上から下に動くとき、上記傾斜面が設けられる長側面は上側の長側面であり、上記の斜め方向は左下がりの方向である。
【０１０９】
図２１は実施の形態１０のバンプ構造を用いたシール工程での封止樹脂の流れ方を示す図である。図２１に示すように、実施の形態１０のバンプ構造を用いた場合は、バンプの両側に同時に封止樹脂が到達しても、上記図１３に示す従来のバンプ構造を用いた場合とは異なり、バンプの一方の長側面に設けられた傾斜面（図ではバンプの上側の長側面に設けられた傾斜面）によって、バンプの外側（図では左側）の封止樹脂は半導体素子の短辺側（図では下側）に流れていき、バンプの内側（図では右側）の封止樹脂はバンプ間の隙間を半導体素子の周辺側に斜めに（図では左下側）に流れていくため、バンプ間の空気はバンプの外側（図では左側）に押し出されていく。
【０１１０】
もしも、バンプ間の隙間に気泡が発生しても、バンプの傾斜により封止樹脂が半導体素子９の外側（図では左側）に誘導されているので、気泡は半導体素子９の外周側（図では左側）に流され、品質上および外観上の不良とはならない。
【０１１１】
また、上記図１６に示す上記実施の形態７のバンプ構造では、バンプ１０の両短側面が電極パッドの配列方向（半導体素子側面）に略平行な面になっていないので、上記図１７に示す上記実施の形態７のバンプ構造を用いたシール工程では、バンプの両短側面がバンプの両側（図１７ではバンプの左側および右側）での封止樹脂の流れの方向に対して略平行にならない。このため、バンプの両短側面がバンプの両側での封止樹脂の流れの妨げになり、シール工程での樹脂封止時間が長くなる。
【０１１２】
これに対し、実施の形１０のバンプ構造では、バンプの両短側面が電極パッドの配列方向（半導体素子側面）に略平行な面になっているので、実施の形態１０のバンプ構造を用いた場合は、バンプの両短側面はバンプの両側（図２１ではバンプの左側および右側）での封止樹脂の流れの方向に対して略平行になる。このため、バンプの両短側面がバンプの両側での封止樹脂の流れの妨げになることはなく、上記実施の形態７よりもシール工程での樹脂封止時間を短縮できる。
【０１１３】
以上のように実施の形態１０によれば、上記実施の形態７と同様の効果が得られるとともに、上記実施の形態７よりもシール工程での樹脂封止時間を短縮できる。
【０１１４】
実施の形態１１
図２２は本発明の実施の形態１１を示す概要図であって、（ａ）はＩＬＢ工程後のボンディング構造の拡大上面図、（ｂ）は上記（ａ）においての断面図である。ただし、図２２（ａ）では、インナーリード等のＣＯＦテープキャリアを省略してある。なお、図２２において、図１または図２と同じものあるいは相当するものには同じ符号を付してある。
【０１１５】
図２２に示す実施の形態１１のＣＯＦ半導体装置では、半導体素子９に設けられたバンプ１０は長方体ではない略平行６面体であり、バンプ１０の両長側面は、上記実施の形態７から９までと同様に半導体素子側面に対して斜め方向に延びた傾斜面になっているが、バンプ１０の両短側面は、上記実施の形態１０と同様に電極パッドの配列方向（半導体素子側面）に略水平な面になっている。
【０１１６】
この実施の形態１１のバンプ構造を用いたＩＬＢ工程では、バンプ１０の両長側面が傾斜面なっているので、上記実施の形態１０よりもバンプ１０とインナーリード５の接着面積を広げて接着強度を高めることができる。
【０１１７】
また、この実施の形態１１のバンプ構造を用いたシール工程では、上記実施の形態１０と同様の封止樹脂の流れにより、バンプ間に隙間においての気泡の発生またはその気泡による不良の発生を防止できるとともに、上記実施の形態７よりもシール工程での樹脂封止時間を短縮できる。
【０１１８】
以上のように実施の形態１１によれば、上記実施の形態１０と同様の効果が得られるとともに、上記実施の形態１０よりもバンプとインナーリードの接着強度を高めることができる。
【０１１９】
実施の形態１２
図２３は本発明の実施の形態１２を示す概要図であって、シール工程での封止樹脂の流れ方を示す図である。図２３では、封止樹脂供給用ニードルの位置を黒丸で示し、上記ニードルの軌跡（封止樹脂の吐出軌跡）を矢印で示している。
【０１２０】
従来のシール工程では、１つのＣＯＦ半導体装置について１本の樹脂吐出用ニードルを用いて封止樹脂を塗布および充填する。そして、この１本のニードルの軌跡（封止樹脂の吐出軌跡）は、上記図６に示す短辺→長辺→短辺の一方通行一筆書き、あるいは長辺一辺の一方通行一筆書きである。
【０１２１】
これに対し、図２３に示すように、実施の形態１２のシール工程では、１つのＣＯＦ半導体装置について２本のニードルを用いて、封止樹脂を塗布および充填する。
【０１２２】
まず、半導体素子の一方の短辺（図では上辺）の中央部に２本のニードルを位置させ、それぞれのニードルから封止樹脂の吐出を開始する（図２３（１）参照）。そして、それぞれのニードルを、互いに逆方向にこの短辺とそれぞの長辺とのコーナーまで、封止樹脂を吐出させながら動かす（図２３（２）参照）。
【０１２３】
それぞれのニードルがコーナーに達したら、今度は、それぞれのニードルを、それぞれ異なる長辺に沿って、長辺と他方の短辺とのコーナーまで、封止樹脂を吐出させながら動かす（図２３（３），（４），（５），（６））。
【０１２４】
このように、２本のニードルで２つの長辺から封止樹脂を吐出することにより、半導体素子の表面において封止樹脂の流れの速度が著しく遅い領域をなくし、半導体素子９表面への樹脂の流れ込み速度とニードルの移動速度を合わせることにより、半導体素子表面を流れる封止樹脂の先頭部において、空気の巻き込み（封止樹脂のくびれ）を生じずに、封止樹脂の流し込みができるので、半導体素子の表面とＣＯＦテープキャリアの間の空気の逃げ道を塞ぐことなく、半導体素子の表面の空気残りを防止する。
【０１２５】
また、従来の方法では、封止樹脂の吐出がなされない辺側のレジスト開口部の周辺部に封止樹脂が充填されないこともあったが、２本のニードルで２つの長辺から封止樹脂を吐出することにより、封止樹脂未充填による不良の発生を防止できる。
【０１２６】
このとき、それぞれのニードルは、半導体素子９の表面を流れている封止樹脂の速度と同等もしくは遅い速度にて動かすことが望ましい。これは、半導体素子９の表面の空気残りを確実に防止するためであり、半導体素子の側面の封止樹脂が半導体素子の表面とＣＯＦテープキャリアの間の空気の逃げ道を塞ぐことを確実に防止するためである。
【０１２７】
それぞれのニードルが他方の短辺とのコーナーに達したら、他方の短辺に沿ってこの他方の短辺の中央部まで、封止樹脂を吐出させながら動かす（図２３（７），（８））。この他方の短辺の吐出時も、長辺での吐出時と同等に、半導体素子９の表面の封止樹脂の広がり速度と同等もしくは遅い速度でニードルを動かすことが望ましい。
【０１２８】
以上のように実施の形態１２によれば、気泡の発生および封止樹脂未充填の発生を防止できる。
【０１２９】
【発明の効果】
以上説明したように本発明によれば、樹脂封止時の気泡の発生を防止し、気泡のない高品質なＣＯＦ半導体装置を実現できるという効果がある。
【図面の簡単な説明】
【図１】本発明を適用するＣＯＦテープキャリアの概要図である。
【図２】本発明を適用するＣＯＦ半導体装置の概要図である。
【図３】ＩＬＢ工程の概要を説明する断面図である。
【図４】本発明を適用するシール工程の概要を説明する図である。
【図５】本発明の実施の形態１を示す概要図である。
【図６】従来のＣＯＦテープキャリアを用いたシール工程での封止樹脂の流れ方を示す図である。
【図７】本発明の実施の形態１のＣＯＦテープキャリアを用いたシール工程での封止樹脂の流れ方を示す図である。
【図８】本発明の実施の形態２を示す概要図である。
【図９】本発明の実施の形態３を示す概要図である。
【図１０】本発明の実施の形態４を示す概要図である。
【図１１】本発明の実施の形態５を示す概要図である。
【図１２】従来のＣＯＦ半導体装置を示す概要図である。
【図１３】従来のバンプ構造を用いたシール工程での封止樹脂の流れ方を示す図である。
【図１４】本発明の実施の形態５のバンプ構造を用いたシール工程での封止樹脂の流れ方を示す図である。
【図１５】本発明の実施の形態６を示す概要図である。
【図１６】本発明の実施の形態７を示す概要図である。
【図１７】実施の形態７のバンプ構造を用いたシール工程での封止樹脂の流れ方を示す図である。
【図１８】本発明の実施の形態８を示す概要図である。
【図１９】本発明の実施の形態９を示す概要図である。
【図２０】本発明の実施の形態１０を示す概要図である。
【図２１】本発明の実施の形態１０のバンプ構造を用いたシール工程での封止樹脂の流れ方を示す図である。
【図２２】本発明の実施の形態１１を示す概要図である。
【図２３】本発明の実施の形態１２を示す概要図である。
【符号の説明】
１　テープ基材、　２　金属配線材、　３　レジスト、　４　レジスト開口部、　５　インナーリード、　６　入力端子部、　７　出力端子部、　８　パーフォレーション、　９　半導体素子、　１０　バンプ、　１１　ボンディングツール、　１２　ボンディングステージ、　１３　封止樹脂供給用シリンジ、　１４封止樹脂供給用ニードル、　１５　封止樹脂、　１６　ダミー配線、　１７　凹凸加工の凹部、　１８　ウェハーコート、　１９　半導体素子内配線、　２０空洞、　２１　半導体素子内ダミー配線。

Claims (22)

  1. ＣＯＦ構造の半導体装置に用いられるＣＯＦテープキャリアにおいて、
    半導体素子搭載のためのレジスト開口部内の表面に、上記レジスト開口部の辺の方向に対してそれぞれ斜め方向に延びた凹部および凸部からなる凹凸構造を設けた
    ことを特徴とするＣＯＦテープキャリア。
  2. 請求項１記載のＣＯＦテープキャリアにおいて、
    上記凹凸構造が、金属配線材からなるダミー配線を設けることによって形成されていることを特徴とするＣＯＦテープキャリア。
  3. 請求項１記載のＣＯＦテープキャリアにおいて、
    上記凹凸構造が、テープ基材を凹凸加工を施すことによって形成されていることを特徴とするＣＯＦテープキャリア。
  4. 請求項１記載のＣＯＦテープキャリアにおいて、
    上記凹凸構造が、インナーリード配置領域の内側に設けられていることを特徴とするＣＯＦテープキャリア。
  5. ＣＯＦ構造の半導体装置に用いられるＣＯＦテープキャリアにおいて、
    半導体素子搭載のためのレジスト開口部内に設けられるインナーリードに、上記レジスト開口部の辺の方向に対して斜め方向に延びるリード部を設けた
    ことを特徴とするＣＯＦテープキャリア。
  6. 請求項５記載のＣＯＦテープキャリアにおいて、
    上記インナーリードが、その途中で屈曲して先端まで上記斜め方向に延びていることを特徴とするＣＯＦテープキャリア。
  7. 請求項５記載のＣＯＦテープキャリアにおいて、
    上記インナーリードが、上記レジスト開口部の辺から先端まで略直線で上記斜め方向に延びていることを特徴とするＣＯＦテープキャリア。
  8. ＣＯＦ構造の半導体装置に用いられる半導体素子において、
    半導体素子表面に、半導体素子側面の方向に対してそれぞれ斜め方向に延びた凹部および凸部からなる凹凸構造を設けたことを特徴とする半導体素子。
  9. 請求項８記載の半導体素子において、
    上記凹凸構造が、半導体素子表面の保護材に凹凸加工を施すことによって形成されている
    ことを特徴とする半導体素子。
  10. 請求項８記載の半導体素子において、
    上記凹凸構造が、電気的機能のないダミー配線を施すことによって形成されていることを特徴とする半導体素子。
  11. 請求項８記載の半導体素子において、
    上記凹凸構造が、バンプ配置領域の内側に設けられていることを特徴とする半導体素子。
  12. ＣＯＦ構造の半導体装置に用いられる半導体素子において、
    電極パッドに設けられるバンプの両長側面間に、空気の逃げ道となる通気構造を設けたことを特徴とする半導体素子。
  13. 請求項１２記載の半導体素子において、
    上記通気構造が、バンプにその両長側面間を貫く空洞を設けることによって形成されていることを特徴とする半導体素子。
  14. 請求項１２記載の半導体素子において、
    上記通気構造が、同じ電極パッド内に複数のバンプを分割して設けることによって形成されていることを特徴とする半導体素子。
  15. ＣＯＦ構造の半導体装置に用いられる半導体素子において、
    電極パッドに設けられるバンプの長側面に、半導体素子側面の方向に対して斜め方向に延びる傾斜面を設けたことを特徴とする半導体素子。
  16. 請求項１５記載の半導体素子において、
    上記バンプの両長側面が、上記傾斜面からなることを特徴とする半導体素子。
  17. 請求項１５記載の半導体素子において、
    上記バンプのいずれか一方の長側面に、上記傾斜面が設けられていることを特徴とする半導体素子。
  18. 請求項１６または１７に記載の半導体素子において、
    上記バンプの両短側面が、電極パッドの配列方向に略平行な面からなる
    ことを特徴とする半導体素子。
  19. ＣＯＦ構造の半導体装置において、
    請求項１から７までのいずれかに記載のＣＯＦテープキャリアを使用したことを特徴とする半導体装置。
  20. ＣＯＦ構造の半導体装置において、
    請求項８から１８までのいずれかに記載の半導体素子を使用したことを特徴とする半導体装置。
  21. ＣＯＦ構造の半導体装置において、
    請求項５記載のＣＯＦテープキャリアと、請求項１６記載の半導体素子とを使用したことを特徴とする半導体装置。
  22. ＣＯＦ構造の半導体装置の製造方法において、
    ＣＯＦテープキャリアと半導体素子の間の封止樹脂を吐出するニードルを、１の半導体装置について複数本用意し、
    上記複数本のニードルを互いに異なる位置で上記封止樹脂を吐出しながら同時に動かすことによって、上記１つの半導体素子に封止樹脂を塗布する
    ことを特徴とする半導体装置の製造方法。
JP2002285730A 2002-09-30 2002-09-30 Ｃｏｆテープキャリア、半導体素子、半導体装置 Expired - Fee Related JP3544970B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002285730A JP3544970B2 (ja) 2002-09-30 2002-09-30 Ｃｏｆテープキャリア、半導体素子、半導体装置
US10/452,297 US6809406B2 (en) 2002-09-30 2003-06-03 COF tape carrier, semiconductor element, COF semiconductor device, and method for manufacturing of COF semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002285730A JP3544970B2 (ja) 2002-09-30 2002-09-30 Ｃｏｆテープキャリア、半導体素子、半導体装置

Publications (2)

Publication Number Publication Date
JP2004127974A true JP2004127974A (ja) 2004-04-22
JP3544970B2 JP3544970B2 (ja) 2004-07-21

Family

ID=32063563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002285730A Expired - Fee Related JP3544970B2 (ja) 2002-09-30 2002-09-30 Ｃｏｆテープキャリア、半導体素子、半導体装置

Country Status (2)

Country Link
US (1) US6809406B2 (ja)
JP (1) JP3544970B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006324602A (ja) * 2005-05-20 2006-11-30 Renesas Technology Corp 半導体装置およびその製造方法
JP2009081173A (ja) * 2007-09-25 2009-04-16 Oki Semiconductor Co Ltd Ｃｏｆパッケージ及びそれに用いるテープ基板
WO2010146884A1 (ja) * 2009-06-16 2010-12-23 シャープ株式会社 半導体チップおよびその実装構造
KR101468518B1 (ko) * 2007-02-20 2014-12-03 스미토모 긴조쿠 고잔 가부시키가이샤 칩 온 필름용 배선기판과 그 제조방법, 및 칩 온 필름
KR20180029209A (ko) * 2010-05-14 2018-03-20 소니 주식회사 반도체 장치 및 그 제조 방법 및 전자 기기
KR20190130699A (ko) * 2018-05-14 2019-11-25 삼성디스플레이 주식회사 표시 장치

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200703606A (en) * 2005-07-15 2007-01-16 Siliconware Precision Industries Co Ltd Semiconductor package and fabrication method thereof
US20070087481A1 (en) * 2005-10-19 2007-04-19 Himax Technologies, Inc. Underfill aiding process for a tape
JP4378387B2 (ja) * 2007-02-27 2009-12-02 Ｏｋｉセミコンダクタ株式会社 半導体パッケージ及びその製造方法
JP4438006B2 (ja) * 2007-03-30 2010-03-24 Ｏｋｉセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
US8283756B2 (en) * 2007-08-20 2012-10-09 Infineon Technologies Ag Electronic component with buffer layer
TW200926380A (en) * 2007-12-10 2009-06-16 Powertech Technology Inc Semiconductor package and substrate for the same
WO2011147099A1 (en) * 2010-05-28 2011-12-01 Huawei Technologies Co.,Ltd. Arrangement with chip and carrier
JP5962285B2 (ja) * 2012-07-19 2016-08-03 日亜化学工業株式会社 発光装置およびその製造方法
US10964644B2 (en) 2018-04-02 2021-03-30 Kunshan Go-Visionox Opto-Electronics Co., Ltd. Array substrate, chip on film, and alignment method
CN108493183B (zh) * 2018-04-02 2020-05-08 昆山国显光电有限公司 一种阵列基板、覆晶薄膜及其对位方法及显示装置
KR102471275B1 (ko) * 2019-01-24 2022-11-28 삼성전자주식회사 칩 온 필름(cof) 및 이의 제조방법

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0356136U (ja) * 1989-10-02 1991-05-30
JPH04137630A (ja) * 1990-09-28 1992-05-12 Seiko Epson Corp 半導体装置
JPH04258126A (ja) * 1991-02-13 1992-09-14 Fujitsu Ltd 半導体装置
JPH05182971A (ja) * 1992-01-06 1993-07-23 Sharp Corp チップと基板の電極構造およびマルチチップモジュール
JPH0831885A (ja) * 1994-07-12 1996-02-02 Sony Corp 半導体装置の製造方法とリード集積体
JPH10107068A (ja) * 1996-09-26 1998-04-24 Nec Corp Ｔａｂ型半導体装置
JPH10321667A (ja) * 1997-05-16 1998-12-04 Ricoh Co Ltd 半導体装置
JP2000124255A (ja) * 1998-10-12 2000-04-28 Matsushita Electronics Industry Corp 半導体装置及びその製造方法
JP2000353716A (ja) * 1999-06-14 2000-12-19 Matsushita Electronics Industry Corp 半導体装置およびその製造方法ならびに半導体装置が実装されたモジュール
JP2001144146A (ja) * 1999-11-10 2001-05-25 Hitachi Cable Ltd Ｔａｂテープ及びそれを用いた半導体装置
JP2001358170A (ja) * 2000-06-15 2001-12-26 Hitachi Ltd 半導体装置及びその製造方法
JP2002124526A (ja) * 2000-10-13 2002-04-26 Sharp Corp チップ・オン・フィルム用テープおよび半導体装置
JP2002158309A (ja) * 2000-11-20 2002-05-31 Hitachi Ltd 半導体装置およびその製造方法
JP2002261116A (ja) * 2000-12-25 2002-09-13 Hitachi Ltd 半導体装置およびその製造方法ならびに半導体製造装置
JP2003068804A (ja) * 2001-08-22 2003-03-07 Mitsui Mining & Smelting Co Ltd 電子部品実装用基板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3140330B2 (ja) 1995-06-08 2001-03-05 松下電子工業株式会社 半導体装置の製造方法
US6509630B1 (en) * 1999-03-11 2003-01-21 Seiko Epson Corporation Flexible interconnecting substrate, film, carrier, tape-shaped semiconductor device, semiconductor device and method of manufacturing the same, circuit board, and electronic equipment
JP2001358165A (ja) 2000-06-16 2001-12-26 Matsushita Electric Ind Co Ltd 半導体素子及びその半導体素子が実装された液晶表示装置

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0356136U (ja) * 1989-10-02 1991-05-30
JPH04137630A (ja) * 1990-09-28 1992-05-12 Seiko Epson Corp 半導体装置
JPH04258126A (ja) * 1991-02-13 1992-09-14 Fujitsu Ltd 半導体装置
JPH05182971A (ja) * 1992-01-06 1993-07-23 Sharp Corp チップと基板の電極構造およびマルチチップモジュール
JPH0831885A (ja) * 1994-07-12 1996-02-02 Sony Corp 半導体装置の製造方法とリード集積体
JPH10107068A (ja) * 1996-09-26 1998-04-24 Nec Corp Ｔａｂ型半導体装置
JPH10321667A (ja) * 1997-05-16 1998-12-04 Ricoh Co Ltd 半導体装置
JP2000124255A (ja) * 1998-10-12 2000-04-28 Matsushita Electronics Industry Corp 半導体装置及びその製造方法
JP2000353716A (ja) * 1999-06-14 2000-12-19 Matsushita Electronics Industry Corp 半導体装置およびその製造方法ならびに半導体装置が実装されたモジュール
JP2001144146A (ja) * 1999-11-10 2001-05-25 Hitachi Cable Ltd Ｔａｂテープ及びそれを用いた半導体装置
JP2001358170A (ja) * 2000-06-15 2001-12-26 Hitachi Ltd 半導体装置及びその製造方法
JP2002124526A (ja) * 2000-10-13 2002-04-26 Sharp Corp チップ・オン・フィルム用テープおよび半導体装置
JP2002158309A (ja) * 2000-11-20 2002-05-31 Hitachi Ltd 半導体装置およびその製造方法
JP2002261116A (ja) * 2000-12-25 2002-09-13 Hitachi Ltd 半導体装置およびその製造方法ならびに半導体製造装置
JP2003068804A (ja) * 2001-08-22 2003-03-07 Mitsui Mining & Smelting Co Ltd 電子部品実装用基板

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006324602A (ja) * 2005-05-20 2006-11-30 Renesas Technology Corp 半導体装置およびその製造方法
JP4708090B2 (ja) * 2005-05-20 2011-06-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR101468518B1 (ko) * 2007-02-20 2014-12-03 스미토모 긴조쿠 고잔 가부시키가이샤 칩 온 필름용 배선기판과 그 제조방법, 및 칩 온 필름
JP2009081173A (ja) * 2007-09-25 2009-04-16 Oki Semiconductor Co Ltd Ｃｏｆパッケージ及びそれに用いるテープ基板
JP4588748B2 (ja) * 2007-09-25 2010-12-01 Ｏｋｉセミコンダクタ株式会社 Ｃｏｆパッケージ
US8058713B2 (en) 2007-09-25 2011-11-15 Oki Semiconductor Co., Ltd. COF package and tape substrate used in same
WO2010146884A1 (ja) * 2009-06-16 2010-12-23 シャープ株式会社 半導体チップおよびその実装構造
JP5539346B2 (ja) * 2009-06-16 2014-07-02 シャープ株式会社 半導体チップおよびその実装構造
KR20180029209A (ko) * 2010-05-14 2018-03-20 소니 주식회사 반도체 장치 및 그 제조 방법 및 전자 기기
KR101902731B1 (ko) 2010-05-14 2018-09-28 소니 주식회사 반도체 장치 및 그 제조 방법 및 전자 기기
KR20190130699A (ko) * 2018-05-14 2019-11-25 삼성디스플레이 주식회사 표시 장치
KR102507222B1 (ko) 2018-05-14 2023-03-07 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20040070057A1 (en) 2004-04-15
JP3544970B2 (ja) 2004-07-21
US6809406B2 (en) 2004-10-26

Similar Documents

Publication Publication Date Title
JP3544970B2 (ja) Ｃｏｆテープキャリア、半導体素子、半導体装置
JP4536603B2 (ja) 半導体装置の製造方法及び半導体装置用実装基板及び半導体装置
JP4740765B2 (ja) 半導体装置及びその製造方法
US7410090B2 (en) Conductive bonding material fill techniques
JP4998985B2 (ja) 熱放出型テープパッケージ
JP2005183794A (ja) 半導体装置の製造方法および半導体装置
JP5331303B2 (ja) 半導体装置の製造方法
JP5477878B2 (ja) トランスファモールド金型およびこれを用いたトランスファモールド装置
JP2010074153A (ja) 電子部品製造方法、電子部品、及び、冶具
JP2002184905A (ja) 半導体装置およびその製造方法
JPH08102475A (ja) キャリアフィルム
JP3052776B2 (ja) チップのボンディング方法
JP4976673B2 (ja) 半導体装置、基板及び半導体装置の製造方法
JP2005085931A (ja) 半導体チップ及びその実装回路基板
JP3055669B2 (ja) 樹脂封止型ｂｇａおよびｂｇａ用樹脂封止金型
KR100963151B1 (ko) 반도체 패키지 몰딩용 금형 및 이를 이용한 몰딩 방법
KR101111421B1 (ko) 반도체 패키지 몰딩 방법
JP5066208B2 (ja) プリント回路板の製造方法、プリント回路板およびそのプリント回路板を備えた電子機器
JP2008066491A (ja) 半導体装置用基板及びこれを用いた半導体装置
JP2007220740A (ja) 半導体装置及びその製造方法
JP5271982B2 (ja) 半導体装置
JP4397748B2 (ja) 半導体装置の製造方法
JP4828997B2 (ja) 半導体パッケージおよびその実装方法、ならびにその半導体パッケージに使用する絶縁配線基板およびその製造方法
JP2008294315A (ja) 半導体装置の製造方法
JP4615360B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040406

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040406

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080416

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100416

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100416

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110416

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120416

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120416

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140416

Year of fee payment: 10

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees