JP2001358170A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2001358170A
JP2001358170A JP2000179877A JP2000179877A JP2001358170A JP 2001358170 A JP2001358170 A JP 2001358170A JP 2000179877 A JP2000179877 A JP 2000179877A JP 2000179877 A JP2000179877 A JP 2000179877A JP 2001358170 A JP2001358170 A JP 2001358170A
Authority
JP
Japan
Prior art keywords
metal wiring
semiconductor chip
semiconductor device
tape substrate
tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000179877A
Other languages
English (en)
Inventor
Shinji Tojo
信治 東條
Nobuya Kanemitsu
伸弥 金光
Seiichi Ichihara
誠一 市原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi Ltd
Hitachi ULSI Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi ULSI Systems Co Ltd filed Critical Hitachi Ltd
Priority to JP2000179877A priority Critical patent/JP2001358170A/ja
Publication of JP2001358170A publication Critical patent/JP2001358170A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 テープ状の配線基板に形成された金属配線と
半導体チップの外部電極を突起電極により接続した半導
体装置において、前記金属配線のはがれによる、半導体
装置の信頼性の低下を防ぐ。 【解決手段】 半導体チップと、絶縁性のテープ材料の
表面に導電性の金属配線及び前記金属配線を保護する保
護膜が形成されたテープ基板と、前記半導体チップの外
部電極と前記テープ基板の金属配線を接続する突起電極
と、前記半導体チップと前記テープ基板の間に充填され
た封止樹脂からなる半導体装置において、前記テープ基
板に形成された金属配線の先端と前記突起電極が接続さ
れる部分は、前記突起電極と前記金属配線の接続部にか
かる応力を分散し、前記金属配線の前記テープ材料から
のはがれを低減できる程度の距離だけ離れている半導体
装置である。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、特に、開口部を持たないテープ状の
配線基板(テープ基板)と半導体チップを接続したCO
F(Chip On Film)型の半導体装置に適用して有効な技
術に関するものである。
【0002】
【従来の技術】従来、電子機器などの小型化などが進
み、それにともない、前記電子機器に搭載される半導体
装置の小型化が進んでいる。また、液晶ディスプレイな
どでは、限られた大きさの筐体内に広い表示画面を確保
するために、組み込まれるドライバ回路等の半導体装置
の小型化、薄型化が進んでいる。前記半導体装置の小型
化、薄型化の方法の一つとして、TAB(Tape Automat
ed Bonding)技術を用いて、薄いテープ状の配線基板
(テープ基板)に半導体チップを固着(接着)する方法
がある。
【0003】前記TAB技術を用いた半導体装置では、
ポリイミドテープのような薄い絶縁性のテープ材料の表
面に銅(Cu)等の導電性の薄膜を張りつけ、前記薄膜
をエッチングして金属配線を形成したテープ基板を用い
ている。前記テープ基板に形成された金属配線のうち、
前記半導体チップと平面的に重なる領域の外側の部分
は、汚染物質や傷から保護するために形成されたソルダ
ーレジスト等の保護膜により覆われている。
【0004】また、前記テープ基板の金属配線と前記半
導体チップの外部電極は、突起電極(バンプ)により接
続し、接続したときに前記テープ基板(テープ材料)と
半導体チップの間にできる隙間には、前記テープ基板と
半導体チップとの熱膨張係数差による熱応力を緩和して
バンプのせん断を防ぐ、あるいは前記バンプ部分からの
汚染物質や水分の侵入を防ぐために封止樹脂(アンダー
フィル)が充填されている。
【0005】従来のテープ基板上に半導体チップを搭載
した半導体装置では、前記テープ基板と半導体チップの
間に封止樹脂を充填しやすいように、前記テープ基板に
開口部(デバイスホール)を設けている場合が多い。し
かし、近年の半導体装置の小型化、金属配線の微細化に
より、前記テープ材料、金属配線の強度が低くなってき
ているため、前記テープ基板の強度を確保するために、
前記デバイスホールを設けないテープ基板を用いたCO
F型の半導体装置が製造されている。
【0006】前記COF型の半導体装置の場合、前記金
属配線と半導体チップの外部電極を接続するインナーリ
ードボンディング(ILB)では、テープ材料上からバ
ンプ部分を加圧して、金属配線とバンプを圧着する。
【0007】
【発明が解決しようとする課題】しかしながら、前記従
来のCOF型の半導体装置のように、テープ材料にデバ
イスホールを設けずに、前記テープ材料の上から加圧し
て、金属配線とバンプを接続する方法では、インナーリ
ードボンディングの際に、前記テープ材料上から加圧、
及び加熱するため、前記テープ基板が変形し、前記バン
プが接続される部分の金属配線にストレスが生じる。こ
のとき、図12(a)に示すように、前記テープ材料1
に張りつけられた金属配線2の先端部2Aがはがれやす
くなる。前記テープ材料1及び薄膜の金属配線2は弾性
が高く変形しやすいため、前記半導体チップ4の外部電
極4B上に設けられたバンプ5が、前記テープ材料1に
くい込み、金属配線2とバンプ5の接続部分に応力が生
じる。前記金属配線2のうち、前記半導体チップ4の外
側に伸びるほうは、接続時に生じた応力を前記金属配線
に沿って緩和させることができるが、前記金属配線2の
先端部2Aは、前記バンプ5からの突出量が短く、生じ
た応力を緩和できないため、前記金属配線2の先端部2
Aが前記テープ材料1からはがれやすくなる。そのた
め、はがれた部分からクラックが発生し、前記金属配線
2は前記半導体チップ4の外部電極4Bとバンプ5で接
続されている部分2Cまではがれが進行し、前記金属配
線2が変形し、前記金属配線2の断線や前記金属配線と
バンプ5の剥離等が起こり、接続不良による信頼性の低
下が起こりやすいという問題があった。
【0008】また、例えば、接着剤を用いて前記テープ
材料1表面に金属配線2を張りつけているような場合、
インナーリードボンディングの際にテープ基板1を加熱
するため、前記テープ材料1と金属配線2を接着してい
る接着剤も弾性が高くなる。加圧時に前記バンプ5がく
い込むことにより、前記接着剤がバンプ5の外側に流れ
てしまい、前記バンプ5上の接着剤の厚さは外側に流れ
たぶん薄くなり、前記バンプ5周辺の接着剤の厚さは流
れてきたぶんだけ厚くなる。このとき、前記半導体装置
では、図12(b)に示すように、前記金属配線2が変
形し、前記金属配線2の前記半導体チップ4の外周に近
い部分2Dが半導体チップ4に接近する。そのため、前
記金属配線2の変形量が大きくなり、前記金属配線2が
半導体チップ4と接触してショートあるいはリークする
可能性が高くなるという問題があった。
【0009】本発明の目的は、テープ状の配線基板に形
成された金属配線と半導体チップの外部電極を突起電極
により接続した半導体装置において、前記金属配線のは
がれによる、半導体装置の信頼性の低下を防ぐことが可
能な技術を提供することにある。
【0010】本発明の他の目的は、テープ状の配線基板
に形成された金属配線と半導体チップの外部電極を突起
電極により接続した半導体装置において、前記金属配線
の変形による、半導体装置の信頼性の低下を防ぐことが
可能な技術を提供することにある。
【0011】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面によって明ら
かになるであろう。
【0012】
【課題を解決するための手段】本願において開示される
発明の概要を説明すれば、以下のとおりである。
【0013】(1)半導体チップと、絶縁性のテープ材
料の表面に導電性の金属配線及び前記金属配線を保護す
る保護膜が形成されたテープ基板と、前記半導体チップ
の外部電極と前記テープ基板の金属配線を接続する突起
電極と、前記半導体チップと前記テープ基板の間に充填
された封止樹脂からなる半導体装置において、前記テー
プ基板に形成された金属配線の先端と前記突起電極が接
続される部分は、前記突起電極と前記金属配線の接続部
にかかる応力を分散し、前記金属配線の前記テープ材料
からのはがれを低減できる程度の距離だけ離れている半
導体装置である。
【0014】(2)半導体チップと、絶縁性のテープ材
料の表面に導電性の金属配線及び前記金属配線を保護す
る保護膜が形成されたテープ基板と、前記半導体チップ
の外部電極と前記テープ基板の金属配線を接続する突起
電極と、前記半導体チップと前記テープ基板の間に充填
された封止樹脂からなる半導体装置において、前記突起
電極は、前記半導体チップの外部電極から前記金属配線
の先端方向に伸びており、前記テープ基板に形成された
金属配線の先端が、前記突起電極上に位置している半導
体装置である。
【0015】(3)前記(1)または(2)の半導体装
置において、前記保護膜は、前記金属配線の前記突起電
極と接続された領域の近傍まで形成されており、その内
周が前記半導体チップの外周よりも内側にある。
【0016】(4)前記(1)から(3)のいずれかの
半導体装置において、前記金属配線の前記突起電極と接
続された領域の近傍以外が、前記保護膜により保護され
ている。
【0017】前記(1)によれば、前記テープ材料に張
りつけられた金属配線の先端部を、突起電極(バンプ)
が接続される部分から離すことにより、前記バンプでイ
ンナーリードボンディングした際に、前記金属配線のバ
ンプとの接続部に生じる応力を前記金属配線の先端部の
ほうへ緩和しやすくなり、前記金属配線のはがれを防
ぎ、前記金属配線の変形、断線による接続信頼性の低下
を防ぐことができる。
【0018】また、前記(2)によれば、前記金属配線
と半導体チップの外部電極を接続するバンプを前記金属
配線の先端方向に伸ばして長く形成することにより、前
記インナーリードボンディングの際に、前記金属配線の
先端部がバンプ上にくることになり、前記金属配線のバ
ンプとの接続部に生じる応力で前記金属配線の先端部の
変形が起こらない。そのため、前記金属配線の先端部の
はがれを防ぎ、接続信頼性の低下を防ぐことができる。
【0019】また、インナーリードボンディングの際に
は、前記金属配線の先端側だけでなく、チップの外周方
向にも変形が生じる。このとき、前記金属配線の変形量
が大きいと前記半導体チップと接触して、ショート不良
になる可能性がある。そのため、前記(3)の手段のよ
うに、前記半導体チップが搭載される領域の外側にある
金属配線を保護する保護膜の内周が、前記半導体チップ
の外周と前記バンプの間に位置するようにすることによ
り、前記金属配線が変形しても、前記金属配線と半導体
チップが接触してショート不良を起こすことを防げ、半
導体装置の信頼性を向上することができる。
【0020】また、前記(1)の手段の場合、前記金属
配線の先端部を前記バンプから離すため、前記バンプか
ら突出する金属配線が長くなり、前記インナーリードボ
ンディング時の金属配線の変形により、前記金属配線の
先端部が半導体チップと接触してショート不良を起こす
可能性がある。そのため、前記(4)の手段のように、
前記保護膜を前記バンプが接続される領域の近傍以外、
言い換えると、前記金属配線の先端部のほうにも前記保
護膜を形成することにより、前記金属配線の先端部と半
導体チップの接触を防ぐことができ、半導体装置の信頼
性の低下を防ぐことができる。また、前記テープ材料に
張りつけられた金属配線の、前記バンプが接続される領
域付近だけを露出させることにより、前記金属配線を半
導体チップと重なる領域にも引き回せるようになり、配
線の自由度が増加する。
【0021】以下、本発明について、図面を参照して実
施の形態(実施例)とともに詳細に説明する。
【0022】なお、実施例を説明するための全図におい
て、同一機能を有するものは、同一符号をつけ、その繰
り返しの説明は省略する。
【0023】
【発明の実施の形態】(実施例1)図1及び図2は、本
発明による実施例1の半導体装置の概略構成を示す模式
図であり、図1は本実施例1の半導体装置の模式平面
図、図2(a)は図1の部分拡大平面図、図2(b)は
図2(a)のA−A’線での断面図である。
【0024】図1において、1はテープ材料、2は金属
配線、2Aは金属配線の先端部、3Aは保護膜の内周、
4は半導体チップ、4Aは半導体チップの外周である。
また、図2において、3は保護膜、4Bは外部電極、5
はバンプ、6は封止樹脂(アンダーフィル)である。
【0025】本実施例1の半導体装置は、図1及び図2
に示すように、テープ材料1上に金属配線2及び前記金
属配線2を保護する保護膜3が形成されたテープ基板
と、前記テープ基板に搭載される半導体チップ4と、前
記半導体チップ4の外部電極4Bと前記テープ基板の金
属配線2を電気的に接続するバンプ5と、前記テープ基
板(テープ材料1)と半導体チップ4の間に充填され、
前記バンプ5を封止する封止樹脂6により構成されてい
る。また、本実施例1の半導体装置は、前記テープ材料
1の金属配線2とバンプ5が接続される部分に開口部
(デバイスホール)が設けられていないCOF型の半導
体装置であるとする。
【0026】また、前記保護膜3は、前記半導体チップ
4の外周4Aよりも外側の金属配線を保護するように形
成されており、その内周3Aは、図1に示すように前記
半導体チップ4の外周4Aより外側に位置する。
【0027】また、本実施例1の半導体装置における半
導体チップ4の外部電極4Bと金属配線2の接続部分
は、図2(a)及び図2(b)に示すように、前記半導
体チップ4の外周4Aの方向からバンプ5に向けて伸び
た金属配線2に、前記バンプ5がくい込んで前記金属配
線2にかかった応力を分散しやすいように、その先端部
2Aを前記バンプ5から遠ざけている。また、金属配線
2の先端部2Aで効率よく、均等に応力を分散させるた
めに、本実施例1では前記金属配線2の先端部2Aを、
図2(a)に示すように円形に加工している。
【0028】図3は、本実施例1の半導体装置の製造方
法を説明するための図である。
【0029】以下、図3に沿って本実施例1の半導体装
置の製造方法を簡単に説明する。
【0030】まず、蒸着またはキャスティング法を用い
て、図3(a)に示すように、ポリイミドテープのよう
な絶縁性のテープ材料1に銅(Cu)などの薄膜2’を
張りつける。
【0031】次に、図3(b)に示すように、前記薄膜
2’上に配線を形成する部分をパターニングしたレジス
ト膜REを形成して、そのレジスト膜REをマスクとし
て前記薄膜2’をエッチングして、前記テープ材料1上
に金属配線2を形成する。このとき、図2(a)に示す
ように、前記金属配線2の先端部2Aがバンプ5から遠
ざかるように、前記金属配線2を長く形成する。また、
前記金属配線2の先端部2Aは、図2(a)に示すよう
に、円形にエッチングしてもよいし、従来のように矩形
にエッチングしてもよい。
【0032】次に、図3(c)に示すように、搭載され
る半導体チップ4の外周4Aより外側に位置する金属配
線2を保護するために、ソルダーレジスト等の保護膜3
を形成する。その後、保護膜3で覆われておらず、露出
した部分の金属配線2にメッキ処理をする。以上の工程
で、本実施例1の半導体装置で用いるテープ基板が形成
される。
【0033】次に、図3(d)に示すように、前記手順
に沿って形成されたテープ基板の金属配線2が形成され
た面と半導体チップ4の外部電極4B上に設けられたバ
ンプ5を向かい合わせて、前記バンプ5と金属配線2の
位置あわせをし、接触させる。
【0034】次に、従来の方法と同様にインナーリード
ボンディングを行い、例えば、前記半導体チップ4側を
固定して前記テープ材料1側からプレス機などで圧力を
加え、前記バンプ5と金属配線2を圧着する。その後、
前記半導体チップ4とテープ基板の間にできる隙間に、
封止樹脂(アンダーフィル)6を注入し、前記テープ基
板から切り出すと、図1及び図2に示したような半導体
装置になる。また、本実施例1では、半導体チップ4の
外部電極4B上にバンプ5を設けておいたが、これに限
らず、金属配線2上にバンプを設けておいてもよい。
【0035】以上説明したように、本実施例1によれ
ば、テープ基板に形成された金属配線2の先端部2Aを
バンプ5から遠ざけることにより、インナーリードボン
ディングをする際に金属配線2に生じる応力を緩和しや
すくなり、前記金属配線2がテープ材料1からはがれる
ことを防ぎ、前記金属配線2のはがれに起因する接続信
頼性の低下を防ぐことができる。
【0036】また、本実施例1では、テープ材料1上に
薄膜2’を形成し、前記薄膜2’をエッチングして金属
配線2を形成したが、これに限らず、レジスト膜や感光
性樹脂を用いたフォトリソグラフィーや樹脂のレーザ加
工で、前記テープ材料1上にあらかじめ配線を形成する
部分をパターニングしておき、それをマスクとして無電
解メッキをすることにより、前記テープ基板1上に直接
金属配線2を形成してもよい。この場合、前記テープ基
板1と金属配線2の間に接着剤がないため、インナーリ
ードボンディングをする際にバンプ5がくい込んで接着
剤がバンプ5の外側に流れ前記金属配線2が変形するの
を防げ、金属配線2のはがれがさらに少なくなり、接続
信頼性の低下を防ぐことができる。
【0037】(実施例2)図4及び図5は本発明による
実施例2の半導体装置の概略構成を示す模式図であり、
図4は本実施例2の半導体装置の平面図、図5(a)は
図4の部分拡大図、図5(b)は図5(a)のB−B’
線での断面図である。
【0038】前記実施例1の半導体装置は、前記テープ
材料1上に形成された金属配線2のはがれによる接続信
頼性、半導体装置の低下を防ぐものであったが、本実施
例2の半導体装置は、インナーリードボンディング時の
金属配線の変形による金属配線と半導体チップの接触に
よるショート不良を防ぐものである。
【0039】本実施例2の半導体装置は、図4及び図5
に示すように、テープ材料1上に金属配線2及び前記金
属配線2を保護する保護膜3が形成されたテープ基板
と、前記テープ基板に搭載される半導体チップ4と、前
記半導体チップ4の外部電極4Bと前記テープ基板の金
属配線2を電気的に接続するバンプ5と、前記テープ基
板(テープ材料1)と半導体チップ4の間に充填され、
前記バンプ5を封止する封止樹脂6(アンダーフィル)
により構成されている。また、本実施例2の半導体装置
も、前記テープ材料1の金属配線2とバンプ5が接続さ
れる部分に開口部(デバイスホール)を持たないCOF
型の半導体装置であるとする。
【0040】また、前記半導体チップ4の外周4Aより
も外側の金属配線2を保護するように形成されている、
ソルダーレジスト等の保護膜3の内周3Aは、図4に示
すように前記半導体チップ4の外周4Aよりも内側にあ
る。そのため、前記金属配線2が変形しても、前記金属
配線2と半導体チップ4の間に保護膜3が介在し、前記
金属配線2と半導体チップ4の外周4Aが直接接触する
ことを防げるため、ショート不良等による半導体装置の
信頼性の低下を防ぐことができる。
【0041】また、本実施例2の半導体装置における、
半導体チップ4の外部電極4Bと金属配線2の接続部分
は、図5(a)及び図5(b)に示すように、前記半導
体チップ4の外周4Aの方向から伸びた金属配線2は、
従来の半導体装置と同様に、その先端部2Aが前記バン
プ5よりもわずかに突出している。
【0042】本実施例2の半導体装置の製造方法は、前
記実施例1で説明した製造方法と同様の手順であり、ま
ず、図3(a)に示すように、前記テープ材料1上に銅
(Cu)等の薄膜2’を形成し、次に、図3(b)に示
すように、配線を形成する部分をパターニングしたレジ
スト膜REをマスクとして前記薄膜2’をエッチングし
て金属配線2を形成する。
【0043】次に、図3(c)に示した保護膜3を形成
する際に、前記保護膜3の内周3Aが、図4あるいは図
5に示すように、搭載される半導体チップ4の外周4A
の内側までくるように保護膜3を形成する。
【0044】その後は、従来の手順に沿って、インナー
リードボンディングで半導体チップ4の外部電極4B上
に設けられたバンプ5と金属配線2を接続し、封止樹脂
(アンダーフィル)6を注入する。
【0045】図6は、本実施例2の半導体装置における
他の作用効果を説明するための模式図である。
【0046】従来の半導体装置のように、前記保護膜3
の内周3Aが、半導体チップ4の外周4Aよりも外側に
ある場合、前記半導体チップ4とテープ基板の隙間に封
止樹脂6を注入したときに、前記封止樹脂6が前記保護
膜3上までとどかずに、前記金属配線の一部が露出して
しまう可能性がある。前記金属配線2の露出した部分2
Bからは、水分や汚染物質が浸入し半導体装置の信頼
性、寿命を低下させる原因となる。そのため、本実施例
2の半導体装置のように、保護膜3の内周3Aが前記半
導体チップ4の外周4Aの内側にくるように形成してお
くことにより、封止樹脂(アンダーフィル)6の未充填
による金属配線2の露出を防げ、耐湿信頼性等の低下を
防ぐことができる。
【0047】以上説明したように、本実施例2によれ
ば、テープ基板に形成された金属配線を保護する保護膜
を、搭載される半導体チップの外周よりも内側まで形成
するため、前記テープ基板の金属配線と半導体チップが
直接接触することを防げ、半導体装置の信頼性の低下を
防ぐことができる。また、半導体チップの外周の外側で
金属配線が露出することを防げ、半導体装置の耐湿信頼
性等の低下を防ぐこともできる。
【0048】(実施例3)図7は、本発明による実施例
3の半導体装置の概略構成を示す模式図であり、図7
(a)は配線接続部分の拡大平面図、図7(b)は図7
(a)のC−C’線での断面図、図7(c)は本実施例
3の半導体装置の作用効果を説明するための断面図であ
る。
【0049】本実施例3の半導体装置は、前記実施例1
の半導体装置及び前記実施例2の半導体装置の特徴を組
み合わせたものであり、金属配線のはがれによる接続信
頼性の低下を防ぐとともに、金属配線と半導体チップの
接触による不良を防ぐものである。
【0050】本実施例3の半導体装置は、図7(a)及
び図7(b)に示すように、前記金属配線2のはがれに
よる接続信頼性を防ぐために、前記金属配線2の先端部
2Aがバンプ5から離れて形成されている。また、前記
半導体チップ4の外周4Aより外側の金属配線2を保護
する保護膜3の内周3Aは、前記半導体チップ4の外周
4Aよりも内側にある。また、本実施例3の半導体装置
では、前記金属配線2の先端部2Aを保護する保護膜3
も形成されている。言い換えると、前記金属配線2は、
バンプ5と接続された領域以外が前記保護膜3で保護さ
れている。また、本実施例3の半導体装置も、前記テー
プ材料1の金属配線2とバンプ5が接続される部分に開
口部(デバイスホール)を持たないCOF型の半導体装
置であるとする。
【0051】前記実施例1で説明したように、前記金属
配線2の先端部2Aをバンプ5から遠ざけることによ
り、インナーリードボンディング時に、前記バンプ5上
の金属配線2にかかる応力を先端部2A側に効率よく分
散させて緩和することで、金属配線2のはがれを防げる
が、前記バンプ5からの突出量が多くなるため、図7
(c)に示すように、バンプ5のくい込みにより金属配
線2が変形しやすく、先端部2Aと半導体チップ4が接
触しやすくなってしまう。そのため、図7(b)に示す
ように、金属配線2の先端部2Aも保護膜3で覆うこと
により、先端部2Aと半導体チップ4が直接接触するこ
とを防げるため、半導体装置の信頼性の低下を防ぐこと
ができる。
【0052】(実施例4)図8は本発明による実施例4
の半導体装置の概略構成を示す模式図であり、図8
(a)は配線接続部の拡大平面図、図8(b)は図8
(a)のD−D’線での断面図である。
【0053】前記実施例1あるいは前記実施例3の半導
体装置では、金属配線のはがれを防ぐために、金属配線
を長くして、先端部がバンプから遠ざかるようにした
が、本実施例4では、金属配線を長くする代わりに、バ
ンプを長くする。
【0054】本実施例4の半導体装置は、図8(a)及
び図8(b)に示すように、テープ材料1上に金属配線
2及び前記金属配線2を保護する保護膜3が形成された
テープ基板と、前記テープ基板に搭載される半導体チッ
プ4と、前記半導体チップ4の外部電極4Bと前記金属
配線2を接続するバンプ5と、前記半導体チップ4とテ
ープ基板の間に充填された封止樹脂(アンダーフィル)
6により構成されている。また、前記外部電極4B上の
バンプ5は、半導体チップ4の内側、言い換えると前記
金属配線2の先端部2Aの方向に伸びる、例えば、長さ
100μm程度のものが形成されており、その一端5A
が金属配線2の先端部2Aよりも内側に突出している。
そのため、前記金属配線2の先端部2Aがバンプ5上に
あり、インナーリードボンディング時に前記金属配線2
にかかる応力が先端部2Aに集中して、前記金属配線2
の先端部2Aが変形し、前記テープ材料1からはがれる
ことを防げる。
【0055】また、前記金属配線2を保護する保護膜3
の内周3Aは、前記実施例2で説明したように、前記半
導体チップ4の外周4Aよりも内側にあり、前記金属配
線2が変形して半導体チップ4と直接接触することを防
いでいる。
【0056】本実施例4の半導体装置の製造方法も、従
来と同様の手順で、半導体チップ4の外部電極4B上
に、前記金属配線2の先端部2Aの方向への長さが約1
00μmのバンプ5を形成しておき、前記バンプ5の一
端5Aが前記金属配線2の先端部2Aよりも突出するよ
うしておけばよいので、詳細な説明は省略する。
【0057】以上説明したように、本実施例4によれ
ば、金属配線2の先端部2Aがバンプ5上にあるので、
インナーリードボンディング時にかかる応力による前記
金属配線2のはがれが起こりにくく、接続信頼性の低下
を防ぐことができる。
【0058】また、前記金属配線2の先端部2Aよりも
内側まで伸びる長いバンプ5を形成することにより、バ
ンプ5と金属配線2の接触面積が増えて接触抵抗を低く
することができるため、電気的特性が向上する。
【0059】また、前記バンプ5を大きくすることによ
り、半導体チップ4の位置がずれた場合でも、前記バン
プ5と金属配線2の接続を行いやすく、接続信頼性の低
下を防ぐことができる。
【0060】図9は、本実施例4の半導体装置における
他の作用効果を説明するための模式平面図である。
【0061】本実施例4のように、前記金属配線2の先
端部2Aの方向に伸びたバンプ5を使用する代わりに、
再配線工程などで、従来半導体チップ4の外周4Aに近
い所に形成していた外部電極4Bを、半導体チップ4の
内側に形成することも可能であり、前記バンプ5を半導
体チップ4の内側に形成することにより、図9(a)に
示すように、金属配線2も半導体チップ4の内側に寄せ
て形成することができる。前記金属配線2とバンプ5の
接続部が半導体チップ4の内側になると、前記金属配線
2の変形の影響で前記金属配線2と半導体チップ4の外
周4Aが接触しやすくなってしまうが、前記実施例で説
明したように、保護膜3の内周3Aが前記半導体チップ
4の外周4Aよりも内側にあるため、前記金属配線2と
半導体チップ4が直接接触することを防げる。そのた
め、図9(a)に示した、半導体装置のテープ材料1
(テープ基板)の配線方向の幅W1を、図9(b)に示
した、従来の半導体装置における前記テープ材料1の配
線方向の幅W2に比べて短くできるので、半導体装置を
小型化することが可能である。
【0062】以上、本発明を、前記実施例に基づき具体
的に説明したが、本発明は、前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲において種々変
更可能であることはもちろんである。
【0063】図10及び図11は、本発明による半導体
装置の応用例を示す模式図である。
【0064】前記実施例で説明した半導体装置では、半
導体チップの各外部電極4Bとバンプ5を介して接続さ
れる金属配線2は、それぞれ独立しているものとして示
しているが、本発明の一つである金属配線のバンプが接
続される領域の近傍以外を保護膜で覆うことを利用すれ
ば、図10(a)に示すように、半導体チップの内側に
回りこむような金属配線を設けることも可能である。例
えば、図10(a)に示したような、電源電圧(Vc
c)や、グランド電極(GND)などの外部電極は、1
つの半導体チップに複数個設けられている場合がある。
そのような場合、一つのグランド電極用金属配線7ある
いは電源電圧用金属配線8を分岐して、配線を半導体チ
ップ4の内側に回りこませ、図10(b)に示すよう
に、前記金属配線のバンプ5が接続される近傍以外を保
護膜3で覆ってしまうことにより、前記半導体チップの
内側に回り込んだ金属配線7が変形して前記半導体チッ
プ4と接触することも防げる。そのため、効率のよい配
線を行うことができ、半導体装置をより小型化すること
が可能になると考えられる。
【0065】また、前記実施例で説明した半導体装置
は、テープ材料1に開口部(デバイスホール)が設けら
れておらず、前記テープ材料1上から金属配線2とバン
プ5との接触部分を加圧して圧着するCOF型の半導体
装置を例にあげて説明したが、これに限らず、図11に
示したような、開口部(デバイスホール)が設けられて
おり、デバイスホール内に突出した金属配線2とバンプ
5を直接圧着する半導体装置に適用してもよいことは言
うまでもない。このような半導体装置では、前記デバイ
スホール側から封止樹脂6を注入することが多く、従来
のように、前記保護膜3の内周3Aが半導体チップ4の
外周4Aの外側にある場合、前記封止樹脂6が前記保護
膜3の内周3Aまでとどかずに、前記半導体チップの外
周4Aと保護膜3の内周3Aの間の金属配線2が露出し
てしまう可能性が高い。そのため、前記実施例で説明し
たように、前記保護膜3の内周3Aが半導体チップ4の
外周4Aの内側になるようにすることで、金属配線2の
露出を防ぎ、水分や汚染物質の浸入による半導体装置の
信頼性の低下を防ぐことができる。
【0066】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【0067】(1)テープ状の配線基板に形成された金
属配線と半導体チップの外部電極を突起電極により接続
した半導体装置において、前記金属配線のはがれによ
る、半導体装置の信頼性の低下を防ぐことができる。
【0068】(2)テープ状の配線基板に形成された金
属配線と半導体チップの外部電極を突起電極により接続
した半導体装置において、前記金属配線の変形による、
半導体装置の信頼性の低下を防ぐことができる。
【図面の簡単な説明】
【図1】本発明による実施例1の半導体装置の概略構成
を示す模式平面図である。
【図2】図1の部分拡大図である。
【図3】本実施例1の半導体装置の製造方法を説明する
ための模式図である。
【図4】本発明による実施例2の半導体装置の概略構成
を示す模式平面図である。
【図5】図4の部分拡大図である。
【図6】本実施例2の半導体装置における他の作用効果
を説明するための模式図である。
【図7】本発明による実施例3の半導体装置の概略構成
を示す模式図である。
【図8】本発明による実施例4の半導体装置の概略構成
を示す模式図である。
【図9】本実施例4の半導体装置における他の作用効果
を説明するための模式図である。
【図10】本発明による半導体装置の応用例を示す模式
図である。
【図11】本発明による半導体装置の応用例を示す模式
図である。
【図12】従来の半導体装置の課題を説明するための模
式図である。
【符号の説明】
1…テープ材料、2…金属配線、2A…金属配線の先端
部、2B…露出部、2D…半導体チップの外周に近い部
分、2C…バンプ接続部、2’…薄膜、3…保護膜、3
A…保護膜の内周、3B…保護膜の外周、4…半導体チ
ップ、4A…半導体チップの外周、4B…外部電極、5
…バンプ、5A…バンプの一端、6…封止樹脂(アンダ
ーフィル)、7…グランド電極用金属配線、8…電源電
圧用金属配線、RE…レジスト膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 金光 伸弥 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体グループ内 (72)発明者 市原 誠一 東京都小平市上水本町5丁目22番1号 株 式会社日立超エル・エス・アイ・システム ズ内 Fターム(参考) 5F044 KK03 MM03 MM08 MM16 MM25 MM44 NN07

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 半導体チップと、絶縁性のテープ材料の
    表面に金属配線及び前記金属配線を保護する保護膜が形
    成されたテープ基板と、前記半導体チップの外部電極と
    前記テープ基板の金属配線を接続する突起電極と、前記
    半導体チップと前記テープ基板の間に充填された封止樹
    脂からなる半導体装置において、前記テープ基板に形成
    された金属配線の先端と前記突起電極が接続される部分
    は、少なくとも、前記突起電極と前記金属配線の接続部
    にかかる応力を分散し、前記金属配線の前記テープ材料
    からのはがれを低減できる程度の距離だけ離れているこ
    とを特徴とする半導体装置。
  2. 【請求項2】 半導体チップと、絶縁性のテープ材料の
    表面に金属配線及び前記金属配線を保護する保護膜が形
    成されたテープ基板と、前記半導体チップの外部電極と
    前記テープ基板の金属配線を接続する突起電極と、前記
    半導体チップと前記テープ基板の間に充填された封止樹
    脂からなる半導体装置において、前記突起電極は、前記
    半導体チップの外部電極から前記金属配線の先端方向に
    伸びており、前記テープ基板に形成された金属配線の先
    端が、前記突起電極上に位置していることを特徴とする
    半導体装置。
  3. 【請求項3】 前記請求項1または2に記載の半導体装
    置において、前記保護膜は、前記金属配線の前記突起電
    極と接続された領域の近傍まで形成されており、その内
    周が前記半導体チップの外周よりも内側にあることを特
    徴とする半導体装置。
  4. 【請求項4】 前記請求項1乃至3のいずれか一項に記
    載の半導体装置において、前記金属配線の前記突起電極
    と接続された領域の近傍以外が、前記保護膜により保護
    されていることを特徴とする半導体装置。
  5. 【請求項5】 絶縁性のテープ材料の表面に金属配線を
    形成し、前記金属配線上に保護膜を形成したテープ基板
    を準備する工程と、前記テープ基板の金属配線と半導体
    チップの外部電極とを突起電極を介して接続する工程
    と、前記半導体チップと前記テープ基板の間に封止樹脂
    を充填する工程を有する半導体装置の製造方法であっ
    て、前記テープ基板を準備する工程は、前記テープ材料
    の表面に金属薄膜を張りつけ、前記金属薄膜上の金属配
    線を形成する部分にレジスト膜を形成し、前記レジスト
    膜をマスクとして金属薄膜をエッチングして、先端が突
    起電極を接続する位置から離れた金属配線を形成する工
    程と、前記テープ材料表面の金属配線上に絶縁性の保護
    膜を形成し、前記金属配線と突起電極が接続される領域
    の保護膜を除去して、前記金属配線を露出させることを
    特徴とする半導体装置の製造方法。
  6. 【請求項6】 絶縁性のテープ材料の表面に金属配線を
    形成し、前記金属配線上に保護膜を形成したテープ基板
    を準備する工程と、前記テープ基板の金属配線と半導体
    チップの外部電極とを突起電極を介して接続する工程
    と、前記半導体チップと前記テープ基板の間に封止樹脂
    を充填する半導体装置の製造方法であって、前記金属配
    線と半導体チップの外部電極とを突起電極を介して接続
    する工程は、前記半導体チップの外部電極上に、前記外
    部電極から前記金属配線の先端の方向に伸び、前記金属
    配線の先端よりも突出した突起電極を形成し、前記半導
    体チップの外部電極と前記テープ基板の金属配線を向か
    い合わせて、前記金属配線の先端が前記突起電極上にく
    るように位置あわせをして、前記突起電極と金属配線を
    接続することを特徴とする半導体装置の製造方法。
JP2000179877A 2000-06-15 2000-06-15 半導体装置及びその製造方法 Withdrawn JP2001358170A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000179877A JP2001358170A (ja) 2000-06-15 2000-06-15 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000179877A JP2001358170A (ja) 2000-06-15 2000-06-15 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2001358170A true JP2001358170A (ja) 2001-12-26

Family

ID=18681071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000179877A Withdrawn JP2001358170A (ja) 2000-06-15 2000-06-15 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2001358170A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004127974A (ja) * 2002-09-30 2004-04-22 Oki Electric Ind Co Ltd Cofテープキャリア、半導体素子、半導体装置
WO2005101495A1 (ja) * 2004-04-14 2005-10-27 Nippon Mektron, Ltd. 半導体チップ実装用可撓性プリント回路基板
US7101732B2 (en) 2002-01-18 2006-09-05 Oki Electric Industry Co., Ltd. Semiconductor device and method of manufacturing the same
JP2009016451A (ja) * 2007-07-02 2009-01-22 Nitto Denko Corp 配線回路基板と電子部品との接続構造
JP2010212396A (ja) * 2009-03-10 2010-09-24 Seiko Epson Corp 電子装置、電気光学装置および基板の接続構造

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7101732B2 (en) 2002-01-18 2006-09-05 Oki Electric Industry Co., Ltd. Semiconductor device and method of manufacturing the same
JP2004127974A (ja) * 2002-09-30 2004-04-22 Oki Electric Ind Co Ltd Cofテープキャリア、半導体素子、半導体装置
US6809406B2 (en) 2002-09-30 2004-10-26 Oki Electric Industry Co., Ltd. COF tape carrier, semiconductor element, COF semiconductor device, and method for manufacturing of COF semiconductor device
WO2005101495A1 (ja) * 2004-04-14 2005-10-27 Nippon Mektron, Ltd. 半導体チップ実装用可撓性プリント回路基板
JP2009016451A (ja) * 2007-07-02 2009-01-22 Nitto Denko Corp 配線回路基板と電子部品との接続構造
US8354599B2 (en) 2007-07-02 2013-01-15 Nitto Denko Corporation Connection structure between printed circuit board and electronic component
KR101488996B1 (ko) * 2007-07-02 2015-02-02 닛토덴코 가부시키가이샤 배선 회로 기판과 전자 부품의 접속 구조
JP2010212396A (ja) * 2009-03-10 2010-09-24 Seiko Epson Corp 電子装置、電気光学装置および基板の接続構造

Similar Documents

Publication Publication Date Title
JP3152180B2 (ja) 半導体装置及びその製造方法
US7312521B2 (en) Semiconductor device with holding member
US6593648B2 (en) Semiconductor device and method of making the same, circuit board and electronic equipment
KR100432329B1 (ko) 반도체장치및그제조방법
JP2000077563A (ja) 半導体装置およびその製造方法
JP4774248B2 (ja) 半導体装置
KR100541649B1 (ko) 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
JP2009010436A (ja) 電子部品及び半導体装置並びにこれらの製造方法
US20030173108A1 (en) Semiconductor device and method of manufacturing the same, circuit board and electronic equipment
JP4963989B2 (ja) 半導体素子搭載用基板およびその製造方法
JP2001358170A (ja) 半導体装置及びその製造方法
JP3281591B2 (ja) 半導体装置およびその製造方法
KR20010075933A (ko) 반도체 패키지 및 그 제조방법
US6864587B2 (en) Semiconductor device
JP2000082760A (ja) 半導体装置
JP2005057125A (ja) 半導体装置
JP3451020B2 (ja) 半導体装置の製造方法
JP2001118951A (ja) 半導体装置
JP7516883B2 (ja) 半導体装置、半導体モジュールおよび半導体装置の製造方法
JPH09199631A (ja) 半導体装置の構造と製造方法
JP3258564B2 (ja) 半導体装置およびその製造方法
JP2008198825A (ja) 半導体装置の製造方法及び半導体装置
JP2003197690A (ja) 半導体装置
JP3076302B2 (ja) 半導体装置
JPH10340923A (ja) 半導体装置の接続方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070904