JP4774248B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4774248B2
JP4774248B2 JP2005212442A JP2005212442A JP4774248B2 JP 4774248 B2 JP4774248 B2 JP 4774248B2 JP 2005212442 A JP2005212442 A JP 2005212442A JP 2005212442 A JP2005212442 A JP 2005212442A JP 4774248 B2 JP4774248 B2 JP 4774248B2
Authority
JP
Japan
Prior art keywords
semiconductor device
metal thin
shield
layer
rewiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005212442A
Other languages
English (en)
Other versions
JP2007035686A (ja
Inventor
靖 白石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Semiconductor Co Ltd filed Critical Oki Semiconductor Co Ltd
Priority to JP2005212442A priority Critical patent/JP4774248B2/ja
Priority to US11/488,190 priority patent/US7479690B2/en
Publication of JP2007035686A publication Critical patent/JP2007035686A/ja
Application granted granted Critical
Publication of JP4774248B2 publication Critical patent/JP4774248B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0616—Random array, i.e. array with no symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Description

本発明は、ＣＳＰ(Chip Size Package）タイプの半導体装置、特にその再配線層の構造に関するものである。
特開２００４−３１７９０号公報 特開２００４−２１４５６１号公報 特開２００３−２４３５７０号公報
図２（ａ），（ｂ）は、上記特許文献１に記載された従来の半導体装置の構成図であり、同図（ａ）は平面図、同図（ｂ）は同図（ａ）中のＸ−Ｘ線に沿う部分の断面図である。
この半導体装置は、ＣＳＰタイプのもので、回路形成面に電源回路５１、演算増幅器５２、比較増幅器５３、ＲＦ送受信部５４のアナログ回路と、論理部５５のディジタル回路の各回路ブロックが形成され、その外周部に多数の入出力端子２が配列されたＩＣ１を有している。ＩＣ１の回路形成面上には第１絶縁層３が形成され、この第１絶縁層３の上に再配線層４が形成されている。再配線層４は、一端がスルーホール５を通して入出力端子２に接続された多数のバンプ設定用配線４ａと、電源回路５１及び比較増幅器５３の表面を覆うシールド部４ｂとで構成されている。
バンプ設定用配線４ａの他端にはバンプ６が設定され、このバンプ６の頭部を露出するように、第１絶縁層３と再配線層４の表面全体が第２絶縁層７で覆われている。なお、再配線層４は厚さ５μｍ程度の銅メッキで形成され、バンプ６はハンダボールで形成されている。この半導体装置は、図２（ｂ）に示すように、搭載基板８に形成された配線９に、バンプ６を接合することにより、フリップチップ実装されるようになっている。
この半導体装置では、ＩＣ１の回路形成面に形成された電源回路５１と比較増幅器５３の表面を銅メッキ膜で形成されたシールド部４ｂで覆っているので、外来ノイズからこれらの電源回路５１と比較増幅器５３を保護することができ、半導体装置の動作安定性を向上することができるとされている。
また、上記特許文献１には、更にシールド効果を高めると共に高周波特性を改善するために、入出力端子２の形成部とバンプ設定用配線４ａの形成部を除くＩＣ１の回路形成面のほぼ全面にシールド部４ｂを形成し、このシールド部４ｂを電源端子に接続した構成の半導体装置も記載されている。
前記半導体装置では、シールド部４ｂを再配線層４の銅メッキ膜を用いて、シールド領域の全面を覆うように形成している。しかしながら、元来、銅と封止樹脂の接着性は良くないので、シールド部４ｂの銅メッキ膜の面積が大きくなると、このシールド部４ｂを覆う第２絶縁層７等の封止部との間の密着性が低下し、熱膨張率の相違等により剥離等の不良が発生して耐湿性が低下する。このため、製品の信頼性が低下するという課題があった。本発明は、シールド部と封止部の間の密着性を損なわず、かつシールド効果のある半導体装置を提供することを目的としている。
本発明の半導体装置は、外周部に複数の電極パッドが形成され、内側の回路形成面にアナログ回路を含む回路ブロックが形成されたシリコン基板と、前記シリコン基板の表面に形成された絶縁層と、前記絶縁層の表面に形成され、前記電極パッドから外部接続用の所定位置まで電気的接続を行う金属薄膜による複数の再配線と、前記絶縁層の表面で前記アナログ回路が形成された領域上を覆うように、複数の帯状の金属薄膜を所定の間隔をあけて平行に配置し、これらの帯状の金属薄膜の端部または中央部を接続してその一端を前記外部接続用の所定位置まで延長したシールド部と、前記外部接続用の所定位置に形成されて前記再配線及び前記シールド部を外部に電気的かつ機械的に接続するための金属ポストと、前記シールド部を挟んで前記絶縁層と接着され、前記金属ポストの先端を露出し、前記金属ポストの側面と前記絶縁層、前記再配線及び前記シールド部を封止する封止樹脂と、を備えている。そして、前記再配線と前記シールド部の前記金属薄膜の幅は１８０μｍ以下であり、かつ前記シールド部を構成する前記複数の帯状の金属薄膜の間隔は１０〜５０μｍであることを特徴としている。
本発明の他の半導体装置は、電極パッド及びアナログ回路を含む回路ブロックが形成された第１の表面を有する半導体基板と、前記アナログ回路が形成された領域上を覆うように、互いに所定の間隔をあけて配置され、かつ、互いに電気的に接続された複数の帯状の金属薄膜を含むシールド層と、前記シールド層を挟んで前記第１の表面と接着され、前記シールド層を含む前記半導体基板の前記第１の表面を覆う保護層と、前記半導体基板の前記第１の表面側に設けられた前記電極パッドに電気的に接続された外部端子と、を備えている。そして、前記シールド層の前記金属薄膜の幅は１８０μｍ以下であり、かつ前記シールド層を構成する前記複数の帯状の金属薄膜の間隔は１０〜５０μｍであることを特徴としている。
本発明では、アナログ回路を覆うように、複数の帯状の金属薄膜を配置して形成したシールド部（またはシールド層）を設けている。これにより、帯状の金属薄膜を挟んで、絶縁層と封止樹脂（または半導体基板の第１の表面と保護層（例えば、樹脂））が接着されるので、広い面積を有するシールド部（またはシールド層）のように封止樹脂（または保護層）と金属薄膜との間の剥離が無くなる。従って、耐湿性の低下が防止され、製品の信頼性を向上することができるという効果がある。
再配線とシールド部の金属薄膜の幅は同一で１８０μｍ以下とし、かつ同一工程で製造する。更に、シールド部を構成する複数の帯状の金属薄膜の間隔を、最小でも１０μｍとし、かつ５０μｍを越えないようにする。
この発明の前記並びにその他の目的と新規な特徴は、次の好ましい実施例の説明を添付図面と照らし合わせて読むと、より完全に明らかになるであろう。但し、図面は、もっぱら解説のためのものであって、この発明の範囲を限定するものではない。
図１（ａ），（ｂ）は、本発明の実施例を示す半導体装置の構成図であり、同図（ａ）は平面図、同図（ｂ）は同図（ａ）中のＡ−Ａ線に沿う部分の拡大断面図である。
この半導体装置は、ＣＳＰタイプのもので、外周部に多数の電極パッド１１が配列され、内部の回路形成面に回路素子が形成されたシリコン基板１０を有している。回路形成面には、例えば、演算増幅器、アナログ・ディジタル変換器、ディジタル・アナログ変換器、位相同期回路等を含むアナログ回路１２と、それ以外のディジタル回路等の回路ブロックが形成されている。シリコン基板１０の表面には、例えばシリコン窒化膜からなるパッシベーション膜１３が形成され、このパッシベーション膜１３には、電極パッド１１に対応する開口が設けられており、この開口から電極パッド１１の表面が露出している。
パッシベーション膜１３上には、例えばポリイミドからなる絶縁性の保護層１５が形成されている。保護層１５の厚さは、５μｍ程度である。
保護層１５上には、銅メッキによる再配線２１が形成されている。再配線２１は、半導体装置を搭載基板に確実に接続するために、シリコン基板１０の外周部に密集して配列された電極パッド１１から、このシリコン基板１０の表面全体に分散して配置された外部接続用の所定位置まで電気的接続を行う金属薄膜による配線である。再配線２１の厚さは、５μｍ程度、幅は１８０μｍ程度である。更に、アナログ回路１２の上側に位置する保護層１５の表面には、再配線２１と同時に銅メッキで形成されたシールド部２２が配置されている。シールド部２２は、接地電位や電源電位等の一定電位に接続することによって、アナログ回路１２を外部またはディジタル回路等からの電磁ノイズから遮蔽するためのものである。シールド部２２は、厚さが５μｍ程度で幅が１８０μｍ程度の直線状の配線を複数本平行に配置し、これらを中央部または端部で接続して櫛状に形成したものである。櫛状のシールド部２２の歯と歯の間隙は、１０μｍから５０μｍの間の寸法に設定されている。
再配線２１の一端は、パッシベーション膜１３に設けられた開口を介して電極パッド１１に接続されている。再配線２１の他端は、ポスト２５の下地となる部分で、直径２７０μｍ程度の円形となっている。一方、櫛状のシールド部２２の歯を接続する配線の他端も、接地用のポスト２５の下地として直径２７０μｍ程度の円形に形成されている。
ポスト２５は、この半導体装置を搭載基板に電気的かつ機械的に接続するために、例えば銅メッキで形成した円柱状の導体である。ポスト２５の直径は２５０μｍ程度、高さは１００μｍ程度である。
保護層１５、再配線２１、シールド部２２、及びポスト２５は、このポスト２５の先端を除いて、封止樹脂３０によって全面的に封止されている。そして、封止樹脂３０の表面から露出したポスト２５の先端には、半田ボール４０等の金属電極が設けられている。
次に製造方法の概略を説明する。
この半導体装置は、通常のＣＳＰの製造方法と同じ工程で製造することができる。
即ち、先ず、外周部に電極パッド１１が配列され、内部の回路形成面にアナログ回路１２とディジタル回路の回路素子が形成された集積回路が多数配置されたシリコンウエハを製造する。シリコンウエハの表面には、シリコン窒化膜からなるパッシベーション膜１３が形成されている。
次に、シリコンウエハのパッシベーション膜１３の表面全面に、ポリイミドからなる保護層１５を形成する。そして、シリコンウエハ上の電極パッド１１が露出するように、エッチングによって保護層１５を開口する。
更に、保護層１５が形成されたシリコンウエハの表面全面に、電気メッキ法によって厚さ５μｍ程度の銅の薄膜を形成する。この時、保護層１５の開口部は銅メッキで充填され、電極パッド１１はメッキで形成された銅の薄膜と接続される。レジストマスクを用いてこの銅の薄膜をエッチングし、再配線２１とシールド部２２を同時に形成する。
再配線２１とシールド部２２を形成した後、メッキ用のマスクを用いて電気メッキ法によって銅のポスト２５を形成する。メッキ用のマスクを除去した後、シリコンウエハの表面全体を封止樹脂３０で被覆する。更に、切削加工によって封止樹脂３０の表面を平らに切削し、ポスト２５の表面を露出させる。そして、露出したポスト２５の表面に、半田ボール４０を搭載して電極を形成する。
その後、個片分割することにより、半導体装置が完成する。
この半導体装置は、搭載基板に形成された配線に、半田ボール４０を接合することにより、フリップチップ実装して使用される。このとき、シールド部２２が接続されたポスト２５を、接地電位や電源電位に接続することにより、外部やディジタル回路からのノイズを有効に遮蔽することができる。
このように、本実施例の半導体装置は、幅が１８０μｍ程度の直線状の配線を複数本平行に配置し、これらを中央部または端部で接続して櫛状に形成したシールド部２２を、アナログ回路１２の上部を覆うように配置している。また、櫛状のシールド部２２の歯と歯の間隙は、５０μｍ以下に設定されている。これにより、アナログ回路１２に対するノイズを有効に遮蔽することができるという利点がある。
更に、シールド部２２を構成する銅メッキの幅は、再配線２１を構成する銅メッキと同じ１８０μｍであり、かつ、この櫛状のシールド部２２を構成する歯と歯の間隙は、１０μｍ以上に設定されている。これにより、シールド部２２を挟む保護層１５と封止樹脂３０が接着され、シールド部２２と封止樹脂３０との密着性は、再配線２１と封止樹脂３０との密着性と同程度となり、このシールド部２２を設けたことによる密着性の低下は生じないという利点がある。
なお、本発明は、上記実施例に限定されず、種々の変形が可能である。この変形例としては、例えば、次のようなものがある。
（１） 各種の寸法は一例であり、例示した値に限定するものではない。但し、再配線２１の線幅と、シールド部２２を構成する櫛状の歯の幅は、同一寸法に設定することがパターン設計上及び品質管理上有効である。また、その線幅は、密着性の観点から１８０μｍ以下であることが望ましい。
（２） 電源や接地等の再配線２１で大きな電流が流れる箇所では、１８０μｍ以上の配線幅が必要になる。このような箇所では、例えば配線幅１８０μｍ毎に１０μｍ程度のスリットを入れることにより、封止樹脂３０との間の密着性を保持することができる。
本発明の実施例を示す半導体装置の構成図である。 従来の半導体装置の構成図である。
符号の説明
１０ シリコン基板
１１ 電極パッド
１２ アナログ回路
１３ パッシベーション膜
１５ 保護層
２１ 再配線
２２ シールド部
２５ ポスト
３０ 封止樹脂
４０ 半田ボール

Claims (9)

  1. 外周部に複数の電極パッドが形成され、内側の回路形成面にアナログ回路を含む回路ブロックが形成されたシリコン基板と、
    前記シリコン基板の表面に形成された絶縁層と、
    前記絶縁層の表面に形成され、前記電極パッドから外部接続用の所定位置まで電気的接続を行う金属薄膜による複数の再配線と、
    前記絶縁層の表面で前記アナログ回路が形成された領域上を覆うように、複数の帯状の金属薄膜を所定の間隔をあけて平行に配置し、これらの帯状の金属薄膜の端部または中央部を接続してその一端を前記外部接続用の所定位置まで延長したシールド部と、
    前記外部接続用の所定位置に形成されて前記再配線及び前記シールド部を外部に電気的かつ機械的に接続するための金属ポストと、
    前記シールド部を挟んで前記絶縁層と接着され、前記金属ポストの先端を露出し、前記金属ポストの側面と前記絶縁層、前記再配線及び前記シールド部を封止する封止樹脂と、
    を備えた半導体装置であって、
    前記再配線と前記シールド部の前記金属薄膜の幅は１８０μｍ以下であり、かつ前記シールド部を構成する前記複数の帯状の金属薄膜の間隔は１０〜５０μｍであることを特徴とする半導体装置。
  2. 前記再配線と前記シールド部の金属薄膜は、同一工程で製造したことを特徴とする請求項１記載の半導体装置。
  3. 電極パッド及びアナログ回路を含む回路ブロックが形成された第１の表面を有する半導体基板と、
    前記アナログ回路が形成された領域上を覆うように、互いに所定の間隔をあけて配置され、かつ、互いに電気的に接続された複数の帯状の金属薄膜を含むシールド層と、
    前記シールド層を挟んで前記第１の表面と接着され、前記シールド層を含む前記半導体基板の前記第１の表面を覆う保護層と、
    前記半導体基板の前記第１の表面側に設けられた前記電極パッドに電気的に接続された外部端子と、
    を備えた半導体装置であって、
    前記シールド層の前記金属薄膜の幅は１８０μｍ以下であり、かつ前記シールド層を構成する前記複数の帯状の金属薄膜の間隔は１０〜５０μｍであることを特徴とする半導体装置。
  4. 前記保護層は、樹脂であることを特徴とする請求項３記載の半導体装置。
  5. 前記電極パッドと前記外部端子の間は、前記半導体基板の前記第１の表面側に形成された再配線層を介して接続されていることを特徴とする請求項３または４記載の半導体装置。
  6. 前記シールド層を構成する前記複数の帯状の金属薄膜は、互いに平行に配置されていることを特徴とする請求項３〜５のいずれか１項に記載の半導体装置。
  7. 前記シールド層は、接地電位に接続されることを特徴とする請求項３〜６のいずれか１項に記載の半導体装置。
  8. 前記シールド層は、前記再配線層と同じ材料で形成されていることを特徴とする請求項５〜７のいずれか１項に記載の半導体装置。
  9. 前記シールド層を構成する前記複数の帯状の金属薄膜は、互いに等間隔に配置されていることを特徴とする請求項６〜８のいずれか１項に記載の半導体装置。
JP2005212442A 2005-07-22 2005-07-22 半導体装置 Active JP4774248B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005212442A JP4774248B2 (ja) 2005-07-22 2005-07-22 半導体装置
US11/488,190 US7479690B2 (en) 2005-07-22 2006-07-18 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005212442A JP4774248B2 (ja) 2005-07-22 2005-07-22 半導体装置

Publications (2)

Publication Number Publication Date
JP2007035686A JP2007035686A (ja) 2007-02-08
JP4774248B2 true JP4774248B2 (ja) 2011-09-14

Family

ID=37679663

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005212442A Active JP4774248B2 (ja) 2005-07-22 2005-07-22 半導体装置

Country Status (2)

Country Link
US (1) US7479690B2 (ja)
JP (1) JP4774248B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642136B1 (en) 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
TWI313507B (en) 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
US7902679B2 (en) * 2001-03-05 2011-03-08 Megica Corporation Structure and manufacturing method of a chip scale package with low fabrication cost, fine pitch and high reliability solder bump
US7099293B2 (en) * 2002-05-01 2006-08-29 Stmicroelectronics, Inc. Buffer-less de-skewing for symbol combination in a CDMA demodulator
TWI245402B (en) * 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
US7394161B2 (en) * 2003-12-08 2008-07-01 Megica Corporation Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto
US8294279B2 (en) * 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
JP5430848B2 (ja) * 2007-12-21 2014-03-05 ラピスセミコンダクタ株式会社 半導体素子、半導体装置、及びそれらの製造方法
US7952187B2 (en) * 2008-03-31 2011-05-31 General Electric Company System and method of forming a wafer scale package
JP2010062170A (ja) 2008-09-01 2010-03-18 Casio Comput Co Ltd 半導体装置およびその製造方法
JP5370217B2 (ja) * 2010-03-04 2013-12-18 カシオ計算機株式会社 半導体装置及び半導体装置の製造方法
CN110372086B (zh) 2013-10-22 2022-12-06 那沃达有限责任公司 使用天然产生的生物生长培养基减少被污染流体中的物质
US10163661B2 (en) * 2015-06-30 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2767843B2 (ja) * 1988-12-15 1998-06-18 日本電気株式会社 アナログ・ディジタル混在集積回路
JP3287346B2 (ja) * 1999-11-29 2002-06-04 カシオ計算機株式会社 半導体装置
JP3792635B2 (ja) * 2001-12-14 2006-07-05 富士通株式会社 電子装置
JP2004031790A (ja) * 2002-06-27 2004-01-29 Hitachi Maxell Ltd 半導体チップ
JP2004214561A (ja) * 2003-01-08 2004-07-29 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP3973624B2 (ja) * 2003-12-24 2007-09-12 富士通株式会社 高周波デバイス

Also Published As

Publication number Publication date
US20070020999A1 (en) 2007-01-25
US7479690B2 (en) 2009-01-20
JP2007035686A (ja) 2007-02-08

Similar Documents

Publication Publication Date Title
JP4774248B2 (ja) 半導体装置
KR100319609B1 (ko) 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법
US6593648B2 (en) Semiconductor device and method of making the same, circuit board and electronic equipment
KR100537243B1 (ko) 반도체 장치 및 그 제조방법
JP4537702B2 (ja) 半導体装置およびその製造方法
US7518250B2 (en) Semiconductor device and a method for manufacturing of the same
US9263374B2 (en) Semiconductor device and manufacturing method therefor
JP3578964B2 (ja) 半導体装置及びその製造方法
JPH08288424A (ja) 半導体装置
JP3999720B2 (ja) 半導体装置およびその製造方法
KR100541649B1 (ko) 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
JP2004063761A (ja) 半導体装置
US6677219B2 (en) Method of forming a ball grid array package
US8901754B2 (en) Semiconductor device and manufacturing method thereof
CN107210267B (zh) 半导体器件
US20090108471A1 (en) Wiring board of semiconductor device, semiconductor device, electronic apparatus, mother board, method of manufacturing wiring board of semiconductor device, method of manufacturing mother board and method of manufacturing electronic apparatus
JPH11204560A (ja) 半導体装置及びその製造方法
JP4506168B2 (ja) 半導体装置およびその実装構造
US11538775B2 (en) Semiconductor device and method of manufacturing a semiconductor device
JP3957928B2 (ja) 半導体装置およびその製造方法
JP4498336B2 (ja) 半導体装置および半導体装置の製造方法
JP2001007252A (ja) 半導体装置およびその製造方法
JP3394480B2 (ja) 半導体装置
JP4015660B2 (ja) 半導体装置の実装構造体
JP3739632B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080304

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081203

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090408

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110531

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110627

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4774248

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350