JP3451020B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3451020B2 JP3451020B2 JP23717198A JP23717198A JP3451020B2 JP 3451020 B2 JP3451020 B2 JP 3451020B2 JP 23717198 A JP23717198 A JP 23717198A JP 23717198 A JP23717198 A JP 23717198A JP 3451020 B2 JP3451020 B2 JP 3451020B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- semiconductor element
- heat dissipation
- semiconductor device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、更に詳細には半導体素子の電極端子が形成さ
れたアクティブ面が封止された封止樹脂の表面に、一面
側が露出する金属製の放熱部が設けられて成る半導体装
置の製造方法に関する。
法に関し、更に詳細には半導体素子の電極端子が形成さ
れたアクティブ面が封止された封止樹脂の表面に、一面
側が露出する金属製の放熱部が設けられて成る半導体装
置の製造方法に関する。
【０００２】
【従来の技術】半導体装置には、半導体素子と実質的に
同一サイズに形成されたＣＳＰ(ChipSize Package) が
ある。このＣＳＰは、図７に示す様に、半導体素子１０
０の電極端子１０２が形成された一面側にエラストマー
層１０４が接合されており、エラストマー層１０４上に
引き回された再配線パターン１０６によって、電極端子
１０２と外部接続端子１０８とが電気的に接続されてい
る。但し、再配線パターン１０６の電極端子１０２側の
部分は、エラストマー層１０４から延出されてＳ字状に
曲折されていると共に、封止樹脂１１０によって封止さ
れている。かかるＣＳＰには、その放熱性を向上すべ
く、図７に示す様に、封止樹脂１１０から露出する半導
体素子１００の他端面側に、金属製の放熱板１１２が接
着されることがある。
同一サイズに形成されたＣＳＰ(ChipSize Package) が
ある。このＣＳＰは、図７に示す様に、半導体素子１０
０の電極端子１０２が形成された一面側にエラストマー
層１０４が接合されており、エラストマー層１０４上に
引き回された再配線パターン１０６によって、電極端子
１０２と外部接続端子１０８とが電気的に接続されてい
る。但し、再配線パターン１０６の電極端子１０２側の
部分は、エラストマー層１０４から延出されてＳ字状に
曲折されていると共に、封止樹脂１１０によって封止さ
れている。かかるＣＳＰには、その放熱性を向上すべ
く、図７に示す様に、封止樹脂１１０から露出する半導
体素子１００の他端面側に、金属製の放熱板１１２が接
着されることがある。
【０００３】
【発明が解決しようとする課題】図７に示すＣＳＰは、
金属製の放熱板１１２が半導体素子１００に接着されて
いないＣＳＰに比較して放熱性は向上される。ところ
で、一般的に、半導体素子においては、電極端子が形成
されている一面側は回路パターン等が形成されているア
クティブ面である。このため、半導体素子での発熱は主
として電極端子が形成されているアクティブ面でなされ
る。一方、図７に示すＣＳＰでは、半導体素子１００の
アクティブ面で発生した熱は、主として半導体素子１０
０を伝熱して放熱板１１２から放熱される。しかしなが
ら、半導体素子１００を形成するシリコンは、銅等の金
属に比較して熱伝導性が劣るものである。しかも、ＣＳ
Ｐは、放熱板１１２も通常の半導体装置よりも小面積と
なるため、放熱効率も低下することが懸念される。この
ため、ＣＳＰを含む半導体装置において、半導体素子の
アクティブ面で発生した熱が半導体装置内に蓄積され易
く、半導体素子の誤動作等の原因となるおそれがある。
そこで、本発明の課題は、半導体素子のアクティブ面で
発生した熱を迅速に放熱し得る半導体装置の製造方法を
提供することにある。
金属製の放熱板１１２が半導体素子１００に接着されて
いないＣＳＰに比較して放熱性は向上される。ところ
で、一般的に、半導体素子においては、電極端子が形成
されている一面側は回路パターン等が形成されているア
クティブ面である。このため、半導体素子での発熱は主
として電極端子が形成されているアクティブ面でなされ
る。一方、図７に示すＣＳＰでは、半導体素子１００の
アクティブ面で発生した熱は、主として半導体素子１０
０を伝熱して放熱板１１２から放熱される。しかしなが
ら、半導体素子１００を形成するシリコンは、銅等の金
属に比較して熱伝導性が劣るものである。しかも、ＣＳ
Ｐは、放熱板１１２も通常の半導体装置よりも小面積と
なるため、放熱効率も低下することが懸念される。この
ため、ＣＳＰを含む半導体装置において、半導体素子の
アクティブ面で発生した熱が半導体装置内に蓄積され易
く、半導体素子の誤動作等の原因となるおそれがある。
そこで、本発明の課題は、半導体素子のアクティブ面で
発生した熱を迅速に放熱し得る半導体装置の製造方法を
提供することにある。
【０００４】
【課題を解決するための手段】本発明者等は、前記課題
を解決すべく検討を重ねた結果、半導体素子のアクティ
ブ面を覆うパッシベイション膜に、封止樹脂の表面に一
面側が露出する金属製の放熱部を直接接合することによ
って、半導体装置の放熱性を向上できることを見出し、
本発明に到達した。すなわち、本発明は、半導体素子の
電極端子が形成されたアクティブ面が封止された封止樹
脂の表面に、一面側が露出する金属製の放熱部が設けら
れて成る半導体装置を製造する際に、該半導体素子のア
クティブ面の表面を覆うパッシベイション膜上に、前記
パッシベイション膜を覆う金属層を形成した後、前記金
属層を給電層とする電解めっきによって前記パッシベイ
ション膜に直接接合された放熱部を形成し、次いで、前
記金属層にエッチングを施して前記放熱部を電気的に絶
縁した後、前記放熱部の一面側が封止樹脂の表面に露出
するように、前記半導体素子を樹脂封止することを特徴
とする半導体装置の製造方法でもある。かかる本発明に
おいて、金属層を給電層とする電解めっきによって、前
記金属層上に再配線パターンに倣ってパターン用金属層
を形成した後、外部接続端子を端面に接合する柱状ポス
トと放熱部とを形成し、次いで、前記金属層にエッチン
グを施して前記放熱部を電気的に絶縁すると共に、半導
体素子の電極端子と前記柱状ポストとを電気的に接続す
る再配線パターンを形成することによって、放熱部と柱
状ポストとを同時に形成できる。
を解決すべく検討を重ねた結果、半導体素子のアクティ
ブ面を覆うパッシベイション膜に、封止樹脂の表面に一
面側が露出する金属製の放熱部を直接接合することによ
って、半導体装置の放熱性を向上できることを見出し、
本発明に到達した。すなわち、本発明は、半導体素子の
電極端子が形成されたアクティブ面が封止された封止樹
脂の表面に、一面側が露出する金属製の放熱部が設けら
れて成る半導体装置を製造する際に、該半導体素子のア
クティブ面の表面を覆うパッシベイション膜上に、前記
パッシベイション膜を覆う金属層を形成した後、前記金
属層を給電層とする電解めっきによって前記パッシベイ
ション膜に直接接合された放熱部を形成し、次いで、前
記金属層にエッチングを施して前記放熱部を電気的に絶
縁した後、前記放熱部の一面側が封止樹脂の表面に露出
するように、前記半導体素子を樹脂封止することを特徴
とする半導体装置の製造方法でもある。かかる本発明に
おいて、金属層を給電層とする電解めっきによって、前
記金属層上に再配線パターンに倣ってパターン用金属層
を形成した後、外部接続端子を端面に接合する柱状ポス
トと放熱部とを形成し、次いで、前記金属層にエッチン
グを施して前記放熱部を電気的に絶縁すると共に、半導
体素子の電極端子と前記柱状ポストとを電気的に接続す
る再配線パターンを形成することによって、放熱部と柱
状ポストとを同時に形成できる。
【０００５】本発明によって得られた半導体装置では、
封止樹脂の表面に一面側が露出する金属製の放熱部の他
面側が、半導体素子のアクティブ面を覆うパッシベイシ
ョン膜に直接接合されている。このため、半導体素子の
アクティブ面で発生した熱の多くは、シリコンから成る
半導体素子よりも熱伝導性に優れている金属製の放熱部
から放熱することができる。その結果、本発明によって
得られた半導体装置によれば、従来の半導体装置の如
く、半導体素子の一面側であるアクティブ面で発生した
熱を半導体素子の他面側で放熱する場合に比較して、半
導体素子のアクティブ面で発生した熱を迅速に放熱でき
る。
封止樹脂の表面に一面側が露出する金属製の放熱部の他
面側が、半導体素子のアクティブ面を覆うパッシベイシ
ョン膜に直接接合されている。このため、半導体素子の
アクティブ面で発生した熱の多くは、シリコンから成る
半導体素子よりも熱伝導性に優れている金属製の放熱部
から放熱することができる。その結果、本発明によって
得られた半導体装置によれば、従来の半導体装置の如
く、半導体素子の一面側であるアクティブ面で発生した
熱を半導体素子の他面側で放熱する場合に比較して、半
導体素子のアクティブ面で発生した熱を迅速に放熱でき
る。
【０００６】
【発明の実施の形態】本発明によって得られる半導体装
置の一例を図１に示す。図１は、半導体素子１０と同一
サイズの半導体装置（ＣＳＰ）であって、半導体素子１
０には、電極端子１２、１２・・が形成されたアクティ
ブ面を実質的に覆うパッシベイション膜（図示せず）が
形成されている。このパッシベイション膜上には、銅か
ら成る放熱部１４と外部接続用端子部１６とが形成され
ている。かかる放熱部１４は、半導体素子の電極端子１
２等を封止する封止樹脂１８の表面に一面側が露出して
いると共に、他端面側がパッシベイション膜に直接接合
されている。また、外部接続用端子部１６は、半導体素
子１０の電極端子１２から延出して形成された再配線パ
ターン２０に接続されている金属製の柱状ポスト２２
と、柱状ポスト２２の端面に接合されているはんだボー
ル等の外部接続端子２４とから形成されている。更に、
半導体素子１０のアクティブ面を覆うパッシベイション
膜と半導体素子１０の電極端子１２から延出して形成さ
れた再配線パターン２０との間には、電極端子１２、１
２と対応する部分及び放熱部１４が形成された部分を除
いて樹脂製の保護膜２６が形成されている。
置の一例を図１に示す。図１は、半導体素子１０と同一
サイズの半導体装置（ＣＳＰ）であって、半導体素子１
０には、電極端子１２、１２・・が形成されたアクティ
ブ面を実質的に覆うパッシベイション膜（図示せず）が
形成されている。このパッシベイション膜上には、銅か
ら成る放熱部１４と外部接続用端子部１６とが形成され
ている。かかる放熱部１４は、半導体素子の電極端子１
２等を封止する封止樹脂１８の表面に一面側が露出して
いると共に、他端面側がパッシベイション膜に直接接合
されている。また、外部接続用端子部１６は、半導体素
子１０の電極端子１２から延出して形成された再配線パ
ターン２０に接続されている金属製の柱状ポスト２２
と、柱状ポスト２２の端面に接合されているはんだボー
ル等の外部接続端子２４とから形成されている。更に、
半導体素子１０のアクティブ面を覆うパッシベイション
膜と半導体素子１０の電極端子１２から延出して形成さ
れた再配線パターン２０との間には、電極端子１２、１
２と対応する部分及び放熱部１４が形成された部分を除
いて樹脂製の保護膜２６が形成されている。
【０００７】図１に示すＣＳＰでは、シリコンから成る
半導体素子１０は、銅から成る放熱部１４よりも熱伝導
性に劣るため、半導体素子１０のアクティブ面で発生し
た熱の殆どは、アクティブ面直近のパッシベイション膜
に接合されている熱伝導性に優れている銅製の放熱部１
４から放熱される。この様に、図１のＣＳＰは、図７に
示すＣＳＰの如く、半導体素子のアクティブ面で発生し
た熱が、その反対側面まで伝熱することを要しないた
め、図７に示すＣＳＰに比較して放熱性を良好にでき
る。ここで、図１に示すＣＳＰは、はんだボール等の外
部接続端子２４によって実装基板に実装されるが、放熱
部１４の放熱性を確保すべく、実装基板と封止樹脂１８
との間をアンダーフィル材等で充填しないことが好まし
い。
半導体素子１０は、銅から成る放熱部１４よりも熱伝導
性に劣るため、半導体素子１０のアクティブ面で発生し
た熱の殆どは、アクティブ面直近のパッシベイション膜
に接合されている熱伝導性に優れている銅製の放熱部１
４から放熱される。この様に、図１のＣＳＰは、図７に
示すＣＳＰの如く、半導体素子のアクティブ面で発生し
た熱が、その反対側面まで伝熱することを要しないた
め、図７に示すＣＳＰに比較して放熱性を良好にでき
る。ここで、図１に示すＣＳＰは、はんだボール等の外
部接続端子２４によって実装基板に実装されるが、放熱
部１４の放熱性を確保すべく、実装基板と封止樹脂１８
との間をアンダーフィル材等で充填しないことが好まし
い。
【０００８】かかる図１に示すＣＳＰは、図２に示す製
造方法で製造できる。先ず、半導体素子１０の電極端子
１２等を除きアクティブ面を覆うパッシベイション膜上
に、ポリイミドから成る保護膜２６を形成する〔図２
（ａ）〕。但し、保護膜２６は、電極端子１２と対応す
る部分２８及び放熱部１４を形成する部分３０は除かれ
ている。次いで、保護膜２６等が形成された半導体素子
１０のアクティブ面側には、全面に亘って金属層３２を
形成する〔図２（ｂ）〕。かかる金属層３２は、薄膜状
のクロム層をスパッタして形成した後、更に薄膜状の銅
層をスパッタして形成した二層の薄膜状金属層である。
更に、金属層３２上に塗布して形成したレジスト３４
に、形成する再配線パターン２０に倣ってパターニング
を施し、底面に金属層３２が露出する凹部３３を形成し
た後、金属層３２を給電層とする電解めっきを施し、金
属層３２上に銅等の金属層２１を形成する。〔図２
（ｃ）〕。その後、レジスト３４を剥離して新たなレジ
スト２３を塗布し、放熱部１２を形成する部分及び柱状
ポスト２２を形成する部分に、底面に金属層３２又は金
属層２１が露出する凹部３６、３８を形成する。更に、
金属層３２を給電層とする電解めっきによって、凹部３
６、３８に銅を積層（充填）して放熱部１４及び柱状ポ
スト２２を形成する〔図２（ｄ）〕。
造方法で製造できる。先ず、半導体素子１０の電極端子
１２等を除きアクティブ面を覆うパッシベイション膜上
に、ポリイミドから成る保護膜２６を形成する〔図２
（ａ）〕。但し、保護膜２６は、電極端子１２と対応す
る部分２８及び放熱部１４を形成する部分３０は除かれ
ている。次いで、保護膜２６等が形成された半導体素子
１０のアクティブ面側には、全面に亘って金属層３２を
形成する〔図２（ｂ）〕。かかる金属層３２は、薄膜状
のクロム層をスパッタして形成した後、更に薄膜状の銅
層をスパッタして形成した二層の薄膜状金属層である。
更に、金属層３２上に塗布して形成したレジスト３４
に、形成する再配線パターン２０に倣ってパターニング
を施し、底面に金属層３２が露出する凹部３３を形成し
た後、金属層３２を給電層とする電解めっきを施し、金
属層３２上に銅等の金属層２１を形成する。〔図２
（ｃ）〕。その後、レジスト３４を剥離して新たなレジ
スト２３を塗布し、放熱部１２を形成する部分及び柱状
ポスト２２を形成する部分に、底面に金属層３２又は金
属層２１が露出する凹部３６、３８を形成する。更に、
金属層３２を給電層とする電解めっきによって、凹部３
６、３８に銅を積層（充填）して放熱部１４及び柱状ポ
スト２２を形成する〔図２（ｄ）〕。
【０００９】かかる放熱部１４及び柱状ポスト２２を形
成した後、レジスト２３を剥離してから放熱部１４や再
配線パターン２０に倣って形成された金属層２１の周囲
の金属層３２をエッチングによって除去し、放熱部１４
を絶縁すると共に、再配線パターン２０を形成する〔図
２（ｅ）〕。この金属層３２をエッチングによって除去
する際に、金属層３２は薄膜状のクロム層上に薄膜状の
銅層が形成されているものであるため、薄膜状の銅層を
エッチングによって除去した後、薄膜状のクロム層をエ
ッチングによって除去する。ここで、金属層３２を形成
する薄膜状の銅層をエッチングによって除去する際、再
配線パターン２０等を形成する銅層も同時にエッチング
されるが、金属層３２を形成する薄膜状の銅層は、再配
線パターン２０等を形成する銅層に比較して極めて薄い
ため、再配線パターン２０等が断線することはない。ま
た、金属層３２を形成する薄膜状のクロム層をエッチン
グする際には、銅をエッチングしないエッチング液を用
いてエッチングを行うことによって、再配線パターン２
０等を形成する銅層に更なるエッチングを施すことを防
止できる。
成した後、レジスト２３を剥離してから放熱部１４や再
配線パターン２０に倣って形成された金属層２１の周囲
の金属層３２をエッチングによって除去し、放熱部１４
を絶縁すると共に、再配線パターン２０を形成する〔図
２（ｅ）〕。この金属層３２をエッチングによって除去
する際に、金属層３２は薄膜状のクロム層上に薄膜状の
銅層が形成されているものであるため、薄膜状の銅層を
エッチングによって除去した後、薄膜状のクロム層をエ
ッチングによって除去する。ここで、金属層３２を形成
する薄膜状の銅層をエッチングによって除去する際、再
配線パターン２０等を形成する銅層も同時にエッチング
されるが、金属層３２を形成する薄膜状の銅層は、再配
線パターン２０等を形成する銅層に比較して極めて薄い
ため、再配線パターン２０等が断線することはない。ま
た、金属層３２を形成する薄膜状のクロム層をエッチン
グする際には、銅をエッチングしないエッチング液を用
いてエッチングを行うことによって、再配線パターン２
０等を形成する銅層に更なるエッチングを施すことを防
止できる。
【００１０】この再配線パターン２０は、電極端子１２
と柱状ポスト２２とを電気的に接続しており、封止樹脂
１８によってモールドされる〔図２（ｆ）〕。このモー
ルドの際に、封止樹脂１８の表面に放熱部１４及び柱状
ポスト２２の一面側を露出させる。この様なモールドに
おいては、半導体素子１０等を金型内にインサートして
モールドするため、金型等による半導体素子１０等に対
する衝撃を保護膜２６によって緩和することができる。
その後、封止樹脂１８の表面に露出している柱状ポスト
２２の一面側に、はんだボール等の外部接続端子２４を
接合することによって、図１に示すＣＳＰを得ることが
できる。尚、図２においては、ウェハーから個片に切断
された半導体素子１０を用いてＣＳＰを形成している
が、ウェハーの各半導体素子部分に放熱部１４及び柱状
ポスト２２等を造り込みモールドした後、ダイシングし
て個々のＣＳＰに分割してもよい。
と柱状ポスト２２とを電気的に接続しており、封止樹脂
１８によってモールドされる〔図２（ｆ）〕。このモー
ルドの際に、封止樹脂１８の表面に放熱部１４及び柱状
ポスト２２の一面側を露出させる。この様なモールドに
おいては、半導体素子１０等を金型内にインサートして
モールドするため、金型等による半導体素子１０等に対
する衝撃を保護膜２６によって緩和することができる。
その後、封止樹脂１８の表面に露出している柱状ポスト
２２の一面側に、はんだボール等の外部接続端子２４を
接合することによって、図１に示すＣＳＰを得ることが
できる。尚、図２においては、ウェハーから個片に切断
された半導体素子１０を用いてＣＳＰを形成している
が、ウェハーの各半導体素子部分に放熱部１４及び柱状
ポスト２２等を造り込みモールドした後、ダイシングし
て個々のＣＳＰに分割してもよい。
【００１１】図２においては、放熱部１４と柱状ポスト
２２とを同一金属で形成したが、両者は別金属であって
もよい。この場合、放熱部１４と柱状ポスト２２とを別
々に形成することが必要となる。例えば、図２（ｃ）の
工程において、金属層３２上に、形成する再配線パター
ン２０に倣った銅等の金属層２１を形成した後、図３
（ａ）に示す様に、塗布したレジスト３４に柱状ポスト
２２、２２を形成する部分のみに、底面に金属層２１が
露出する凹部３８、３８を形成する。更に、金属層３２
を給電層とする電解めっきによって、柱状ポスト２２、
２２のみを形成する。次いで、レジスト３４を除去した
後、形成した柱状ポスト２２、２２を覆うようにレジス
ト３５を塗布し、このレジスト３５に放熱部１４のみが
形成される凹部３６を形成する。この凹部３６の底面に
は金属層３２が露出する。かかる金属層３２を給電層と
する電解めっきによって、図３（ｂ）に示す様に、放熱
部１４のみを形成する。その後、レジスト３５を剥離し
てから放熱部１４や再配線パターン２０に倣って形成さ
れた金属層２１の周囲の金属層３２をエッチングによっ
て除去し、放熱部１４を絶縁すると共に、再配線パター
ン２０を形成する図２（ｅ）に示す以降の工程を経由す
ることによって所定のＣＳＰを得ることができる。
２２とを同一金属で形成したが、両者は別金属であって
もよい。この場合、放熱部１４と柱状ポスト２２とを別
々に形成することが必要となる。例えば、図２（ｃ）の
工程において、金属層３２上に、形成する再配線パター
ン２０に倣った銅等の金属層２１を形成した後、図３
（ａ）に示す様に、塗布したレジスト３４に柱状ポスト
２２、２２を形成する部分のみに、底面に金属層２１が
露出する凹部３８、３８を形成する。更に、金属層３２
を給電層とする電解めっきによって、柱状ポスト２２、
２２のみを形成する。次いで、レジスト３４を除去した
後、形成した柱状ポスト２２、２２を覆うようにレジス
ト３５を塗布し、このレジスト３５に放熱部１４のみが
形成される凹部３６を形成する。この凹部３６の底面に
は金属層３２が露出する。かかる金属層３２を給電層と
する電解めっきによって、図３（ｂ）に示す様に、放熱
部１４のみを形成する。その後、レジスト３５を剥離し
てから放熱部１４や再配線パターン２０に倣って形成さ
れた金属層２１の周囲の金属層３２をエッチングによっ
て除去し、放熱部１４を絶縁すると共に、再配線パター
ン２０を形成する図２（ｅ）に示す以降の工程を経由す
ることによって所定のＣＳＰを得ることができる。
【００１２】かかる図３（ａ）（ｂ）の工程を経由して
得られたＣＳＰは、放熱部１４と柱状ポスト２２とを異
なる金属で形成できるため、例えば放熱部１４を銅によ
って形成すると共に、柱状ポスト２２をはんだによって
形成することによって、柱状ポスト２２の端面にはんだ
ボール等の外部接続端子２４を接合しなくてもよい場合
がある。また、放熱部１４と柱状ポスト２２とを銅等の
同一金属で形成するとき、図２に示す工程では、電解め
っきの条件等によって両者の高さが異なる場合がある
が、図３に示す方法では、放熱部１４と柱状ポスト２２
とを別々に形成するため、最適の高さの放熱部１４と柱
状ポスト２２とを形成できる。
得られたＣＳＰは、放熱部１４と柱状ポスト２２とを異
なる金属で形成できるため、例えば放熱部１４を銅によ
って形成すると共に、柱状ポスト２２をはんだによって
形成することによって、柱状ポスト２２の端面にはんだ
ボール等の外部接続端子２４を接合しなくてもよい場合
がある。また、放熱部１４と柱状ポスト２２とを銅等の
同一金属で形成するとき、図２に示す工程では、電解め
っきの条件等によって両者の高さが異なる場合がある
が、図３に示す方法では、放熱部１４と柱状ポスト２２
とを別々に形成するため、最適の高さの放熱部１４と柱
状ポスト２２とを形成できる。
【００１３】また、図１に示すＣＳＰにおいても、図４
に示す様に、半導体素子１０のアクティブ面に対して反
対面となる半導体素子１０の他面側に放熱板３６が接着
剤３７によって接合されていてもよい。更に、図５に示
す様に、中央部近傍に電極端子１２、１２が形成されて
いる半導体素子１０では、放熱部１４を半導体素子１０
の周縁部に形成してもよい。また、半導体素子１０のア
クティブ面には電気的に絶縁性のパッシベイション膜が
形成されているため、パッシベイション膜上に直接に再
配線パターン２０を形成してもよい。以上、図１〜図５
はＣＳＰ及びその製造方法について説明してきたが、本
発明は通常の半導体装置、例えば図６に示すリードフレ
ーム４０を用いた半導体装置の製造方法にも適用でき
る。図６において、封止樹脂５０の表面側に一面側が露
出された放熱板４４の他面側に搭載されている半導体素
子４２は、その電極端子とリードフレーム４０の先端部
とがワイヤ４６によって接続されている。かかる電極端
子が形成された半導体素子４２のアクティブ面を覆うパ
ッシベイション膜に、一端側が接合されている放熱部４
８の他端側は、封止樹脂５０の表面に露出している。か
かる図６に示す半導体装置においても、半導体素子４２
のアクティブ面で発生した熱は、主として放熱部４８を
経由して放熱されると共に、一部の熱は放熱板４４から
も放熱される。
に示す様に、半導体素子１０のアクティブ面に対して反
対面となる半導体素子１０の他面側に放熱板３６が接着
剤３７によって接合されていてもよい。更に、図５に示
す様に、中央部近傍に電極端子１２、１２が形成されて
いる半導体素子１０では、放熱部１４を半導体素子１０
の周縁部に形成してもよい。また、半導体素子１０のア
クティブ面には電気的に絶縁性のパッシベイション膜が
形成されているため、パッシベイション膜上に直接に再
配線パターン２０を形成してもよい。以上、図１〜図５
はＣＳＰ及びその製造方法について説明してきたが、本
発明は通常の半導体装置、例えば図６に示すリードフレ
ーム４０を用いた半導体装置の製造方法にも適用でき
る。図６において、封止樹脂５０の表面側に一面側が露
出された放熱板４４の他面側に搭載されている半導体素
子４２は、その電極端子とリードフレーム４０の先端部
とがワイヤ４６によって接続されている。かかる電極端
子が形成された半導体素子４２のアクティブ面を覆うパ
ッシベイション膜に、一端側が接合されている放熱部４
８の他端側は、封止樹脂５０の表面に露出している。か
かる図６に示す半導体装置においても、半導体素子４２
のアクティブ面で発生した熱は、主として放熱部４８を
経由して放熱されると共に、一部の熱は放熱板４４から
も放熱される。
【００１４】
【発明の効果】本発明によれば、半導体素子で発生した
熱を迅速に放熱し得るため、半導体素子で発生した熱が
半導体装置内に蓄積ることに因る、半導体素子の誤動作
等の原因を解消でき、半導体装置の信頼性を向上でき
る。特に、通常の半導体装置よりも放熱面積が少なくな
るＣＳＰでは、従来よりも放熱性を向上でき、ＣＳＰの
信頼性の向上を図ることができる。
熱を迅速に放熱し得るため、半導体素子で発生した熱が
半導体装置内に蓄積ることに因る、半導体素子の誤動作
等の原因を解消でき、半導体装置の信頼性を向上でき
る。特に、通常の半導体装置よりも放熱面積が少なくな
るＣＳＰでは、従来よりも放熱性を向上でき、ＣＳＰの
信頼性の向上を図ることができる。
【図１】本発明によって得られる半導体装置の一例を説
明するための縦断面図である。
明するための縦断面図である。
【図２】図１に示す半導体装置の製造方法を説明するた
めの工程図である。
めの工程図である。
【図３】他の半導体装置の製造方法を説明するための工
程図である。
程図である。
【図４】本発明によって得られる半導体装置の他の例を
説明するための縦断面図である。
説明するための縦断面図である。
【図５】本発明によって得られる半導体装置の他の例を
説明するための縦断面図である。
説明するための縦断面図である。
【図６】本発明によって得られる半導体装置の他の例を
説明するための縦断面図である。
説明するための縦断面図である。
【図７】従来の半導体装置を説明するための部分縦断面
図である。
図である。
１０ 半導体素子
１２ 電極端子
１４ 放熱部
１６ 外部接続用端子部
１８ 封止樹脂
２０ 再配線パターン
２２ 柱状ポスト
２３、３４、３５ レジスト
２４ 外部接続端子
２６ 保護膜
３２ 金属層
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 北原 祐一
長野県長野市大字栗田字舎利田711番地
新光電気工業株式会社内
(56)参考文献 特開 平７−288298（ＪＰ，Ａ)
特開 平６−342794（ＪＰ，Ａ)
特開 平10−92865（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 23/34 - 23/473
Claims (3)
- 【請求項１】 半導体素子の電極端子が形成されたアク
ティブ面が封止された封止樹脂の表面に、一面側が露出
する金属製の放熱部が設けられて成る半導体装置を製造
する際に、 該半導体素子のアクティブ面の表面を覆うパッシベイシ
ョン膜上に、前記パッシベイション膜を覆う金属層を形
成した後、 前記金属層を給電層とする電解めっきによって前記パッ
シベイション膜に直接接合された放熱部を形成し、 次いで、前記金属層にエッチングを施して前記放熱部を
電気的に絶縁した後、前記放熱部の一面側が封止樹脂の
表面に露出するように、前記半導体素子を樹脂封止する
ことを特徴とする半導体装置の製造方法。 - 【請求項２】 金属層を給電層とする電解めっきによっ
て、前記金属層上に再配線パターンに倣ってパターン用
金属層を形成した後、外部接続端子を端面に接合する柱
状ポストと放熱部とを形成し、 次いで、前記金属層にエッチングを施して前記放熱部を
電気的に絶縁すると共に、半導体素子の電極端子と前記
柱状ポストとを電気的に接続する再配線パターンを形成
する 請求項１記載の半導体装置の製造方法。 - 【請求項３】 半導体素子のアクティブ面を覆うパッシ
ベイション膜上に、前記半導体素子の電極端子と放熱部
を形成する箇所を除いて樹脂製の保護膜を形成した後、
前記保護膜を含む半導体素子のアクティブ面側の全面を
覆う金属層を形成する請求項１又は請求項２記載の半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23717198A JP3451020B2 (ja) | 1998-08-24 | 1998-08-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23717198A JP3451020B2 (ja) | 1998-08-24 | 1998-08-24 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000068423A JP2000068423A (ja) | 2000-03-03 |
| JP3451020B2 true JP3451020B2 (ja) | 2003-09-29 |
Family
ID=17011440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23717198A Expired - Fee Related JP3451020B2 (ja) | 1998-08-24 | 1998-08-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3451020B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3446826B2 (ja) | 2000-04-06 | 2003-09-16 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
| JP4571679B2 (ja) * | 2008-01-18 | 2010-10-27 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置 |
| CN110634824B (zh) * | 2018-06-22 | 2021-11-26 | 何崇文 | 芯片封装结构及其制作方法 |
-
1998
- 1998-08-24 JP JP23717198A patent/JP3451020B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000068423A (ja) | 2000-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5442368B2 (ja) | 直付リード線を備えるｉｃチップパッケージ | |
| US6847103B1 (en) | Semiconductor package with exposed die pad and body-locking leadframe | |
| US6271060B1 (en) | Process of fabricating a chip scale surface mount package for semiconductor device | |
| US6596564B2 (en) | Semiconductor device and method of manufacturing the same | |
| US7364944B2 (en) | Method for fabricating thermally enhanced semiconductor package | |
| US6429508B1 (en) | Semiconductor package having implantable conductive lands and method for manufacturing the same | |
| US7682877B2 (en) | Substrate based unmolded package | |
| KR100186331B1 (ko) | 적층형 패키지 | |
| US5889324A (en) | Package for a semiconductor device | |
| US20070045785A1 (en) | Reversible-multiple footprint package and method of manufacturing | |
| US6255140B1 (en) | Flip chip chip-scale package | |
| JP2002184904A (ja) | 半導体装置の製造方法及び半導体装置 | |
| US6559537B1 (en) | Ball grid array packages with thermally conductive containers | |
| JPH04293259A (ja) | 半導体装置およびその製造方法 | |
| US6501160B1 (en) | Semiconductor device and a method of manufacturing the same and a mount structure | |
| JP3189799B2 (ja) | 半導体装置の製造方法 | |
| JP3402086B2 (ja) | 半導体装置およびその製造方法 | |
| JP3451020B2 (ja) | 半導体装置の製造方法 | |
| JP4084737B2 (ja) | 半導体装置 | |
| JPH09326450A (ja) | 半導体装置およびその製造方法 | |
| WO2006041013A1 (ja) | 半導体装置 | |
| JP4921645B2 (ja) | ウエハレベルｃｓｐ | |
| JP2005183868A (ja) | 半導体装置およびその実装構造 | |
| JP3366506B2 (ja) | 半導体装置の製造方法 | |
| JP2005057125A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |