KR101488996B1 - 배선 회로 기판과 전자 부품의 접속 구조 - Google Patents

배선 회로 기판과 전자 부품의 접속 구조 Download PDF

Info

Publication number
KR101488996B1
KR101488996B1 KR20080063465A KR20080063465A KR101488996B1 KR 101488996 B1 KR101488996 B1 KR 101488996B1 KR 20080063465 A KR20080063465 A KR 20080063465A KR 20080063465 A KR20080063465 A KR 20080063465A KR 101488996 B1 KR101488996 B1 KR 101488996B1
Authority
KR
South Korea
Prior art keywords
electronic component
region
terminal
width
wiring circuit
Prior art date
Application number
KR20080063465A
Other languages
English (en)
Other versions
KR20090004649A (ko
Inventor
히로후미 에베
야스토 이시마루
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20090004649A publication Critical patent/KR20090004649A/ko
Application granted granted Critical
Publication of KR101488996B1 publication Critical patent/KR101488996B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09427—Special relation between the location or dimension of a pad or land and the location or dimension of a terminal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3473—Plating of solder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

각 배선 패턴은 도체층 및 주석 도금층으로 이루어지고, 선단부, 접속부 및 신호 전송부를 포함한다. 선단부의 폭과 신호 전송부의 폭은 서로 같고, 접속부의 폭은 선단부 및 신호 전송부의 폭보다 작다. 전자 부품의 실장시에는, 각 배선 패턴의 접속부와 전자 부품의 각 범프가 열융착에 의해서 접속된다. 거리 A1, A2는 0.5㎛ 이상으로 설정된다. 거리 B1, B2는 20㎛ 이상으로 설정된다. 주석 도금층의 두께는 0.07㎛ 이상 0.25㎛ 이하로 설정된다.

Description

배선 회로 기판과 전자 부품의 접속 구조{CONNECTION STRUCTURE BETWEEN PRINTED CIRCUIT BOARD AND ELECTRONIC COMPONENT}
본 발명은 배선 회로 기판과 전자 부품의 접속 구조에 관한 것이다.
배선 회로 기판에는, 반도체칩 등의 여러 가지의 전자 부품이 실장된다. 이 경우, 배선 회로 기판의 단자부와 전자 부품의 단자가, 예컨대 열융착에 의해서 접속된다(예컨대, 일본 특허 공개 제2006-13421호 공보). 구체적으로는, 예컨대 배선 회로 기판의 단자부의 표면을 덮도록 주석(Sn) 도금층이 형성되고, 전자 부품을 실장할 때에 단자부의 주석 도금층이 열융해된다. 이에 따라, 배선 회로 기판의 단자부와 전자 부품의 단자가 확실히 접속된다.
그러나, 배선 회로 기판의 파인 피치화에 따라, 인접하는 단자부 사이의 거리가 짧아진다. 그에 따라, 열융착을 행할 때에, 융해한 주석 도금층이 인접하는 단자부 사이에서 서로 접촉하여, 단락이 발생하는 일이 있다.
본 발명의 목적은 열융착시에 있어서의 단락의 발생을 방지할 수 있는 배선 회로 기판과 전자 부품의 접속 구조를 제공하는 것이다.
(1) 본 발명의 일국면에 따르는 배선 회로 기판과 전자 부품의 접속 구조는, 배선 회로 기판과 전자 부품의 단자의 접속 구조로서, 배선 회로 기판은 절연층과, 절연층 상에 형성된 선 형상의 도체 패턴을 구비하고, 도체 패턴은 단자부를 가지며, 단자부는 제 1 폭을 갖는 제 1 영역과, 제 1 폭보다 작은 제 2 폭을 갖는 제 2 영역을 갖고, 적어도 제 2 영역이 0.07㎛ 이상 0.25㎛ 이하의 두께를 갖는 주석을 포함하는 도금층으로 피복되며, 전자 부품의 단자와 배선 회로 기판의 제 2 영역이 열융착되고, 제 2 영역의 한쪽 측변이 전자 부품의 단자의 한쪽 측변보다 0.5㎛ 이상 안쪽에 위치하고, 제 2 영역의 다른쪽 측변이 전자 부품의 단자의 다른쪽 측변보다 0.5㎛ 이상 안쪽에 위치하며, 단자부의 폭방향과 직교하는 방향에서 제 1 영역과 전자 부품의 단자 사이에 20㎛ 이상의 간격이 형성되는 것이다.
본 발명에 따른 배선 회로 기판과 전자 부품의 접속 구조에 있어서는, 배선 회로 기판의 제 2 영역과 전자 부품의 단자가 접촉하는 상태에서, 배선 회로 기판의 제 2 영역을 피복하는 주석을 포함하는 도금층이 열융해된다. 그 도금층이 경화함으로써 배선 회로 기판의 제 2 영역과 전자 부품의 단자가 열융착된다.
이 경우, 배선 회로 기판의 제 2 영역의 한쪽 측변이 전자 부품의 단자의 한쪽 측변보다 0.5㎛ 이상 안쪽에 위치하고, 제 2 영역의 다른쪽 측변이 전자 부품의 단자의 다른쪽 측변보다 0.5㎛ 이상 안쪽에 위치함으로써, 열융해한 도금층이 전자 부품의 단자의 바깥쪽으로 밀려나오는 것이 방지된다.
또한, 단자부의 폭방향과 직교하는 방향에서 제 1 영역과 전자 부품의 단자 사이에 20㎛ 이상의 간격이 형성됨으로써, 제 1 영역으로부터 전자 부품의 단자에 열융해한 도금층이 유입하는 것이 방지된다. 그에 따라, 열융해한 도금층이 전자 부품의 단자의 바깥쪽으로 밀려나오는 것이 보다 충분히 방지된다.
또한, 도금층의 두께가 0.07㎛ 이상인 것에 의해서 단자부와 전자 부품의 단자의 접속 신뢰성이 확보됨과 아울러, 도금층의 두께가 0.25㎛ 이하인 것에 의해, 열융해하는 도금층의 양이 과잉으로 되는 것이 방지된다.
이것들에 의해, 열융해한 주석 도금층이 전자 부품의 단자의 바깥쪽으로 밀려나오는 것이 확실히 방지된다. 따라서, 전자 부품에 복수의 단자가 서로 근접하여 마련됨과 아울러 배선 회로 기판에 복수의 단자부가 서로 근접하게 마련되는 경우에도, 열융해한 도금층이 인접하는 단자부 사이에서 접촉하는 것이 방지된다. 그 결과, 인접하는 단자부 사이에서의 단락의 발생이 방지된다.
또한, 단자부의 제 1 영역의 폭이 제 2 영역의 폭보다 크기 때문에, 단자부와 베이스 절연층의 밀착성이 확보된다. 따라서, 단자부가 베이스 절연층으로부터 박리하는 것이 방지된다.
(2) 제 2 영역의 양쪽 측변은 제 1 영역의 양쪽 측변보다 각각 안쪽에 위치 해도 좋다.
이 경우, 제 2 영역의 양측에서, 열융해한 도금층이 제 1 영역보다 바깥쪽으로 밀려나오는 것이 충분히 방지된다. 그에 따라, 인접하는 단자부 사이에서의 단락의 발생이 보다 확실히 방지된다.
(3) 배선 회로 기판은 단자부를 제외하고 도체 패턴을 덮도록 베이스 절연층 상에 형성된 커버 절연층를 더 구비해도 좋다.
이 경우, 도체 패턴의 손상이 방지됨과 아울러, 도체 패턴이 베이스 절연층으로부터 박리하는 것이 방지된다.
(4) 전자 부품의 단자는 10㎛ 이하의 간격으로 복수 마련되고, 배선 회로 기판의 단자부는 전자 부품의 복수의 단자에 대응하도록 복수 마련되어도 좋다.
이 경우, 단자부 사이에서의 단락의 발생을 방지하면서, 배선 회로 기판의 파인 피치화를 실현할 수 있다.
이상과 같이, 본 발명에 의하면, 열융해한 도금층이 인접하는 단자부 사이에서 접촉하는 것이 방지됨으로써, 열융착시에 있어서의 단락의 발생을 방지할 수 있다.
이하, 본 발명의 일실시예에 따른 배선 회로 기판과 전자 부품의 접속 구조 에 대해서 도면을 참조하면서 설명한다.
(1) 구성
도 1(a)는 본 실시예에 따른 배선 회로 기판의 평면도이고, 도 1(b)는 도 1(a)의 배선 회로 기판의 P-P선 단면도이다.
도 1(a) 및 도 1(b)에 나타내는 바와 같이, 배선 회로 기판(50)은, 예컨대 폴리이미드로 이루어지는 베이스 절연층(1)을 갖는다. 베이스 절연층(1) 상에는 직사각형의 영역 S가 마련되어 있다. 영역 S의 서로 대향하는 2변의 안쪽으로부터 바깥쪽으로 연장하도록 복수의 배선 패턴(2)이 형성되어 있다.
각 배선 패턴(2)은 선단부(21), 접속부(22) 및 신호 전송부(23)를 포함한다(도 1(a)). 선단부(21)의 폭과 신호 전송부(23)의 폭은 서로 같고, 접속부(22)의 폭은 선단부(21) 및 신호 전송부(23)의 폭보다 작다. 본 실시예에서는, 선단부(21) 및 접속부(22)가 단자부를 구성한다. 도 1의 예에서는, 선단부(21), 접속부(22), 및 신호 전송부(23)의 일부가 베이스 절연층(1)의 영역 S 상에 위치한다.
또한, 각 배선 패턴(2)은 도체층(2a) 및 주석 도금층(2b)을 포함한다(도 1(b)). 도체층(2a)은 예를 들어 구리로 이루어지고, 베이스 절연층(1) 상에 형성되어 있다. 도체층(2a)의 표면을 덮도록 주석 도금층(2b)이 형성되어 있다.
복수의 배선 패턴(2)을 덮도록, 베이스 절연층(1) 상에 예를 들어 폴리이미드로 이루어지는 커버 절연층(4)이 형성되어 있다. 커버 절연층(4)은 영역 S 상에 개구(4a)를 갖는다. 배선 패턴(2)의 선단부(21), 접속부(22), 및 신호 전송부(23) 의 일부는 커버 절연층(4)의 개구(4a) 내에서 노출해 있다.
배선 회로 기판(50)의 제조 방법으로서는, 서브트랙티브법 및 세미애디티브법 중 어느 하나를 이용해도 좋다. 또한, 서브트랙티브법 및 세미애디티브법을 조합해서 이용해도 좋다.
(2) 배선 회로 기판과 전자 부품의 접속
다음에, 도 1에 나타낸 배선 회로 기판(50)과 전자 부품의 접속 구조에 대해서 설명한다. 도 2는 배선 회로 기판(50)과 전자 부품의 접속 구조를 나타내는 사시도이다. 도 3(a)는 배선 회로 기판(50)과 전자 부품의 접속 구조를 나타내는 평면도이고, 도 3(b)는 도 3(a)의 Q-Q선 단면도이다.
또한, 도 2 및 도 3에서는, 커버 절연층(4)이 아래쪽을 향한 상태에서 배선 회로 기판(50)이 표시된다. 또한, 배선 회로 기판(50)과 전자 부품의 접속 구조를 명확히 나타내기 위해서, 베이스 절연층(1)이 투과 상태로 표시된다.
도 2 및 도 3에 나타내는 전자 부품(60)은, 예컨대 반도체칩이다. 도 2에 도시하는 바와 같이, 전자 부품(60)의 일면에는, 서로 평행한 2변을 따르도록 복수의 볼록 형상의 범프(61)가 마련되어 있다. 배선 회로 기판(50)의 배선 패턴(2)의 수 및 배치는 전자 부품(60)의 범프(61)의 수 및 배치에 대응하여 설정되어 있다.
도 3(a) 및 도 3(b)에 도시하는 바와 같이, 전자 부품(60)의 실장시에는, 배선 회로 기판(50)의 각 배선 패턴(2)의 접속부(22)와 전자 부품(60)의 각 범프(61)가 열융착에 의해서 접속된다. 즉, 각 배선 패턴(2)의 접속부(22)와 각 범프(61) 가 접촉하는 상태에서, 접속부(22)의 주석 도금층(2b)(도 3(b))이 열융해되고, 그 후, 주석 도금층(2b)이 경화함으로써 접속부(22)와 범프(61)가 열융착된다.
본 실시예에서는, 각 배선 패턴(2)의 선단부(21), 접속부(22) 및 신호 전송부(23)가 소정의 형상으로 설정됨으로써, 배선 패턴(2)과 베이스 절연층(1)의 밀착성을 확보하면서, 열융착시에 있어서의 단락의 발생을 방지할 수 있다.
(3) 배선 회로 기판의 단자부 및 전자 부품의 범프의 상세
여기서, 배선 회로 기판(50)의 배선 패턴(2) 및 전자 부품(60)의 범프(61)의 상세에 대해서 설명한다. 도 4는 배선 회로 기판(50)의 배선 패턴(2) 및 전자 부품(60)의 범프(61)의 상세를 설명하기 위한 평면도이다.
도 4에 도시하는 바와 같이, 배선 패턴(2)의 접속부(22)에 있어서의 도체층(2a)의 폭(이하, 접속 도체폭이라고 함) W1은, 배선 패턴(2)의 폭방향에서의 전자 부품(60)의 범프(61)의 길이(이하, 범프폭이라고 함) W2보다 작게 설정된다. 또한, 접속부(22)에 있어서의 도체층(2a)의 길이(이하, 접속 도체 길이라고 함) L1은, 배선 패턴(2)의 길이 방향에서의 범프(61)의 길이(이하, 범프 길이라고 함) L2보다 크게 설정된다.
길이 방향을 따르는 배선 패턴(2)의 접속부(22)의 도체층(2a)의 한 변과 범프(61)의 한 변 사이의 거리 A1, 및 접속부(22)의 도체층(2a)의 다른 변과 범프(61)의 다른 변 사이의 거리 A2는, 각각 0.5㎛ 이상으로 설정된다.
거리 A1, A2가 0.5㎛보다 짧은 경우, 다음과 같은 문제가 발생한다. 도 5는 거리 A1, A2가 짧은 경우의 문제점을 나타내는 모식적 측면도이다. 거리 A1, A2가 짧은 경우, 도 5에 도시하는 바와 같이, 접속부(22)와 범프(61)의 열융착시에, 열융해한 주석 도금층(2b)이 각 범프(61)의 바깥쪽으로 밀려나오기 쉽다. 그 때문에, 열융해한 주석 도금층(2b)이 인접하는 접속부(22) 사이에서 접촉하여, 단락이 발생하는 경우가 있다.
그에 반하여, 거리 A1, A2가 0.5㎛ 이상이면, 도 3(b)에 나타낸 바와 같이, 열융해한 주석 도금층(2b)이 범프(61)의 바깥쪽으로 밀려나오는 것이 방지된다. 그에 따라, 인접하는 접속부(22) 사이의 단락이 방지된다.
또한, 거리 A1, A2는 5㎛ 이하인 것이 바람직하다. 이 경우, 거리 A1, A2가 5㎛ 이하인 것에 의해, 접속 도체폭 W1을 적정한 크기로 유지할 수 있다. 즉, 접속 도체폭 W1이 지나치게 작게 되지 않는다. 그에 따라, 접속부(22)와 범프(61)의 접속 신뢰성이 확보된다.
또한, 접속부(22)와 범프(61)의 접속 신뢰성을 보다 확실히 확보하면서 인접하는 접속부(22) 사이의 단락을 보다 확실히 방지하기 위해서는, 거리 A1, A2가 2㎛ 이상 5㎛ 이하인 것이 보다 바람직하다.
접속 도체폭 W1은 10㎛ 이상 18㎛ 이하인 것이 바람직하다. 또한, 범프폭 W2는 12㎛ 이상 20㎛ 이하인 것이 바람직하다.
폭방향을 따르는 배선 패턴(2)의 선단부(21)의 도체층(2a)의 한 변과 범프(61)의 한 변 사이의 거리 B1, 및 신호 전송부(23)의 도체층(2a)의 한 변과 범프(61)의 다른 변 사이의 거리 B2는, 각각 20㎛ 이상으로 설정된다.
이 경우, 접속부(22) 근방의 배선 패턴(2)의 선단부(21) 또는 신호 전송부(23) 부분의 주석 도금층(2b)이 열융해하여 범프(61) 상에 유입하는 것이 방지된다. 그에 따라, 열융해한 주석 도금층(2b)이 범프(61)의 바깥쪽으로 밀려나오는는 것이 방지되어, 접속부(22) 사이에서의 단락의 발생이 방지된다.
또한, 거리 B1, B2는 30㎛ 이하인 것이 바람직하다. 이 경우, 도체층(2a)과 베이스 절연층(1)의 밀착성이 확실히 확보된다.
또한, 도체층(2a)과 베이스 절연층(1)의 밀착성을 보다 확실히 확보하면서 접속부(22) 사이에서의 단락의 발생을 보다 확실히 방지하기 위해서는, 거리 B1, B2가 20㎛ 이상 25㎛ 이하인 것이 보다 바람직하다.
접속 도체 길이 L1은 120㎛ 이상 140㎛ 이하인 것이 바람직하다. 또한, 범프 길이 L2는 60㎛ 이상 80㎛ 이하인 것이 바람직하다.
배선 패턴(2)의 선단부(21)에 있어서의 도체층(2a)의 폭(이하, 선단 도체폭이라고 함) W3, 및 배선 패턴(2)의 신호 전송부(23)에 있어서의 도체층(2a)의 폭(이하, 전송 도체폭이라고 함) W4는, 각각 12㎛ 이상 20㎛ 이하인 것이 바람직하다. 또한, 선단부(21)에 있어서의 도체층(2a)의 길이(이하, 선단 도체 길이라고 함) L3은 16㎛ 이상 20㎛ 이하인 것이 바람직하다. 이 경우, 도체층(2a)과 베이스 절연층(1)의 밀착성이 충분히 확보된다.
주석 도금층(2b)의 두께는 0.07㎛ 이상 0.25㎛ 이하로 설정된다. 이 경우, 주석 도금층(2b)의 두께가 0.07㎛ 이상인 것에 의해, 접속부(22)와 전자 부품(60)의 범프(61)의 접속 신뢰성이 확보된다. 또한, 주석 도금층(2b)의 두께가 0.25㎛ 이하인 것에 의해, 열융해하는 주석 도금층(2b)의 양이 과잉으로 되는 것이 방지된다. 그에 따라, 열융해한 주석 도금층(2b)이 범프(61)의 바깥쪽으로 밀려나오는 것이 방지되어, 접속부(22) 사이에서의 단락의 발생이 방지된다.
또한, 접속부(22)와 범프(61)의 접속 신뢰성을 보다 확실히 확보하면서 접속부(22) 사이에서의 단락의 발생을 보다 확실히 방지하기 위해서는, 주석 도금층(2b)의 두께가 0.10㎛ 이상 0.20㎛ 이하인 것이보다 바람직하다.
전자 부품(60)의 인접하는 범프(61) 사이의 거리는 8㎛ 이상 10㎛ 이하인 것이 바람직하다. 이 경우, 접속부(22) 사이에서의 단락의 발생을 방지하면서, 배선 회로 기판(50)의 파인 피치화가 실현된다.
(4) 실시예 및 비교예
폴리이미드 및 동박으로 이루어지는 2층 기재를 준비하여, 동박을 소정의 패턴으로 에칭함으로써 베이스 절연층(1) 상에 도체층(2a)을 형성하였다. 이어서, 도체층(2a)의 표면을 주석 도금층(2b)에 의해서 피복함으로써 배선 패턴(2)을 형성하였다. 이어서, 복수의 배선 패턴(2)을 덮도록 베이스 절연층(1) 상에 커버 절연층(4)을 형성하여, 배선 회로 기판(50)을 얻었다. 또한, 전자 부품(60)으로서, 복수의 금(Au) 범프를 갖는 반도체칩을 준비하였다.
배선 회로 기판(50)의 선단 도체폭 W3, 전송 도체폭 W4, 접속 도체폭 W1, 및 접속 도체 길이 L1을 조정함으로써, 상기의 거리 A1, A2 및 거리 B1, B2를 여러 가지의 값으로 설정하였다. 또한, 주석 도금층(2b)의 두께를 여러 가지의 값으로 설 정하였다.
또한, 선단 도체 길이 L3을 18㎛로 설정하였다. 또한, 전자 부품(60)의 범프(61)의 범프폭 W2는 18㎛이고, 범프 길이 L2는 80㎛이었다. 또한, 인접하는 범프(61)의 범프 폭방향에서의 간격은 9㎛이었다.
(4-1) 실시예 1~6
[표 1]
Figure 112008047543016-pat00001
표 1에 도시하는 바와 같이, 실시예 1~6에 있어서는, 거리 A1, A2를 0.5㎛ 이상 1㎛ 이하의 범위로 서로 동등하게 설정하고, 거리 B1, B2를 20㎛ 이상 25㎛ 이하의 범위로 서로 동등하게 설정하였다. 또한, 주석 도금층(2b)의 두께를 0.07㎛ 이상 0.25㎛ 이하의 범위로 설정하였다.
(4-2) 비교예 1~4
[표 2]
Figure 112008047543016-pat00002
표 2에 도시하는 바와 같이, 비교예 1~4에 있어서는, 거리 A1, A2를 0.1㎛ 이상 1㎛ 이하의 범위로 서로 동등하게 설정하고, 거리 B1, B2를 15㎛ 이상 25㎛ 이하의 범위로 서로 동등하게 설정하였다. 또한, 주석 도금층(2b)의 두께를 0.05㎛ 이상 0.28㎛ 이하의 범위로 설정하였다.
(4-3) 평가
실시예 1~6 및 비교예 1~4에 나타내는 조건으로 배선 회로 기판(50)의 접속부(22)와 전자 부품(60)의 범프(61)를 열융착에 의해 접속하여, 단락의 발생율을 조사하였다. 그 결과를 표 3에 나타낸다. 여기서, 단락이란, 도 5에 나타낸 바와 같이, 열융해한 주석 도금층(2b)이 인접한 접속부(22) 사이에서 접촉하는 경우를 말한다.
[표 3]
Figure 112008047543016-pat00003
표 1~3에 나타내는 바와 같이, 거리 A1, A2를 0.5㎛ 이상 1㎛ 이하의 범위로 설정한 실시예 1~3에서는 단락이 발생하지 않았지만, 거리 A1, A2를 0.1㎛로 설정한 비교예 1에서는 단락이 발생하였다. 이 때문에, 거리 A1, A2를 0.5㎛ 이상으로 설정함으로써, 단락의 발생을 방지할 수 있음을 알았다.
또한, 거리 B1, B2를 20㎛으로 한 실시예 4에서는 단락이 발생하지 않았지만, 거리 B1, B2를 15㎛으로 한 비교예 2에서는 단락이 발생하였다. 이 때문에, 거리 B1, B2를 20㎛ 이상으로 설정함으로써, 단락의 발생을 방지할 수 있음을 알았다.
또한, 주석 도금층(2b)의 두께를 0.07㎛로 설정한 실시예 5 및 0.25㎛로 설정한 실시예 6에서는 단락이 발생하지 않았지만, 주석 도금층(2b)의 두께를 0.28㎛로 설정한 비교예 4에서는 단락이 발생하였다. 또한, 주석 도금층(2b)의 두께를 0.05㎛로 설정한 비교예 3에서는 단락은 발생하지 않았지만, 접속부(22)와 범프(61)의 전기적 접속이 불량이었다. 이 때문에, 주석 도금층(2b)의 두께를 0.07㎛ 이상 0.25㎛ 이하의 범위로 설정함으로써, 단락의 발생을 방지할 수 있음을 알았다.
이들 결과, 거리 A1, A2를 0.5㎛ 이상으로 설정하고, 거리 B1, B2를 20㎛ 이상으로 설정하며, 주석 도금층(2b)의 두께를 0.07㎛ 이상 0.25㎛ 이하의 범위로 설정함으로써, 단락의 발생을 충분히 방지할 수 있음을 알았다.
(5) 다른 실시예
상기 실시예에서는, 배선 패턴(2)의 신호 전송부(23)의 폭이 접속부(22)의 폭보다 크게 설정되지만, 이것에 한정되지 않는다. 도 6은 배선 패턴(2)의 변형예를 나타내는 평면도이다. 도 6의 예에서는, 배선 패턴(2)의 신호 전송부(23)의 폭이 접속부(22)의 폭과 동등하게 설정된다. 또한, 신호 전송부(23)와 베이스 절연층(1)의 밀착성은, 신호 전송부(23)가 커버 절연층(4)으로 덮여짐으로써 확보된다.
상기 실시예에서는, 배선 패턴(2)의 선단부(21)가 직사각형이지만, 선단부(21)와 베이스 절연층(1)의 밀착성이 충분히 확보되는 것이면, 선단부(21)를 임의의 형상으로 형성할 수 있다. 예컨대, 도 7에 도시하는 바와 같이, 배선 패턴(2)의 선단부(21)를 대략 원형 형상으로 형성해도 좋다. 또한, 배선 패턴(2)의 선단부(21)를 삼각형, U자 형상 등의 다른 형상으로 형성해도 좋다.
베이스 절연층(1) 및 커버 절연층(4)의 재료는 폴리이미드에 한정되지 않고, 폴리이미드 필름, 폴리에틸렌테레프탈레이트 필름, 폴리에테르니트릴 필름, 폴리에테르술폰 필름 등의 다른 절연 재료를 이용해도 좋다.
배선 패턴(2)의 재료는 구리에 한정되지 않고, 구리 합금, 금, 알루미늄 등의 다른 금속 재료를 이용해도 좋다.
본 발명은 플렉서블 배선 회로 기판, 리지드 배선 회로 기판 등의 여러 가지의 배선 회로 기판에 적용할 수 있다. 또한, 전자 부품(60)으로서는, 반도체칩에 한정되지 않고, 콘덴서 등의 다른 전자 부품을 이용해도 좋다.
(6) 청구항의 각 구성요소와 실시예의 각 요소의 대응
이하, 청구항의 각 구성요소와 실시예의 각 요소의 대응하는 예에 대해서 설명하지만, 본 발명은 하기의 예에 한정되지 않는다.
상기 실시예에서는, 도체층(2a)이 도체 패턴의 예이고, 선단 도체폭 W3이 제 1 폭의 예이고, 접속 도체폭 W1가 제 2 폭의 예이고, 선단부(21)가 제 1 영역의 예이고, 접속부(22)가 제 2 영역의 예이다.
청구항의 각 구성요소로서, 청구항에 기재되어 있는 구성 또는 기능을 갖는 다른 여러 가지의 요소를 이용할 수도 있다.
도 1은 본 발명의 일실시예에 따른 배선 회로 기판을 나타내는 도면,
도 2는 배선 회로 기판과 전자 부품의 접속 구조를 나타내는 도면,
도 3은 배선 회로 기판과 전자 부품의 접속 구조를 나타내는 도면,
도 4는 배선 회로 기판의 배선 패턴 및 전자 부품의 범프의 상세를 설명하기 위한 평면도,
도 5는 종래의 배선 회로 기판의 문제점을 나타내는 모식적 측면도,
도 6은 배선 패턴의 변형예를 나타내는 평면도,
도 7은 배선 패턴의 변형예를 나타내는 평면도.
도면의 주요 부분에 대한 부호의 설명
1 : 베이스 절연층 2 : 배선 패턴
4 : 커버 절연층 4a : 개구
50 : 배선 회로 기판 21 : 선단부
22 : 접속부 23 : 신호 전송부

Claims (5)

  1. 배선 회로 기판과 전자 부품의 단자의 접속 구조로서,
    상기 배선 회로 기판은, 베이스 절연층과, 상기 베이스 절연층 상에 형성된 선 형상의 도체 패턴을 구비하고,
    상기 도체 패턴은 단자부 및 신호 전송부를 가지며,
    상기 단자부는, 제 1 폭을 갖는 제 1 영역과, 상기 제 1 폭보다 작은 제 2 폭을 갖는 제 2 영역을 갖고, 적어도 상기 제 2 영역이 0.07㎛ 이상 0.25㎛ 이하의 두께를 갖는 주석을 포함하는 도금층으로 피복되고,
    상기 신호 전송부는, 상기 제 2 폭보다 큰 제 3 폭을 갖고,
    상기 단자부의 상기 제 1 영역과 상기 신호 전송부 사이에 상기 제 2 영역이 마련되고,
    상기 전자 부품의 단자와 상기 배선 회로 기판의 상기 제 2 영역이 열융착되며,
    상기 제 2 영역의 한쪽 측변이 상기 전자 부품의 단자의 한쪽 측변보다 0.5㎛ 이상 안쪽에 위치하고, 상기 제 2 영역의 다른쪽 측변이 상기 전자 부품의 단자의 다른쪽 측변보다 0.5㎛ 이상 안쪽에 위치하며,
    상기 단자부의 폭방향과 직교하는 방향에서, 상기 제 1 영역과 상기 전자 부품의 단자 사이에 20㎛ 이상의 간격이 형성되고, 또한 상기 신호 전송부와 상기 전자 부품의 단자 사이에 20㎛ 이상의 간격이 형성되는
    배선 회로 기판과 전자 부품의 접속 구조.
  2. 제 1 항에 있어서,
    상기 제 2 영역의 양쪽 측변은 상기 제 1 영역의 양쪽 측변보다 각각 안쪽에 위치하는 배선 회로 기판과 전자 부품의 접속 구조.
  3. 제 1 항에 있어서,
    상기 배선 회로 기판은, 상기 단자부를 제외하고 상기 도체 패턴을 덮도록 상기 베이스 절연층 상에 형성된 커버 절연층을 더 구비하는 배선 회로 기판과 전자 부품의 접속 구조.
  4. 제 1 항에 있어서,
    상기 전자 부품의 상기 단자는 10㎛ 이하의 간격으로 복수 마련되고,
    상기 배선 회로 기판의 상기 단자부는 상기 전자 부품의 상기 복수의 단자에 대응하도록 복수 마련되는
    배선 회로 기판과 전자 부품의 접속 구조.
  5. 배선 회로 기판의 절연층 상에 형성된 선 형상의 도체 패턴의 단자부와 전자 부품의 단자를 접속하는 방법으로서,
    상기 배선 회로 기판의 상기 단자부는, 제 1 폭을 갖는 제 1 영역과, 상기 제 1 폭보다 작은 제 2 폭을 갖는 제 2 영역을 갖고, 적어도 상기 제 2 영역이 0.07㎛ 이상 0.25㎛ 이하의 두께를 갖는 주석을 포함하는 도금층으로 피복되고,
    상기 제 2 영역의 한쪽 측변이 상기 전자 부품의 단자의 한쪽 측변보다 0.5㎛ 이상 안쪽에 위치하고, 상기 제 2 영역의 다른쪽 측변이 상기 전자 부품의 단자의 다른쪽 측변보다 0.5㎛ 이상 안쪽에 위치하며, 상기 단자부의 폭방향과 직교하는 방향에서, 상기 제 1 영역과 상기 전자 부품의 단자 사이에 20㎛ 이상의 간격이 형성되도록, 상기 단자부의 상기 제 2 영역과 상기 전자 부품의 단자를 열융착에 의해 접속하는
    배선 회로 기판과 전자 부품의 접속 방법.
KR20080063465A 2007-07-02 2008-07-01 배선 회로 기판과 전자 부품의 접속 구조 KR101488996B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007174420A JP5001731B2 (ja) 2007-07-02 2007-07-02 配線回路基板と電子部品との接続構造
JPJP-P-2007-00174420 2007-07-02

Publications (2)

Publication Number Publication Date
KR20090004649A KR20090004649A (ko) 2009-01-12
KR101488996B1 true KR101488996B1 (ko) 2015-02-02

Family

ID=39670922

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080063465A KR101488996B1 (ko) 2007-07-02 2008-07-01 배선 회로 기판과 전자 부품의 접속 구조

Country Status (6)

Country Link
US (1) US8354599B2 (ko)
EP (1) EP2012571A3 (ko)
JP (1) JP5001731B2 (ko)
KR (1) KR101488996B1 (ko)
CN (1) CN101339935B (ko)
TW (1) TWI430724B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080047135A1 (en) * 2006-08-28 2008-02-28 Chipstack Inc. Rigid flex printed circuit board
JP4875124B2 (ja) * 2009-09-17 2012-02-15 シャープ株式会社 太陽電池モジュール
JP2012028437A (ja) * 2010-07-21 2012-02-09 Fujitsu Semiconductor Ltd 半導体装置とその製造方法
JP5789431B2 (ja) 2011-06-30 2015-10-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2013033570A (ja) * 2011-08-02 2013-02-14 Dainippon Printing Co Ltd サスペンション用基板、サスペンション、素子付サスペンション、ハードディスクドライブおよびサスペンション用基板の製造方法
JP2013232312A (ja) * 2012-04-27 2013-11-14 Jst Mfg Co Ltd カード部材及びカードエッジコネクタ並びにカード部材の製造方法
US20140175658A1 (en) * 2012-12-21 2014-06-26 Qualcomm Incorporated Anchoring a trace on a substrate to reduce peeling of the trace
JP5991915B2 (ja) 2012-12-27 2016-09-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2014053647A (ja) * 2013-12-18 2014-03-20 Fujitsu Semiconductor Ltd 半導体装置の製造方法
KR102178791B1 (ko) 2014-01-02 2020-11-13 삼성전자주식회사 반도체 패키지 기판 및 이를 포함하는 반도체 패키지
JP5992078B2 (ja) * 2015-08-03 2016-09-14 ルネサスエレクトロニクス株式会社 半導体装置
EP3481166B1 (en) * 2017-11-06 2021-08-18 Molex, LLC Circuit assembly and mounting unit
TW202042359A (zh) * 2019-05-02 2020-11-16 南茂科技股份有限公司 薄膜覆晶封裝結構
KR20210074609A (ko) * 2019-12-12 2021-06-22 삼성전기주식회사 인쇄회로기판

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001358170A (ja) * 2000-06-15 2001-12-26 Hitachi Ltd 半導体装置及びその製造方法
JP2003100804A (ja) * 2001-09-27 2003-04-04 Seiko Instruments Inc 電子機器
JP2003176473A (ja) * 2001-12-11 2003-06-24 Matsushita Electric Ind Co Ltd 接合材料、接合材料の設計方法および接合構造体
KR20050061342A (ko) * 2003-12-16 2005-06-22 닛토덴코 가부시키가이샤 배선 회로 기판

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS642330A (en) 1987-06-25 1989-01-06 Nippon Mining Co Ltd Film carrier and manufacture thereof
JPH10178262A (ja) * 1996-12-16 1998-06-30 Hokuriku Electric Ind Co Ltd 回路基板
JP3028413B1 (ja) * 1998-09-22 2000-04-04 セイコーインスツルメンツ株式会社 電子回路装置
JP3986199B2 (ja) * 1999-03-16 2007-10-03 カシオ計算機株式会社 フレキシブル配線基板
US6259608B1 (en) * 1999-04-05 2001-07-10 Delphi Technologies, Inc. Conductor pattern for surface mount devices and method therefor
JP2002290021A (ja) * 2001-03-23 2002-10-04 Toshiba Corp 回路基板、回路基板モジュール、及び電子機器
US6881609B2 (en) * 2001-09-07 2005-04-19 Peter C. Salmon Component connections using bumps and wells
US7391116B2 (en) * 2003-10-14 2008-06-24 Gbc Metals, Llc Fretting and whisker resistant coating system and method
JP4651367B2 (ja) 2004-05-27 2011-03-16 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP2006222386A (ja) * 2005-02-14 2006-08-24 Toshiba Corp プリント配線板、プリント回路基板、電子機器
JP2007305881A (ja) * 2006-05-12 2007-11-22 Sharp Corp テープキャリアおよび半導体装置並びに半導体モジュール装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001358170A (ja) * 2000-06-15 2001-12-26 Hitachi Ltd 半導体装置及びその製造方法
JP2003100804A (ja) * 2001-09-27 2003-04-04 Seiko Instruments Inc 電子機器
JP2003176473A (ja) * 2001-12-11 2003-06-24 Matsushita Electric Ind Co Ltd 接合材料、接合材料の設計方法および接合構造体
KR20050061342A (ko) * 2003-12-16 2005-06-22 닛토덴코 가부시키가이샤 배선 회로 기판

Also Published As

Publication number Publication date
TW200911064A (en) 2009-03-01
KR20090004649A (ko) 2009-01-12
JP2009016451A (ja) 2009-01-22
CN101339935A (zh) 2009-01-07
TWI430724B (zh) 2014-03-11
EP2012571A3 (en) 2010-05-26
CN101339935B (zh) 2011-09-14
EP2012571A2 (en) 2009-01-07
US20090011617A1 (en) 2009-01-08
JP5001731B2 (ja) 2012-08-15
US8354599B2 (en) 2013-01-15

Similar Documents

Publication Publication Date Title
KR101488996B1 (ko) 배선 회로 기판과 전자 부품의 접속 구조
US5453017A (en) Solderable connector for high density electronic assemblies
KR100287393B1 (ko) 기판용 부착 패드 및 땜납 상호접속부의 형성방법
JP3898891B2 (ja) バイアプラグアダプター
KR101088330B1 (ko) 배선 회로 기판
KR20100029808A (ko) 기판간 접속 구조
CN111418272B (zh) 柔性印刷电路板和制造柔性印刷电路板的方法
KR20090037333A (ko) Ｃｏｆ 기판
US5679929A (en) Anti-bridging pads for printed circuit boards and interconnecting substrates
KR20190124128A (ko) 플렉시블 프린트 배선판, 접속체의 제조 방법 및 접속체
WO2007040193A1 (ja) ハイブリッド集積回路装置とその製造方法
KR20140002511A (ko) 배선 기판
US8102664B2 (en) Printed circuit board and method of manufacturing the same
KR20050061343A (ko) 배선 회로 기판
US11950368B2 (en) Flexible printed circuit
JPH01300588A (ja) プリント配線板及びそのはんだ付け方法
JPS63283051A (ja) 混成集積回路装置用基板
JPS60201692A (ja) 配線回路装置
JPH088510A (ja) リードレスチップキャリア
CN103039130B (zh) 电子部件的表面安装方法及使用该方法制造的印刷电路板
US20090260862A1 (en) Circuit modification device for printed circuit boards
JPH04186731A (ja) 回路部品搭載用端子を備えた回路基板及びその製造法
JPH02305494A (ja) 多層配線基板の製造方法
JPH0311694A (ja) 半導体ｉｃの接続方法
JP2017224699A (ja) プリント配線基板及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
LAPS Lapse due to unpaid annual fee