JP2009016451A - 配線回路基板と電子部品との接続構造 - Google Patents

配線回路基板と電子部品との接続構造 Download PDF

Info

Publication number
JP2009016451A
JP2009016451A JP2007174420A JP2007174420A JP2009016451A JP 2009016451 A JP2009016451 A JP 2009016451A JP 2007174420 A JP2007174420 A JP 2007174420A JP 2007174420 A JP2007174420 A JP 2007174420A JP 2009016451 A JP2009016451 A JP 2009016451A
Authority
JP
Japan
Prior art keywords
electronic component
circuit board
printed circuit
region
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007174420A
Other languages
English (en)
Other versions
JP5001731B2 (ja
Inventor
Hiroshi Ebe
宏史 江部
Yasuto Ishimaru
康人 石丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2007174420A priority Critical patent/JP5001731B2/ja
Priority to EP08252172A priority patent/EP2012571A3/en
Priority to TW097124246A priority patent/TWI430724B/zh
Priority to US12/163,062 priority patent/US8354599B2/en
Priority to KR20080063465A priority patent/KR101488996B1/ko
Priority to CN2008102147344A priority patent/CN101339935B/zh
Publication of JP2009016451A publication Critical patent/JP2009016451A/ja
Application granted granted Critical
Publication of JP5001731B2 publication Critical patent/JP5001731B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09427—Special relation between the location or dimension of a pad or land and the location or dimension of a terminal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3473—Plating of solder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】熱融着時における短絡の発生が防止された配線回路基板と電子部品との接続構造を提供する。
【解決手段】各配線パターン２は、導体層２ａおよび錫めっき層２ｂからなり、先端部２１、接続部２２および信号伝送部２３を含む。先端部２１の幅と信号伝送部２３の幅とは互いに等しく、接続部２２の幅は先端部２１および信号伝送部２３の幅より小さい。電子部品の実装時には、各配線パターン２の接続部２２と電子部品の各バンプ６１とが熱融着によって接続される。距離Ａ１，Ａ２は、０．５μｍ以上に設定される。距離Ｂ１，Ｂ２は、２０μｍ以上に設定される。錫めっき層２ｂの厚みは０．０７μｍ以上０．２５μｍ以下に設定される。
【選択図】図４

Description

本発明は、配線回路基板と電子部品との接続構造に関する。
配線回路基板には、半導体チップ等の種々の電子部品が実装される。この場合、配線回路基板の端子部と電子部品の端子とが、例えば熱融着によって接続される（例えば特許文献１）。具体的には、例えば配線回路基板の端子部の表面を覆うように錫（Ｓｎ）めっき層が形成され、電子部品を実装する際に端子部の錫めっき層が熱融解される。これにより、配線回路基板の端子部と電子部品の端子とが確実に接続される。
特開２００６−１３４２１号公報
しかしながら、配線回路基板のファインピッチ化に伴って、隣接する端子部間の距離が短くなる。それにより、熱融着を行う際に、融解した錫めっき層が隣接する端子部間において互いに接触し、短絡が発生することがある。
本発明の目的は、熱融着時における短絡の発生が防止された配線回路基板と電子部品との接続構造を提供することである。
（１）本発明に係る配線回路基板と電子部品との接続構造は、配線回路基板と電子部品の端子との接続構造であって、配線回路基板は、絶縁層と、絶縁層上に形成された線状の導体パターンとを備え、導体パターンは端子部を有し、端子部は、第１の幅を有する第１の領域と、第１の幅よりも小さな第２の幅を有する第２の領域を有し、少なくとも第２の領域が０．０７μｍ以上０．２５μｍ以下の厚みを有する錫を含むめっき層で被覆され、電子部品の端子と配線回路基板の第２の領域とが熱融着され、第２の領域の一方の側辺が電子部品の端子の一方の側辺より０．５μｍ以上内側に位置し、第２の領域の他方の側辺が電子部品の端子の他方の側辺より０．５μｍ以上内側に位置し、端子部の幅方向と直交する方向において第１の領域と電子部品の端子と間に２０μｍ以上の間隔が形成されるものである。
本発明に係る配線回路基板と電子部品との接続構造においては、配線回路基板の第２の領域と電子部品の端子とが接触する状態で、配線回路基板の第２の領域を被覆する錫を含むめっき層が熱融解される。そのめっき層が硬化することによって配線回路基板の第２の領域と電子部品の端子とが熱融着される。
この場合、配線回路基板の第２の領域の一方の側辺が電子部品の端子の一方の側辺より０．５μｍ以上内側に位置し、第２の領域の他方の側辺が電子部品の端子の他方の側辺より０．５μｍ以上内側に位置することにより、熱融解しためっき層が電子部品の端子の外側にはみ出ることが防止される。
また、端子部の幅方向と直交する方向において第１の領域と電子部品の端子と間に２０μｍ以上の間隔が形成されることにより、第１の領域から電子部品の端子に熱融解しためっき層が流入することが防止される。それにより、熱融解しためっき層が電子部品の端子の外側にはみ出ることがより十分に防止される。
さらに、めっき層の厚みが０．０７μｍ以上であることによって端子部と電子部品の端子との接続信頼性が確保されるとともに、めっき層の厚みが０．２５μｍ以下であることにより、熱融解するめっき層の量が過剰になることが防止される。
これらにより、熱融解した錫めっき層が電子部品の端子の外側にはみ出ることが確実に防止される。したがって、電子部品に複数の端子が互いに近接して設けられるとともに配線回路基板に複数の端子部が互いに近接して設けられる場合でも、熱融解しためっき層が隣接する端子部間において接触することが防止される。その結果、隣接する端子部間における短絡の発生が防止される。
また、端子部の第１の領域の幅が第２の領域の幅より大きいので、端子部とベース絶縁層との密着性が確保される。したがって、端子部がベース絶縁層から剥離することが防止される。
（２）第２の領域の両方の側辺は、第１の領域の両方の側辺よりもそれぞれ内側に位置してもよい。
この場合、第２の領域の両側において、熱融解しためっき層が第１の領域よりも外側にはみ出ることが十分に防止される。それにより、隣接する端子部間における短絡の発生がより確実に防止される。
（３）配線回路基板は、端子部を除いて導体パターンを覆うようにベース絶縁層上に形成されたカバー絶縁層をさらに備えてもよい。
この場合、導体パターンの損傷が防止されるとともに、導体パターンがベース絶縁層から剥離することが防止される。
（４）電子部品の端子は１０μｍ以下の間隔で複数設けられ、配線回路基板の端子部は電子部品の複数の端子に対応するように複数設けられてもよい。
この場合、端子部間における短絡の発生を防止しつつ、配線回路基板のファインピッチ化を実現することができる。
本発明によれば、熱融解した錫めっき層が電子部品の端子の外側にはみ出ることが確実に防止される。それにより、熱融解しためっき層が隣接する端子部間において接触することが防止される。その結果、隣接する端子部間における短絡の発生が防止される。また、端子部とベース絶縁層との密着性が確保され、端子部がベース絶縁層から剥離することが防止される。
以下、本発明の一実施の形態に係る配線回路基板と電子部品との接続構造について図面を参照しながら説明する。
（１）構成
図１（ａ）は、本実施の形態に係る配線回路基板の平面図であり、図１（ｂ）は図１（ａ）の配線回路基板のＰ−Ｐ線断面図である。
図１（ａ）および図１（ｂ）に示すように、配線回路基板５０は、例えばポリイミドからなるベース絶縁層１を有する。ベース絶縁層１上には矩型の領域Ｓが設けられている。領域Ｓの互いに対向する２辺の内側から外側に延びるように複数の配線パターン２が形成されている。
各配線パターン２は、先端部２１、接続部２２および信号伝送部２３を含む（図１（ａ））。先端部２１の幅と信号伝送部２３の幅とは互いに等しく、接続部２２の幅は先端部２１および信号伝送部２３の幅より小さい。本実施の形態では、先端部２１および接続部２２が端子部を構成する。図１の例では、先端部２１、接続部２２、および信号伝送部２３の一部がベース絶縁層１の領域Ｓ上に位置する。
また、各配線パターン２は、導体層２ａおよび錫めっき層２ｂを含む（図１（ｂ））。導体層２ａは例えば銅からなり、ベース絶縁層１上に形成されている。導体層２ａの表面を覆うように錫めっき層２ｂが形成されている。
複数の配線パターン２を覆うように、ベース絶縁層１上に例えばポリイミドからなるカバー絶縁層４が形成されている。カバー絶縁層４は、領域Ｓ上に開口４ａを有する。配線パターン２の先端部２１、接続部２２、および信号伝送部２３の一部は、カバー絶縁層４の開口４ａ内で露出している。
配線回路基板５０の製造方法としては、サブトラクティブ法およびセミアディティブ法のどちらを用いてもよい。また、サブトラクティブ法およびセミアディティブ法を組み合わせて用いてもよい。
（２）配線回路基板と電子部品との接続
次に、図１に示した配線回路基板５０と電子部品との接続構造について説明する。図２は、配線回路基板５０と電子部品との接続構造を示す斜視図である。図３（ａ）は配線回路基板５０と電子部品との接続構造を示す平面図であり、図３（ｂ）は図３（ａ）のＱ−Ｑ線断面図である。
なお、図２および図３では、カバー絶縁層４が下方に向けられた状態で配線回路基板５０が示される。また、配線回路基板５０と電子部品との接続構造を明確に示すために、ベース絶縁層１が透過状態で示される。
図２および図３に示す電子部品６０は、例えば半導体チップである。図２に示すように、電子部品６０の一面には、互いに平行な２辺に沿うように複数の凸状のバンプ６１が設けられている。配線回路基板５０の配線パターン２の数および配置は、電子部品６０のバンプ６１の数および配置に対応して設定されている。
図３（ａ）および図３（ｂ）に示すように、電子部品６０の実装時には、配線回路基板５０の各配線パターン２の接続部２２と電子部品６０の各バンプ６１とが熱融着によって接続される。すなわち、各配線パターン２の接続部２２と各バンプ６１とが接触する状態で、接続部２２の錫めっき層２ｂ（図３（ｂ））が熱融解され、その後、錫めっき層２ｂが硬化することにより接続部２２とバンプ６１とが熱融着される。
本実施の形態では、各配線パターン２の先端部２１、接続部２２および信号伝送部２３が所定の形状に設定されることにより、配線パターン２とベース絶縁層１との密着性を確保しつつ、熱融着時における短絡の発生を防止することができる。
（３）配線回路基板の端子部および電子部品のバンプの詳細
ここで、配線回路基板５０の配線パターン２および電子部品６０のバンプ６１の詳細について説明する。図４は、配線回路基板５０の配線パターン２および電子部品６０のバンプ６１の詳細を説明するための平面図である。
図４に示すように、配線パターン２の接続部２２における導体層２ａの幅（以下、接続導体幅と呼ぶ）Ｗ１は、配線パターン２の幅方向における電子部品６０のバンプ６１の長さ（以下、バンプ幅と呼ぶ）Ｗ２よりも小さく設定される。また、接続部２２における導体層２ａの長さ（以下、接続導体長さと呼ぶ）Ｌ１は、配線パターン２の長さ方向におけるバンプ６１の長さ（以下、バンプ長さと呼ぶ）Ｌ２よりも大きく設定される。
長さ方向に沿う配線パターン２の接続部２２の導体層２ａの一辺とバンプ６１の一辺との間の距離Ａ１、および接続部２２の導体層２ａの他辺とバンプ６１の他辺との間の距離Ａ２は、それぞれ０．５μｍ以上に設定される。
距離Ａ１，Ａ２が０．５μｍよりも短い場合、次のような問題が生じる。図５は、距離Ａ１，Ａ２が短い場合の問題点を示す模式的側面図である。距離Ａ１，Ａ２が短い場合、図５に示すように、接続部２２とバンプ６１との熱融着時に、熱融解した錫めっき層２ｂが各バンプ６１の外側にはみ出しやすい。そのため、熱融解した錫めっき層２ｂが隣接する接続部２２間において接触し、短絡が発生することがある。
それに対して、距離Ａ１，Ａ２が０．５μｍ以上であれば、図３（ｂ）に示したように、熱融解した錫めっき層２ｂがバンプ６１の外側にはみ出すことが防止される。それにより、隣接する接続部２２間の短絡が防止される。
また、距離Ａ１，Ａ２は、５μｍ以下であることが好ましい。この場合、距離Ａ１，Ａ２が５μｍ以下であることにより、接続導体幅Ｗ１を適正な大きさに維持することができる。すなわち、接続導体幅Ｗ１が小さくなりすぎない。それにより、接続部２２とバンプ６１との接続信頼性が確保される。
さらに、接続部２２とバンプ６１との接続信頼性をより確実に確保しつつ隣接する接続部２２間の短絡をより確実に防止するためには、距離Ａ１，Ａ２が２μｍ以上５μｍ以下であることがより好ましい。
接続導体幅Ｗ１は、１０μｍ以上１８μｍ以下であることが好ましい。また、バンプ幅Ｗ２は、１２μｍ以上２０μｍ以下であることが好ましい。
幅方向に沿う配線パターン２の先端部２１の導体層２ａの一辺とバンプ６１の一辺との間の距離Ｂ１、および信号伝送部２３の導体層２ａの一辺とバンプ６１の他辺との間の距離Ｂ２は、それぞれ２０μｍ以上に設定される。
この場合、接続部２２近傍の配線パターン２の先端部２１または信号伝送部２３の部分の錫めっき層２ｂが熱融解してバンプ６１上に流入することが防止される。それにより、熱融解した錫めっき層２ｂがバンプ６１の外側にはみ出すことが防止され、接続部２２間における短絡の発生が防止される。
また、距離Ｂ１，Ｂ２は、３０μｍ以下であることが好ましい。この場合、導体層２ａとベース絶縁層１との密着性が確実に確保される。
さらに、導体層２ａとベース絶縁層１との密着性をより確実に確保しつつ接続部２２間における短絡の発生をより確実に防止するためには、距離Ｂ１，Ｂ２が２０μｍ以上２５μｍ以下であることがより好ましい。
接続導体長さＬ１は、１２０μｍ以上１４０μｍ以下であることが好ましい。また、バンプ長さＬ２は、６０μｍ以上８０μｍ以下であることが好ましい。
配線パターン２の先端部２１における導体層２ａの幅（以下、先端導体幅と呼ぶ）Ｗ３、および配線パターン２の信号伝送部２３における導体層２ａの幅（以下、伝送導体幅と呼ぶ）Ｗ４は、それぞれ１２μｍ以上２０μｍ以下であることが好ましい。また、先端部２１における導体層２ａの長さ（以下、先端導体長さと呼ぶ）Ｌ３は、１６μｍ以上２０μｍ以下であることが好ましい。この場合、導体層２ａとベース絶縁層１との密着性が十分に確保される。
錫めっき層２ｂの厚みは０．０７μｍ以上０．２５μｍ以下に設定される。この場合、錫めっき層２ｂの厚みが０．０７μｍ以上であることにより、接続部２２と電子部品６０のバンプ６１との接続信頼性が確保される。また、錫めっき層２ｂの厚みが０．２５μｍ以下であることにより、熱融解する錫めっき層２ｂの量が過剰になることが防止される。それにより、熱融解した錫めっき層２ｂがバンプ６１の外側にはみ出すことが防止され、接続部２２間における短絡の発生が防止される。
さらに、接続部２２とバンプ６１との接続信頼性をより確実に確保しつつ接続部２２間における短絡の発生をより確実に防止するためには、錫めっき層２ｂの厚みが０．１０μｍ以上０．２０μｍ以下であることがより好ましい。
電子部品６０の隣接するバンプ６１間の距離は、８μｍ以上１０μｍ以下であることが好ましい。この場合、接続部２２間における短絡の発生を防止しつつ、配線回路基板５０のファインピッチ化が実現される。
（４）実施例および比較例
ポリイミドおよび銅箔からなる２層基材を用意し、銅箔を所定のパターンでエッチングすることによってベース絶縁層１上に導体層２ａを形成した。次いで、導体層２ａの表面を錫めっき層２ｂによって被覆することにより配線パターン２を形成した。次いで、複数の配線パターン２を覆うようにベース絶縁層１上にカバー絶縁層４を形成し、配線回路基板５０を得た。また、電子部品６０として、複数の金（Ａｕ）バンプを有する半導体チップを用意した。
配線回路基板５０の先端導体幅Ｗ３、伝送導体幅Ｗ４、接続導体幅Ｗ１、および接続導体長さＬ１を調整することによって、上記の距離Ａ１，Ａ２および距離Ｂ１，Ｂ２を種々の値に設定した。また、錫めっき層２ｂの厚みを種々の値に設定した。
なお、先端導体長さＬ３を１８μｍに設定した。また、電子部品６０のバンプ６１のバンプ幅Ｗ２は１８μｍであり、バンプ長さＬ２は８０μｍであった。また、隣接するバンプ６１のバンプ幅方向における間隔は９μｍであった。
（４−１）実施例１〜６
Figure 2009016451
表１に示すように、実施例１〜６においては、距離Ａ１，Ａ２を０．５μｍ以上１μｍ以下の範囲で互いに等しく設定し、距離Ｂ１，Ｂ２を２０μｍ以上２５μｍ以下の範囲で互いに等しく設定した。また、錫めっき層２ｂの厚みを０．０７μｍ以上０．２５μｍ以下の範囲で設定した。
（４−２）比較例１〜４
Figure 2009016451
表２に示すように、比較例１〜４においては、距離Ａ１，Ａ２を０．１μｍ以上１μｍ以下の範囲で互いに等しく設定し、距離Ｂ１，Ｂ２を１５μｍ以上２５μｍ以下の範囲で互いに等しく設定した。また、錫めっき層２ｂの厚みを０．０５μｍ以上０．２８μｍ以下の範囲で設定した。
（４−３）評価
実施例１〜６および比較例１〜４に示す条件で配線回路基板５０の接続部２２と電子部品６０のバンプ６１とを熱融着により接続し、短絡の発生率を調べた。その結果を表３に示す。ここで、短絡とは、図５に示したように、熱融解した錫めっき層２ｂが隣接する接続部２２間で接触する場合をいう。
Figure 2009016451
表１〜３に示すように、距離Ａ１，Ａ２を０．５μｍ以上１μｍ以下の範囲で設定した実施例１〜３では短絡が発生しなかったが、距離Ａ１，Ａ２を０．１μｍに設定した比較例１では短絡が発生した。このことから、距離Ａ１，Ａ２を０．５μｍ以上に設定することにより、短絡の発生を防止できることがわかった。
また、距離Ｂ１，Ｂ２を２０μｍとした実施例４では短絡が発生しなかったが、距離Ｂ１，Ｂ２を１５μｍとした比較例２では短絡が発生した。このことから、距離Ｂ１，Ｂ２を２０μｍ以上に設定することにより、短絡の発生を防止できることがわかった。
また、錫めっき層２ｂの厚みを０．０７μｍに設定した実施例５および０．２５μｍに設定した実施例６では短絡が発生しなかったが、錫めっき層２ｂの厚みを０．２８μｍに設定した比較例４では短絡が発生した。また、錫めっき層２ｂの厚みを０．０５μｍに設定した比較例３では、短絡は発生しなかったが、接続部２２とバンプ６１との電気的接続が不良であった。このことから、錫めっき層２ｂの厚みを０．０７μｍ以上０．２５μｍ以下の範囲で設定することにより、短絡の発生を防止できることがわかった。
これらの結果、距離Ａ１，Ａ２を０．５μｍ以上に設定し、距離Ｂ１，Ｂ２を２０μｍ以上に設定し、錫めっき層２ｂの厚みを０．０７μｍ以上０．２５μｍ以下の範囲で設定することにより、短絡の発生を十分に防止できることがわかった。
（５）他の実施の形態
上記実施の形態では、配線パターン２の信号伝送部２３の幅が接続部２２の幅より大きく設定されるが、これに限定されない。図６は、配線パターン２の変形例を示す平面図である。図６の例では、配線パターン２の信号伝送部２３の幅が接続部２２の幅と等しく設定される。なお、信号伝送部２３とベース絶縁層１との密着性は、信号伝送部２３がカバー絶縁層４で覆われることにより確保される。
上記実施の形態では、配線パターン２の先端部２１が矩形であるが、先端部２１とベース絶縁層１との密着性が十分に確保されるのであれば、先端部２１を任意の形状に形成することができる。例えば、図７に示すように、配線パターン２の先端部２１を略円形状に形成してもよい。また、配線パターン２の先端部２１を三角形、Ｕ字状等の他の形状に形成してもよい。
ベース絶縁層１およびカバー絶縁層４の材料は、ポリイミドに限らず、ポリイミドフィルム、ポリエチレンテレフタレートフィルム、ポリエーテルニトリルフィルム、ポリエーテルスルフォンフィルム等の他の絶縁材料を用いてもよい。
配線パターン２の材料は、銅に限らず、銅合金、金、アルミニウム等の他の金属材料を用いてもよい。
本発明は、フレキシブル配線回路基板、リジッド配線回路基板等の種々の配線回路基板に適用することができる。また、電子部品６０としては、半導体チップに限らず、コンデンサ等の他の電子部品を用いてもよい。
（６）請求項の各構成要素と実施の形態の各要素との対応
以下、請求項の各構成要素と実施の形態の各要素との対応の例について説明するが、本発明は下記の例に限定されない。
上記実施の形態では、導体層２ａが導体パターンの例であり、先端導体幅Ｗ３が第１の幅の例であり、接続導体幅Ｗ１が第２の幅の例であり、先端部２１が第１の領域の例であり、接続部２２が第２の領域の例である。
請求項の各構成要素として、請求項に記載されている構成または機能を有する他の種々の要素を用いることもできる。
本発明は、種々の配線回路基板と電子部品との接続する場合に有効に利用することができる。
本発明の一実施の形態に係る配線回路基板を示す図である。 配線回路基板と電子部品との接続構造を示す図である。 配線回路基板と電子部品との接続構造を示す図である。 配線回路基板の配線パターンおよび電子部品のバンプの詳細を説明するための平面図である。 従来の配線回路基板の問題点を示す模式的側面図である。 配線パターンの変形例を示す平面図である。 配線パターンの変形例を示す平面図である。
符号の説明
１ ベース絶縁層
２ 配線パターン
２ａ 導体層
２ｂ 錫めっき層
４ カバー絶縁層
２１ 先端部
２２ 接続部
２３ 信号伝送部
５０ 配線回路基板
６０ 電子部品
６１バンプ

Claims (4)

  1. 配線回路基板と電子部品の端子との接続構造であって、
    前記配線回路基板は、
    絶縁層と、
    前記絶縁層上に形成された線状の導体パターンとを備え、
    前記導体パターンは端子部を有し、
    前記端子部は、第１の幅を有する第１の領域と、前記第１の幅よりも小さな第２の幅を有する第２の領域を有し、少なくとも前記第２の領域が０．０７μｍ以上０．２５μｍ以下の厚みを有する錫を含むめっき層で被覆され、
    前記電子部品の端子と前記配線回路基板の前記第２の領域とが熱融着され、
    前記第２の領域の一方の側辺が前記電子部品の端子の一方の側辺より０．５μｍ以上内側に位置し、前記第２の領域の他方の側辺が前記電子部品の端子の他方の側辺より０．５μｍ以上内側に位置し、
    前記端子部の幅方向と直交する方向において前記第１の領域と前記電子部品の端子と間に２０μｍ以上の間隔が形成されることを特徴とする配線回路基板と電子部品との接続構造。
  2. 前記第２の領域の両方の側辺は、前記第１の領域の両方の側辺よりもそれぞれ内側に位置することを特徴とする請求項１記載の配線回路基板と電子部品との接続構造。
  3. 前記配線回路基板は、前記端子部を除いて前記導体パターンを覆うように前記ベース絶縁層上に形成されたカバー絶縁層をさらに備えることを特徴とする請求項１または２記載の配線回路基板と電子部品との接続構造。
  4. 前記電子部品の前記端子は１０μｍ以下の間隔で複数設けられ、
    前記配線回路基板の前記端子部は前記電子部品の前記複数の端子に対応するように複数設けられることを特徴とする請求項１〜３のいずれかに記載の配線回路基板と電子部品との接続構造。
JP2007174420A 2007-07-02 2007-07-02 配線回路基板と電子部品との接続構造 Expired - Fee Related JP5001731B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2007174420A JP5001731B2 (ja) 2007-07-02 2007-07-02 配線回路基板と電子部品との接続構造
EP08252172A EP2012571A3 (en) 2007-07-02 2008-06-24 Connection structure between printed circuit board and electronic component
TW097124246A TWI430724B (zh) 2007-07-02 2008-06-27 配線電路基板與電子零件之連接構造
US12/163,062 US8354599B2 (en) 2007-07-02 2008-06-27 Connection structure between printed circuit board and electronic component
KR20080063465A KR101488996B1 (ko) 2007-07-02 2008-07-01 배선 회로 기판과 전자 부품의 접속 구조
CN2008102147344A CN101339935B (zh) 2007-07-02 2008-07-02 配线电路基板与电子部件的连接结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007174420A JP5001731B2 (ja) 2007-07-02 2007-07-02 配線回路基板と電子部品との接続構造

Publications (2)

Publication Number Publication Date
JP2009016451A true JP2009016451A (ja) 2009-01-22
JP5001731B2 JP5001731B2 (ja) 2012-08-15

Family

ID=39670922

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007174420A Expired - Fee Related JP5001731B2 (ja) 2007-07-02 2007-07-02 配線回路基板と電子部品との接続構造

Country Status (6)

Country Link
US (1) US8354599B2 (ja)
EP (1) EP2012571A3 (ja)
JP (1) JP5001731B2 (ja)
KR (1) KR101488996B1 (ja)
CN (1) CN101339935B (ja)
TW (1) TWI430724B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011066230A (ja) * 2009-09-17 2011-03-31 Sharp Corp 太陽電池モジュール基板および太陽電池モジュール
JP2012028437A (ja) * 2010-07-21 2012-02-09 Fujitsu Semiconductor Ltd 半導体装置とその製造方法
JP2013033570A (ja) * 2011-08-02 2013-02-14 Dainippon Printing Co Ltd サスペンション用基板、サスペンション、素子付サスペンション、ハードディスクドライブおよびサスペンション用基板の製造方法
JP2014053647A (ja) * 2013-12-18 2014-03-20 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP2014127706A (ja) * 2012-12-27 2014-07-07 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
JP2015228511A (ja) * 2015-08-03 2015-12-17 ルネサスエレクトロニクス株式会社 半導体装置
US9818678B2 (en) 2011-06-30 2017-11-14 Renesas Electronics Corporation Semiconductor device

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008027396A1 (en) * 2006-08-28 2008-03-06 Chipstack Inc. Rigid flex printed circuit board
JP2013232312A (ja) * 2012-04-27 2013-11-14 Jst Mfg Co Ltd カード部材及びカードエッジコネクタ並びにカード部材の製造方法
US20140175658A1 (en) * 2012-12-21 2014-06-26 Qualcomm Incorporated Anchoring a trace on a substrate to reduce peeling of the trace
KR102178791B1 (ko) 2014-01-02 2020-11-13 삼성전자주식회사 반도체 패키지 기판 및 이를 포함하는 반도체 패키지
EP3481166B1 (en) * 2017-11-06 2021-08-18 Molex, LLC Circuit assembly and mounting unit
TW202042359A (zh) * 2019-05-02 2020-11-16 南茂科技股份有限公司 薄膜覆晶封裝結構
KR20210074609A (ko) * 2019-12-12 2021-06-22 삼성전기주식회사 인쇄회로기판

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000098412A (ja) * 1998-09-22 2000-04-07 Seiko Instruments Inc 電子回路装置
JP2001358170A (ja) * 2000-06-15 2001-12-26 Hitachi Ltd 半導体装置及びその製造方法
JP2003100804A (ja) * 2001-09-27 2003-04-04 Seiko Instruments Inc 電子機器
JP2003176473A (ja) * 2001-12-11 2003-06-24 Matsushita Electric Ind Co Ltd 接合材料、接合材料の設計方法および接合構造体

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS642330A (en) 1987-06-25 1989-01-06 Nippon Mining Co Ltd Film carrier and manufacture thereof
JPH10178262A (ja) * 1996-12-16 1998-06-30 Hokuriku Electric Ind Co Ltd 回路基板
JP3986199B2 (ja) * 1999-03-16 2007-10-03 カシオ計算機株式会社 フレキシブル配線基板
US6259608B1 (en) * 1999-04-05 2001-07-10 Delphi Technologies, Inc. Conductor pattern for surface mount devices and method therefor
JP2002290021A (ja) * 2001-03-23 2002-10-04 Toshiba Corp 回路基板、回路基板モジュール、及び電子機器
US6881609B2 (en) * 2001-09-07 2005-04-19 Peter C. Salmon Component connections using bumps and wells
US7391116B2 (en) * 2003-10-14 2008-06-24 Gbc Metals, Llc Fretting and whisker resistant coating system and method
JP4133786B2 (ja) * 2003-12-16 2008-08-13 日東電工株式会社 配線回路基板
JP4651367B2 (ja) 2004-05-27 2011-03-16 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP2006222386A (ja) * 2005-02-14 2006-08-24 Toshiba Corp プリント配線板、プリント回路基板、電子機器
JP2007305881A (ja) * 2006-05-12 2007-11-22 Sharp Corp テープキャリアおよび半導体装置並びに半導体モジュール装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000098412A (ja) * 1998-09-22 2000-04-07 Seiko Instruments Inc 電子回路装置
JP2001358170A (ja) * 2000-06-15 2001-12-26 Hitachi Ltd 半導体装置及びその製造方法
JP2003100804A (ja) * 2001-09-27 2003-04-04 Seiko Instruments Inc 電子機器
JP2003176473A (ja) * 2001-12-11 2003-06-24 Matsushita Electric Ind Co Ltd 接合材料、接合材料の設計方法および接合構造体

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011066230A (ja) * 2009-09-17 2011-03-31 Sharp Corp 太陽電池モジュール基板および太陽電池モジュール
KR101152010B1 (ko) * 2009-09-17 2012-06-01 샤프 가부시키가이샤 태양 전지 모듈 기판 및 태양 전지 모듈
JP2012028437A (ja) * 2010-07-21 2012-02-09 Fujitsu Semiconductor Ltd 半導体装置とその製造方法
US9818678B2 (en) 2011-06-30 2017-11-14 Renesas Electronics Corporation Semiconductor device
JP2013033570A (ja) * 2011-08-02 2013-02-14 Dainippon Printing Co Ltd サスペンション用基板、サスペンション、素子付サスペンション、ハードディスクドライブおよびサスペンション用基板の製造方法
JP2014127706A (ja) * 2012-12-27 2014-07-07 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
US9455240B2 (en) 2012-12-27 2016-09-27 Renesas Electronics Corporation Method of manufacturing semiconductor device and semiconductor device
JP2014053647A (ja) * 2013-12-18 2014-03-20 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP2015228511A (ja) * 2015-08-03 2015-12-17 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
CN101339935A (zh) 2009-01-07
EP2012571A3 (en) 2010-05-26
TWI430724B (zh) 2014-03-11
TW200911064A (en) 2009-03-01
KR101488996B1 (ko) 2015-02-02
EP2012571A2 (en) 2009-01-07
KR20090004649A (ko) 2009-01-12
CN101339935B (zh) 2011-09-14
US20090011617A1 (en) 2009-01-08
US8354599B2 (en) 2013-01-15
JP5001731B2 (ja) 2012-08-15

Similar Documents

Publication Publication Date Title
JP5001731B2 (ja) 配線回路基板と電子部品との接続構造
JP3205548B2 (ja) 多層フレキシブル配線板
TWI383714B (zh) 印刷電路板和其連接構造
JP2009130195A (ja) 半導体発光装置
JP2008300691A (ja) 配線基板およびその製造方法
JP5942074B2 (ja) 配線基板
KR101477818B1 (ko) 배선 회로 기판 및 그 제조 방법
JP2011193008A (ja) 回路基板に実装される表面実装部品及び該回路基板の実装方法並びに該回路基板を用いた電子機器
US11950368B2 (en) Flexible printed circuit
JP2006253569A (ja) フレキシブル配線基板およびこれを用いた半導体装置
JP6477105B2 (ja) 半導体装置
JP6570728B2 (ja) 電子装置およびその製造方法
JP2007027341A (ja) プリント配線板および電子部品実装構造
JP2014165235A (ja) 回路基板及び接続構造
US20060037777A1 (en) Mounting structure of electronic components and mounting method thereof
JP2010212646A (ja) 機能素子搭載方法及び機能素子搭載基板
JP2002016330A (ja) 部品実装用基板およびその製造方法
JP2006210796A (ja) 回路装置およびその製造方法
JP2017224699A (ja) プリント配線基板及びその製造方法
JP2007180078A (ja) プリント基板
JPH11195867A (ja) 印刷回路配線基板
CN103039130B (zh) 电子部件的表面安装方法及使用该方法制造的印刷电路板
JPH04186731A (ja) 回路部品搭載用端子を備えた回路基板及びその製造法
JPH088510A (ja) リードレスチップキャリア
JP2007109970A (ja) プリント配線板及びその接続構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110927

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120424

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120518

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150525

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees