JP2003100804A - 電子機器 - Google Patents
電子機器Info
- Publication number
- JP2003100804A JP2003100804A JP2001296286A JP2001296286A JP2003100804A JP 2003100804 A JP2003100804 A JP 2003100804A JP 2001296286 A JP2001296286 A JP 2001296286A JP 2001296286 A JP2001296286 A JP 2001296286A JP 2003100804 A JP2003100804 A JP 2003100804A
- Authority
- JP
- Japan
- Prior art keywords
- inner lead
- bump
- present
- notch
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 パッシベーションクラックの発生を防止する
電子機器を提供すること。 【解決手段】 フィルム基板は、２５μｍ厚みのポリイ
ミドフィルムに８μｍの銅箔を蒸着法を用いて形成す
る。銅箔をパターニングし、インナーリードＡ１及びイ
ンナーリードＢ２を形成し、表面に無電解スズメッキを
形成してある。インナーリードＡ１側のバンプ４面積に
対し、インナーリードＢ３側のバンプ４面積は約４０％
である。インナーリードＡ１及びインナーリードＢ３の
接合部には、切り欠き２が形成してある。
電子機器を提供すること。 【解決手段】 フィルム基板は、２５μｍ厚みのポリイ
ミドフィルムに８μｍの銅箔を蒸着法を用いて形成す
る。銅箔をパターニングし、インナーリードＡ１及びイ
ンナーリードＢ２を形成し、表面に無電解スズメッキを
形成してある。インナーリードＡ１側のバンプ４面積に
対し、インナーリードＢ３側のバンプ４面積は約４０％
である。インナーリードＡ１及びインナーリードＢ３の
接合部には、切り欠き２が形成してある。
Description
【０００１】
【産業上の利用分野】本発明は、携帯機器等や、電子手
帳に使用されている液晶を駆動するためのドライバーＩ
Ｃやメモリー，コントローラ等のベアチップ実装してい
る電子回路装置及び液晶，有機ＥＬ等の表示モジュール
に関する。
帳に使用されている液晶を駆動するためのドライバーＩ
Ｃやメモリー，コントローラ等のベアチップ実装してい
る電子回路装置及び液晶，有機ＥＬ等の表示モジュール
に関する。
【０００２】
【従来の技術】従来の電子機器を図面に基づいて説明す
る。図１３は、インナーリードの切り欠き形状の接続部
を示した図であり、図１４は、インナーリードとバンプ
の接続を示した図である。液晶ドライバＩＣをフィルム
基板にフェイスダウン実装を行う方法として金とスズを
用いた共晶接続を行っている。液晶ドライバＩＣには、
Ａｕからなるバンプ１０４を形成してある。バンプ１０
４は、ＩＣのアルミ配線上にＳｉＯ2等からなるパッシ
ベーション膜で形成した開口部にフォトレジストで形成
した形状で強度を向上するための金属膜をスパッタリン
グにより成膜し、更にＡｕを電解メッキで析出してバン
プ１０４を形成する。
る。図１３は、インナーリードの切り欠き形状の接続部
を示した図であり、図１４は、インナーリードとバンプ
の接続を示した図である。液晶ドライバＩＣをフィルム
基板にフェイスダウン実装を行う方法として金とスズを
用いた共晶接続を行っている。液晶ドライバＩＣには、
Ａｕからなるバンプ１０４を形成してある。バンプ１０
４は、ＩＣのアルミ配線上にＳｉＯ2等からなるパッシ
ベーション膜で形成した開口部にフォトレジストで形成
した形状で強度を向上するための金属膜をスパッタリン
グにより成膜し、更にＡｕを電解メッキで析出してバン
プ１０４を形成する。
【０００３】回路基板は、ポリイミドフィルム１０９を
ベースにニッケル等からなる密着性を向上するための層
の上に、蒸着法と電解メッキにより銅を形成した原反を
パターニングした回路基板か、もしくは銅箔にキャステ
ィング法によりポリアミック酸ワニスを塗布硬化した原
反をパターニングした回路基板か、ポリイミドフィルム
１０９に密着性を向上するための層や銅などの薄膜にア
ディティブ法によりパターンを形成した回路基板に、無
電解スズめっきを形成する。
ベースにニッケル等からなる密着性を向上するための層
の上に、蒸着法と電解メッキにより銅を形成した原反を
パターニングした回路基板か、もしくは銅箔にキャステ
ィング法によりポリアミック酸ワニスを塗布硬化した原
反をパターニングした回路基板か、ポリイミドフィルム
１０９に密着性を向上するための層や銅などの薄膜にア
ディティブ法によりパターンを形成した回路基板に、無
電解スズめっきを形成する。
【０００４】ＩＣのバンプ１０４と回路基板のＩＣを接
続するインナーリード１０１、１０３には、熱と圧力を
かけてバンプ１０４の金とインナーリード１０１、１０
３のスズを共晶接続する。
続するインナーリード１０１、１０３には、熱と圧力を
かけてバンプ１０４の金とインナーリード１０１、１０
３のスズを共晶接続する。
【０００５】また、アンダーフィルを接続する前に、基
板に塗布してＩＣをボンディングし更にＩＣの周辺にア
ンダーフィルを塗布して硬化するか、もしくはＩＣをボ
ンディングしてからアンダーフィルを注入し、硬化して
電子回路装置を製造している。更に、異方性導電膜を使
用して、パッシブ液晶やアクティブ液晶や有機ＥＬなど
の表示パネルに、電子回路装置を実装して表示装置を製
造している。
板に塗布してＩＣをボンディングし更にＩＣの周辺にア
ンダーフィルを塗布して硬化するか、もしくはＩＣをボ
ンディングしてからアンダーフィルを注入し、硬化して
電子回路装置を製造している。更に、異方性導電膜を使
用して、パッシブ液晶やアクティブ液晶や有機ＥＬなど
の表示パネルに、電子回路装置を実装して表示装置を製
造している。
【０００６】
【発明が解決しようとする課題】従来の電子機器は、こ
の共晶接続を用いた実装を行うため、荷重が強い場合や
ボンディングヘッドの傾き状態によって偏荷重が発生し
た場合は、バンプ１０４下のパッシベーション１０６に
クラックが発生する。このクラックにより、水分が進入
してアルミ配線１０７が腐食するという問題点がある。
また、更に荷重が高い場合は、アルミ配線１０７下の単
結晶シリコン１０８までクラックが入ってしまう。この
場合は、バンプが取れる不具合につながり断線となる。
の共晶接続を用いた実装を行うため、荷重が強い場合や
ボンディングヘッドの傾き状態によって偏荷重が発生し
た場合は、バンプ１０４下のパッシベーション１０６に
クラックが発生する。このクラックにより、水分が進入
してアルミ配線１０７が腐食するという問題点がある。
また、更に荷重が高い場合は、アルミ配線１０７下の単
結晶シリコン１０８までクラックが入ってしまう。この
場合は、バンプが取れる不具合につながり断線となる。
【０００７】これらの問題を解決するにあたり、バンプ
の幅によらずに、全てのインナーリードの幅を一定にす
ることにより、クラックの問題を解決する（特開２００
０−３５７７１６参照）。
の幅によらずに、全てのインナーリードの幅を一定にす
ることにより、クラックの問題を解決する（特開２００
０−３５７７１６参照）。
【０００８】しかし、全てのインナーリードの幅を一定
にしても、バンプのレイアウトによっては、バンプのク
ラックの発生を抑制できない場合がある。スリム型と呼
ばれるＩＣでは、長辺側の２辺の各辺にレイアウトした
バンプの面積比率が約８０％以下になると、パッシベー
ションのクラックが発生する。一方、圧力を下げること
によりパッシベーションの発生を押さえることができる
が、共晶接続の信頼性が無くなってしまう。 通常の共
晶接続のボンディング圧力条件で実装した接続は、図１
４に図示した構造である。バンプ１０４とインナーリー
ド１０１の接合部の側面がスズの濡れているのと、イン
ナーリード１０１がボンディング時の温度と圧力でポリ
イミドフィルム１０９に食い込み、接続部裏面から確認
できる圧痕1１０ができる。この圧痕が無い場合、バン
プとリードの接合面での共晶が弱い場合があり、共晶不
良となる場合がある。
にしても、バンプのレイアウトによっては、バンプのク
ラックの発生を抑制できない場合がある。スリム型と呼
ばれるＩＣでは、長辺側の２辺の各辺にレイアウトした
バンプの面積比率が約８０％以下になると、パッシベー
ションのクラックが発生する。一方、圧力を下げること
によりパッシベーションの発生を押さえることができる
が、共晶接続の信頼性が無くなってしまう。 通常の共
晶接続のボンディング圧力条件で実装した接続は、図１
４に図示した構造である。バンプ１０４とインナーリー
ド１０１の接合部の側面がスズの濡れているのと、イン
ナーリード１０１がボンディング時の温度と圧力でポリ
イミドフィルム１０９に食い込み、接続部裏面から確認
できる圧痕1１０ができる。この圧痕が無い場合、バン
プとリードの接合面での共晶が弱い場合があり、共晶不
良となる場合がある。
【０００９】つまり、本発明はどのようなＩＣバンプの
レイアウトでも、パッシベーションクラックの発生を防
止するとともに、圧痕のある安定した共晶接続を提供す
ることにある。
レイアウトでも、パッシベーションクラックの発生を防
止するとともに、圧痕のある安定した共晶接続を提供す
ることにある。
【００１０】
【問題が解決するための手段】本発明に係る電子機器
は、下面にバンプを有する電子部品と、前記電子部品と
接続するためのインナーリードを有する回路基板を有
し、前記インナーリードは、前記電子部品と接続する部
分の一部を切り欠いた切り欠き部を有することを特徴と
する。
は、下面にバンプを有する電子部品と、前記電子部品と
接続するためのインナーリードを有する回路基板を有
し、前記インナーリードは、前記電子部品と接続する部
分の一部を切り欠いた切り欠き部を有することを特徴と
する。
【００１１】また、本発明に係る電子機器は、下面にバ
ンプを有する電子部品と、前記電子部品と接続するため
のインナーリードを有する回路基板を有し、前記インナ
ーリードは、前記電子部品と接続する部分の一部を抜い
た窓部を有することを特徴とする。
ンプを有する電子部品と、前記電子部品と接続するため
のインナーリードを有する回路基板を有し、前記インナ
ーリードは、前記電子部品と接続する部分の一部を抜い
た窓部を有することを特徴とする。
【００１２】さらに、本発明に係る電子機器は、前記イ
ンナーリードが、さらに前記電子部品と接続する部分の
一部を抜いた窓部をも有することを特徴とする。
ンナーリードが、さらに前記電子部品と接続する部分の
一部を抜いた窓部をも有することを特徴とする。
【００１３】本問題を解決するために、少なくともポリ
イミド等のフィルム基板にパターンが形成してある回路
基板にＩＣがフェイスダウン実装してある電子回路装置
において、該ＩＣには、Ａｕ等の金属からなるバンプが
形成してあり、回路基板には該ＩＣを接続するためのイ
ンナーリードが形成してあり、該インナーリードはバン
プと重なる部分には切り欠きを形成したことで、ボンデ
ィング条件の荷重を下げることができる。つまり、バン
プと接続するインナーリードの面積が少なくすること
で、インナーリードにかかる単位面積荷重の条件は同一
にすることができるため、安定した圧痕のある接続がで
きる。また、荷重が少なくなるため、１バンプにかかる
荷重が減るためにパッシベーションクラックを防止する
ことができる。インナーリードの幅を細くすることだけ
でも対応はできるが、インナーリードの先端から全体に
かけての幅が細くなるため、フイルム基板の断線不良や
パターン剥がれなどの不具合が発生する。また、バンプ
エッジの接合部境界で断線が発生する。よってインナー
リード接合部のみを細くすることで安定した品質を得る
ことができる。微細接続などでインナーリードの幅が細
い場合は、更に断線を防止するためにバンプエッジ部の
インナーリードの幅を部分的に太くした。
イミド等のフィルム基板にパターンが形成してある回路
基板にＩＣがフェイスダウン実装してある電子回路装置
において、該ＩＣには、Ａｕ等の金属からなるバンプが
形成してあり、回路基板には該ＩＣを接続するためのイ
ンナーリードが形成してあり、該インナーリードはバン
プと重なる部分には切り欠きを形成したことで、ボンデ
ィング条件の荷重を下げることができる。つまり、バン
プと接続するインナーリードの面積が少なくすること
で、インナーリードにかかる単位面積荷重の条件は同一
にすることができるため、安定した圧痕のある接続がで
きる。また、荷重が少なくなるため、１バンプにかかる
荷重が減るためにパッシベーションクラックを防止する
ことができる。インナーリードの幅を細くすることだけ
でも対応はできるが、インナーリードの先端から全体に
かけての幅が細くなるため、フイルム基板の断線不良や
パターン剥がれなどの不具合が発生する。また、バンプ
エッジの接合部境界で断線が発生する。よってインナー
リード接合部のみを細くすることで安定した品質を得る
ことができる。微細接続などでインナーリードの幅が細
い場合は、更に断線を防止するためにバンプエッジ部の
インナーリードの幅を部分的に太くした。
【００１４】
【実施の形態】上記のように構成した電子回路装置及び
表示装置は、接合品質が同じで低荷重の共晶接続条件で
実装できるため、パッシベーションクラックに対してマ
ージンの高い実装が可能となる。
表示装置は、接合品質が同じで低荷重の共晶接続条件で
実装できるため、パッシベーションクラックに対してマ
ージンの高い実装が可能となる。
【００１５】
【実施例】（実施例１）以下に本発明の実施例を図面に
基づいて説明する。図１は、本発明の接続部上面図で、
ポリイミドを透して接続部を見た図である。フィルム基
板は、２５μｍ厚みのポリイミドフィルムに８μｍの銅
箔を蒸着法を用いて形成する。さらに、銅箔をパターニ
ングし、インナーリードＡ１及びインナーリードＢ２を
形成し、表面に無電解スズメッキを形成してある。スズ
メッキは純スズ層が０．２μｍである。接続するＩＣ
は、単結晶シリコンの厚みが４８５μｍで、バンプ４高
さは１７μｍである。インナーリードＡ１はピッチが４
０μｍで、インナーリードＢ３のピッチは８０μｍ〜１
２０μｍである。インナーリードＡ１側のバンプ４面積
に対し、インナーリードＢ３側のバンプ４面積は約４０
％である。インナーリードＡ１及びインナーリードＢ３
の接合部には、切り欠き２が形成してある。インナーリ
ード幅は１８μｍで、切り欠き部の幅は９μｍである。
これにより、１バンプ当たりの荷重が２０ｇ，単位面積
当たり１２００ｋｇ／ｃｍ2であったのが、５０％の荷
重であるバンプ当たり１０ｇ，単位面積あたり６００ｋ
ｇ／ｃｍ 2で接合が可能となる。バンプ４の配列が対照
ではないＩＣやヘッドの傾きなどによる偏荷重がかかっ
た場合でも、総荷重が減ったためパッシベーションクラ
ックの発生がない安定した条件が得られる。
基づいて説明する。図１は、本発明の接続部上面図で、
ポリイミドを透して接続部を見た図である。フィルム基
板は、２５μｍ厚みのポリイミドフィルムに８μｍの銅
箔を蒸着法を用いて形成する。さらに、銅箔をパターニ
ングし、インナーリードＡ１及びインナーリードＢ２を
形成し、表面に無電解スズメッキを形成してある。スズ
メッキは純スズ層が０．２μｍである。接続するＩＣ
は、単結晶シリコンの厚みが４８５μｍで、バンプ４高
さは１７μｍである。インナーリードＡ１はピッチが４
０μｍで、インナーリードＢ３のピッチは８０μｍ〜１
２０μｍである。インナーリードＡ１側のバンプ４面積
に対し、インナーリードＢ３側のバンプ４面積は約４０
％である。インナーリードＡ１及びインナーリードＢ３
の接合部には、切り欠き２が形成してある。インナーリ
ード幅は１８μｍで、切り欠き部の幅は９μｍである。
これにより、１バンプ当たりの荷重が２０ｇ，単位面積
当たり１２００ｋｇ／ｃｍ2であったのが、５０％の荷
重であるバンプ当たり１０ｇ，単位面積あたり６００ｋ
ｇ／ｃｍ 2で接合が可能となる。バンプ４の配列が対照
ではないＩＣやヘッドの傾きなどによる偏荷重がかかっ
た場合でも、総荷重が減ったためパッシベーションクラ
ックの発生がない安定した条件が得られる。
【００１６】本実施例では、金とスズの共晶接続である
が、これにこだわるものではなく金と金のなどの金属接
続やＮＣＰ接続やＡＣＦ接続でも同様である。バンプも
Ａｕにこだわるものではなく、ニッケルやインジューム
およびポリマーバンプでも良い。
が、これにこだわるものではなく金と金のなどの金属接
続やＮＣＰ接続やＡＣＦ接続でも同様である。バンプも
Ａｕにこだわるものではなく、ニッケルやインジューム
およびポリマーバンプでも良い。
【００１７】（実施例２）以下に本発明の実施例を図面
に基づいて説明する。図２は本発明の接続部上面図であ
り、ポリイミドを透して接続部を見た図である。フィル
ム基板は、２５μｍ厚みのポリイミドフィルムに４μｍ
銅箔を蒸着法を用いて形成する。さらに、銅箔をパター
ニングし、インナーリードＡ１及びインナーリードＢ３
を形成し、表面に無電解スズメッキを形成してある。ス
ズメッキは純スズ層を０．２μｍである。接続するＩＣ
は、単結晶シリコン厚みが４８５μｍで、バンプ高さが
１７μｍである。インナーリードＡ１はピッチが３０μ
ｍで、インナーリードＢ３のピッチは６０μｍ〜９０μ
ｍである。インナーリードＡ１側のバンプ面積に対し、
インナーリードＢ３側のバンプ面積は約４０％である。
インナーリードＡ１の接合部には、切り欠き２が形成し
てある。切り欠き２は、インナーリード幅が１３μｍ
で、切り欠き部の幅は６．５μｍである。インナーリー
ドＢ３は、従来通りの形状とした。
に基づいて説明する。図２は本発明の接続部上面図であ
り、ポリイミドを透して接続部を見た図である。フィル
ム基板は、２５μｍ厚みのポリイミドフィルムに４μｍ
銅箔を蒸着法を用いて形成する。さらに、銅箔をパター
ニングし、インナーリードＡ１及びインナーリードＢ３
を形成し、表面に無電解スズメッキを形成してある。ス
ズメッキは純スズ層を０．２μｍである。接続するＩＣ
は、単結晶シリコン厚みが４８５μｍで、バンプ高さが
１７μｍである。インナーリードＡ１はピッチが３０μ
ｍで、インナーリードＢ３のピッチは６０μｍ〜９０μ
ｍである。インナーリードＡ１側のバンプ面積に対し、
インナーリードＢ３側のバンプ面積は約４０％である。
インナーリードＡ１の接合部には、切り欠き２が形成し
てある。切り欠き２は、インナーリード幅が１３μｍ
で、切り欠き部の幅は６．５μｍである。インナーリー
ドＢ３は、従来通りの形状とした。
【００１８】実施例１では、インナーリードＢ３側がバ
ンプ面積の影響により、インナーリードＡ１側より圧痕
が大きいのを防止した形状である。インナーリードＡ１
側とインナーリードＢ３側の共晶状態が均等となった。
ンプ面積の影響により、インナーリードＡ１側より圧痕
が大きいのを防止した形状である。インナーリードＡ１
側とインナーリードＢ３側の共晶状態が均等となった。
【００１９】なお、切り欠きは、すべて均一に配置する
必要はなく、従来の形状やパターンの幅にこだわる必要
も無い。
必要はなく、従来の形状やパターンの幅にこだわる必要
も無い。
【００２０】(実子例3)以下に本発明の実施例を図面に
基づいて説明する。図３から図１２までは、本発明の切
り欠きの種類について記した。図３は、バンプ４より切
り欠き２を大きくした。この場合、切り欠き部２パター
ン幅が８μ以下の場合のボンディング荷重によりバンプ
４のエッジで断線することがある。図４は、この断線を
防止するため切り欠き２をバンプ４より小さくした。図
５は、切り欠き２を斜めにした実施例でバンプエッジの
断線は少ないが、大きくボンディング荷重を下げられな
い。図６は、切り欠きを穴状にした実施例で、バンプエ
ッジの断線はの発生は無いがボンディングの荷重を大き
くは低くできない。図７は、切り欠き２を窓状形成した
窓部を設けたものである。この場合、窓部の窓枠のパタ
ーン幅がパターニング段階で細りが出やすく、断線する
場合もあるので、インナーリード幅が２０μｍ以上に適
している。図８は、バンプエッジの断線を防止するため
にインナーリードの幅を太くした実施例である。インナ
ーリード幅が１５μｍ以下の場合に有効である。図９
は、切り欠きを複数入れた実施例である。切り欠きの形
状は、１つだけではなく、個数も複数でも構わない。図
１０は、切り欠きを先端まで入れた実施例である。切り
欠き側のバンプエッジで断線しても問題は無い。図１１
は、切り欠きを片側に入れた実施例である。図１２は、
切り欠きを４箇所入れた実施例である。中央部のパター
ン幅を太くしてあるので、圧痕を確実に確認できる。以
上のとおり切り欠き形状は、ボンディングされる面積を
少なくすることであって、切り欠きの形状や個数に限定
するものではない。
基づいて説明する。図３から図１２までは、本発明の切
り欠きの種類について記した。図３は、バンプ４より切
り欠き２を大きくした。この場合、切り欠き部２パター
ン幅が８μ以下の場合のボンディング荷重によりバンプ
４のエッジで断線することがある。図４は、この断線を
防止するため切り欠き２をバンプ４より小さくした。図
５は、切り欠き２を斜めにした実施例でバンプエッジの
断線は少ないが、大きくボンディング荷重を下げられな
い。図６は、切り欠きを穴状にした実施例で、バンプエ
ッジの断線はの発生は無いがボンディングの荷重を大き
くは低くできない。図７は、切り欠き２を窓状形成した
窓部を設けたものである。この場合、窓部の窓枠のパタ
ーン幅がパターニング段階で細りが出やすく、断線する
場合もあるので、インナーリード幅が２０μｍ以上に適
している。図８は、バンプエッジの断線を防止するため
にインナーリードの幅を太くした実施例である。インナ
ーリード幅が１５μｍ以下の場合に有効である。図９
は、切り欠きを複数入れた実施例である。切り欠きの形
状は、１つだけではなく、個数も複数でも構わない。図
１０は、切り欠きを先端まで入れた実施例である。切り
欠き側のバンプエッジで断線しても問題は無い。図１１
は、切り欠きを片側に入れた実施例である。図１２は、
切り欠きを４箇所入れた実施例である。中央部のパター
ン幅を太くしてあるので、圧痕を確実に確認できる。以
上のとおり切り欠き形状は、ボンディングされる面積を
少なくすることであって、切り欠きの形状や個数に限定
するものではない。
【００２１】
【発明の効果】以上説明したように、本発明は、低荷重
の接続が可能となったことにより、バンプのレイアウト
の影響を受けずに、安定した品質の電子回路装置及び表
示装置を提供することができる。
の接続が可能となったことにより、バンプのレイアウト
の影響を受けずに、安定した品質の電子回路装置及び表
示装置を提供することができる。
【図１】本発明の実施例１のＩＣとＦＰＣの接続部の上
面図である。
面図である。
【図２】本発明の実施例２のＩＣとＦＰＣの接続部の上
面図である。
面図である。
【図３】本発明のインナーリードの切り欠き形状の接続
部の上面図である。
部の上面図である。
【図４】本発明のインナーリードの切り欠き形状の接続
部の上面図である。
部の上面図である。
【図５】本発明のインナーリードの切り欠き形状の接続
部の上面図である。
部の上面図である。
【図６】本発明のインナーリードの切り欠き形状の接続
部の上面図である。
部の上面図である。
【図７】本発明のインナーリードの切り欠き形状の接続
部の上面図である。
部の上面図である。
【図８】本発明のインナーリードの切り欠き形状の接続
部の上面図である。
部の上面図である。
【図９】本発明のインナーリードの切り欠き形状の接続
部の上面図である。
部の上面図である。
【図１０】本発明のインナーリードの切り欠き形状の接
続部の上面図である。
続部の上面図である。
【図１１】本発明のインナーリードの切り欠き形状の接
続部の上面図である。
続部の上面図である。
【図１２】本発明のインナーリードの切り欠き形状の接
続部の上面図である。
続部の上面図である。
【図１３】従来技術のインナーリードとバンプの接続部
の上面図である。
の上面図である。
【図１４】従来技術の接続部の圧痕を示す断面図であ
る。
る。
１ インナーリードＡ
２ 切り欠き
３ インナーリードＢ
４ バンプ
５ 金属膜
６ パッシベーション
７ アルミ配線
８ 単結晶シリコン
９ ポリイミドフィルム
１０ 圧痕
Claims (3)
- 【請求項１】 下面にバンプを有する電子部品と、 前記電子部品と接続するためのインナーリードを有する
回路基板を有し、 前記インナーリードは、前記電子部品と接続する部分の
一部を切り欠いた切り欠き部を有する電子機器。 - 【請求項２】 下面にバンプを有する電子部品と、 前記電子部品と接続するためのインナーリードを有する
回路基板を有し、 前記インナーリードは、前記電子部品と接続する部分の
一部を抜いた窓部を有する電子機器。 - 【請求項３】 前記インナーリードは、さらに前記電子
部品と接続する部分の一部を抜いた窓部をも有する請求
項１記載の電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001296286A JP2003100804A (ja) | 2001-09-27 | 2001-09-27 | 電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001296286A JP2003100804A (ja) | 2001-09-27 | 2001-09-27 | 電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003100804A true JP2003100804A (ja) | 2003-04-04 |
Family
ID=19117560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001296286A Pending JP2003100804A (ja) | 2001-09-27 | 2001-09-27 | 電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003100804A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008218927A (ja) * | 2007-03-07 | 2008-09-18 | Mitsui Mining & Smelting Co Ltd | フレキシブル配線基材並びに半導体装置及びその製造方法 |
| JP2009016451A (ja) * | 2007-07-02 | 2009-01-22 | Nitto Denko Corp | 配線回路基板と電子部品との接続構造 |
| WO2019102758A1 (ja) * | 2017-11-27 | 2019-05-31 | 住友電気工業株式会社 | プリント配線板及び接続体 |
-
2001
- 2001-09-27 JP JP2001296286A patent/JP2003100804A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008218927A (ja) * | 2007-03-07 | 2008-09-18 | Mitsui Mining & Smelting Co Ltd | フレキシブル配線基材並びに半導体装置及びその製造方法 |
| JP2009016451A (ja) * | 2007-07-02 | 2009-01-22 | Nitto Denko Corp | 配線回路基板と電子部品との接続構造 |
| US8354599B2 (en) | 2007-07-02 | 2013-01-15 | Nitto Denko Corporation | Connection structure between printed circuit board and electronic component |
| KR101488996B1 (ko) * | 2007-07-02 | 2015-02-02 | 닛토덴코 가부시키가이샤 | 배선 회로 기판과 전자 부품의 접속 구조 |
| WO2019102758A1 (ja) * | 2017-11-27 | 2019-05-31 | 住友電気工業株式会社 | プリント配線板及び接続体 |
| JP2019096807A (ja) * | 2017-11-27 | 2019-06-20 | 住友電気工業株式会社 | プリント配線板及び接続体 |
| JP7032113B2 (ja) | 2017-11-27 | 2022-03-08 | 住友電気工業株式会社 | プリント配線板及び接続体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100232678B1 (ko) | 돌기가 형성된 범프 및 그 제조방법 | |
| JP3603890B2 (ja) | 電子デバイス及びその製造方法並びに電子機器 | |
| JP4115832B2 (ja) | 半導体素子及び液晶表示パネル | |
| US7439611B2 (en) | Circuit board with auxiliary wiring configuration to suppress breakage during bonding process | |
| JP4651367B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3687610B2 (ja) | 半導体装置、回路基板及び電子機器 | |
| JP2004327480A (ja) | 半導体装置及びその製造方法、電子装置及びその製造方法並びに電子機器 | |
| JP2006339613A (ja) | 配線接続構造および液晶表示装置 | |
| JP2003100804A (ja) | 電子機器 | |
| JP2001358165A (ja) | 半導体素子及びその半導体素子が実装された液晶表示装置 | |
| JP4554983B2 (ja) | 液晶表示装置 | |
| KR100551519B1 (ko) | 반도체 장치 | |
| US7279794B2 (en) | Semiconductor device and electronic device, and methods for manufacturing thereof | |
| WO2000026959A1 (en) | Semiconductor device, method of manufacture thereof, circuit board and electronic device | |
| JP2003332380A (ja) | 電子デバイス及びその製造方法並びに電子機器 | |
| JP2004134653A (ja) | 基板接続構造およびその基板接続構造を有する電子部品の製造方法 | |
| JP4488073B2 (ja) | 電気接続装置 | |
| JP2004193277A (ja) | 配線基板およびこれを有する電子回路素子 | |
| JPH10144727A (ja) | 半導体素子の実装方法および半導体素子を実装した電子装置 | |
| JP2009099830A (ja) | 配線基板及びｉｃチップの実装方法 | |
| US20090045528A1 (en) | Semiconductor device | |
| JP2008177404A (ja) | 半導体装置、半導体モジュールおよびその製造方法 | |
| JP2005340294A (ja) | 配線基板及びその製造方法、半導体装置及びその製造方法、電子デバイス並びに電子機器 | |
| JP2000315855A (ja) | フェイスダウン実装基板及びフェイスダウン実装方法 | |
| JP2000031203A (ja) | フェイスダウン実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Effective date: 20040303 Free format text: JAPANESE INTERMEDIATE CODE: A7421 |